專利名稱：信號(hào)處理電路、逆變器電路、緩沖電路、電平移位器、觸發(fā)器、驅(qū)動(dòng)電路、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置中所使用的信號(hào)處理電路。
背景技術(shù)：
專利文獻(xiàn)1(參照?qǐng)D31)中揭示了使用η溝道晶體管TrlOl Trl05的自舉型逆變器電路。在圖31的逆變器電路中，若向IN端子輸入“高電位(High) ”，則Trl05導(dǎo)通，向OUT端子輸出VSS(Low)。若IN端子在該狀態(tài)下變成“低電位(Low) ”，則TrlOl截止，Trl02導(dǎo)通，使節(jié)點(diǎn)η充電至VDD-Vth (Vth是η溝道晶體管的閾值)。若由于該充電導(dǎo)致電流流過Trl04(=Trl04的源極電位上升)，則會(huì)發(fā)生由自舉電容ClOl所引起的節(jié)點(diǎn)η的電位上揚(yáng)，節(jié)點(diǎn)η變?yōu)閂DD-Vth+ α。由此，向OUT輸出沒有閾值下降的VDD (High)。[現(xiàn)有技術(shù)文獻(xiàn)][專利文獻(xiàn)]專利文獻(xiàn)1:日本公開專利公報(bào)特開2008-268261 (
公開日2008年9月27日)

發(fā)明內(nèi)容
[發(fā)明所要解決的技術(shù)問題]然而，當(dāng)ClOl足夠大時(shí)，上揚(yáng)電位α到達(dá)VDD附近(S卩，節(jié)點(diǎn)η變?yōu)?XVDD_Vth附近的高電位)，Trl03可能會(huì)劣化或損壞。本發(fā)明的目的在于提高自舉型的信號(hào)處理電路的可靠性。[解決技術(shù)問題所采用的技術(shù)方案]本信號(hào)處理電路是包括第一及第二輸入端子和輸出端子的信號(hào)處理電路，其特征在于，包括:第一輸出部，該第一輸出部包含上述自舉電容，并與第二輸入端子及輸出端子相連接；第二輸出部，該第二輸出部與上述第一輸入端子、第一電源(使第一輸入端子變?yōu)榉羌せ顮顟B(tài)的電位所對(duì)應(yīng)的電源)以及輸出端子相連接；以及電荷控制部，該電荷控制部與上述第一輸入端子相連接并對(duì)上述自舉電容的電荷進(jìn)行控制；上述電荷控制部和第一輸出部經(jīng)由將兩者之間進(jìn)行電連接或者切斷的中繼部而相連接，上述電荷控制部中設(shè)置有與第二電源(使第一輸入端子變?yōu)榧せ顮顟B(tài)的電位所對(duì)應(yīng)的電源)相連接的電阻。通過如上所述設(shè)置中繼部，能夠進(jìn)行第一輸出部的自舉動(dòng)作，并且能防止自舉時(shí)的高電位傳到電荷控制部。由此，能夠避免電荷控制部的晶體管的劣化、損壞，提高可靠性。另外，通過在電荷控制部中使用(與第二電源相連接的)電阻，能提高布局的自由度，縮小電路面積。[發(fā)明效果]如上所述，根據(jù)本發(fā)明，能夠提高自舉型信號(hào)處理電路的可靠性。


圖1是表示本逆變器電路的結(jié)構(gòu)的電路圖。圖2是表示圖1的逆變器電路的動(dòng)作的時(shí)序圖。圖3是表示本逆變器電路的其它結(jié)構(gòu)的電路圖。圖4是表示圖3的逆變器電路的動(dòng)作的時(shí)序圖。圖5是表不本逆變器電路的另一種其它結(jié)構(gòu)的電路圖。圖6是表不本逆變器電路的另一種其它結(jié)構(gòu)的電路圖。圖7是圖3的逆變器電路的布局例。圖8是表示使用了本逆變器電路的逆變器-緩沖電路的結(jié)構(gòu)的電路圖。圖9是表示圖8的變形例的電路圖。圖10是表示使用了本逆變器電路的逆變器-緩沖電路的其它結(jié)構(gòu)的電路圖。圖11是表示圖10的變形例的電路圖。圖12是表示適合本逆變器電路的輸入信號(hào)的說明圖。圖13是表示適合圖8 圖11的逆變器-緩沖電路的輸入信號(hào)的說明圖。圖14是表示觸發(fā)器的結(jié)構(gòu)的電路圖。

圖15是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。圖16是表示本移位寄存器的結(jié)構(gòu)例的電路圖。圖17是表示圖3的移位寄存器的動(dòng)作的時(shí)序圖。圖18是表示第一 第三初始化信號(hào)的生成方法的說明圖。圖19是表示第一 第三初始化信號(hào)的其它生成方法的說明圖。圖20是表示本液晶顯示裝置的驅(qū)動(dòng)器中所使用的信號(hào)處理電路的電路圖。圖21是圖14的觸發(fā)器的布局例。圖22是圖14的觸發(fā)器的布局例。圖23是圖14所示的觸發(fā)器的變形例。圖24是圖14所示的觸發(fā)器的其它變形例。圖25是輸入到圖24的觸發(fā)器中的第一 第三初始化信號(hào)的時(shí)序圖。圖26是圖14所示的觸發(fā)器的另一種其它變形例。圖27是圖14所示的觸發(fā)器的另一種其它變形例。圖28是圖14所示的觸發(fā)器的另一種其它變形例。圖29是表示具備圖28的觸發(fā)器的移位寄存器(雙向移位)的結(jié)構(gòu)例的電路圖。圖30是圖29的移位寄存器中所使用的移位方向決定電路的一個(gè)例子。圖31是現(xiàn)有的逆變器電路的結(jié)構(gòu)。
具體實(shí)施例方式下面基于圖1 圖30對(duì)本發(fā)明的實(shí)施方式進(jìn)行如下說明。圖1是表示本逆變器電路INV的結(jié)構(gòu)的電路圖。如該圖所示，逆變器電路INV包含IN端子(第一輸入端子)、CK端子(第二輸入端子)和OUT端子(輸出端子)、以及自舉電容CV，并包括■ 與CK端子及OUT端子相連接的第一輸出部FX ;與IN端子、VSS (第一電源)及OUT端子相連接的第二輸出部SX ;與IN端子相連接并對(duì)自舉電容CV的電荷進(jìn)行控制的電荷控制部CX ;以及將電荷控制部CX與第一輸出部FX之間進(jìn)行電連接或者切斷的中繼電路RX。更具體而言，第一輸出部FX中包含自舉電容CV及晶體管Tr21，上述第二輸出部SX中包含晶體管Tr22，電荷控制部CX中包含電阻Ra及晶體管Tr23，中繼電路RX中包含晶體管Tr24。Tr21的柵極電極與源極電極經(jīng)由自舉電容CV相連接，且漏極電極與CK端子相連接，并且源極電極與OUT端子相連接，Tr22、Tr23的柵極電極與IN端子相連接，Tr24的柵極電極與VDD相連接，與Tr21的柵極電極相連接的節(jié)點(diǎn)NA經(jīng)由Tr24與節(jié)點(diǎn)NB相連接，節(jié)點(diǎn)NB經(jīng)由電阻Ra與VDD相連接，并經(jīng)由Tr23與VSS相連接，OUT端子經(jīng)由Tr22與VSS相連接。如圖2所示，在圖1的逆變器電路INV中，若IN端子為未激活狀態(tài)(Low)，則對(duì)節(jié)點(diǎn)NA進(jìn)行充電并使其上升到VDD電位-Vth(Vth為閾值)附近，Tr24截止，Tr21導(dǎo)通。這里，若CK信號(hào)上升，則經(jīng)由自舉電容CV使節(jié)點(diǎn)NA上揚(yáng)，并由于沒有電位下降(閾值下降)，從OUT端子輸出CK信號(hào)。然后，若IN端子為激活狀態(tài)(High)，則Tr23導(dǎo)通來對(duì)自舉電容CV進(jìn)行放電，此外，Tr22導(dǎo)通來從OUT端子輸出VSS (Low)。如圖3所示，在本逆變器電路INV中，也能使第一輸出部FX的晶體管Tr21的漏極電極與VDD相連接。如圖4所示，對(duì)于這種情況，若IN端子為未激活狀態(tài)(Low)，則對(duì)節(jié)點(diǎn)NA進(jìn)行充電并使其上升到VDD電位-Vth (Vth為閾值)附近，Tr24截止，電流流過Tr21。由此，經(jīng)由自舉電容CV使節(jié)點(diǎn)NA上揚(yáng)，并由于沒有電位下降(閾值下降)，從OUT端子輸出VDD電位。然后，若IN端子為激活狀態(tài)(High)，則Tr23導(dǎo)通來對(duì)自舉電容CV進(jìn)行放電，此夕卜，Tr22導(dǎo)通來從OUT端子輸出VSS(Low)。在本逆變器電路INV中，中繼部RX的Tr24在自舉時(shí)截止。由此，能得到使節(jié)點(diǎn)NA浮置來使自舉有效、且即使節(jié)點(diǎn)NA變成高電位也能保護(hù)Tr23這兩個(gè)效果。另外，雖然也可以將電阻Ra置換為二極管連接的晶體管，但在這種情況下，由于晶體管的布局自由度比電阻低，因此電路面積會(huì)變大。此外，雖然也可以考慮將電阻Ra置換為二極管連接的晶體管并移除Tr24(即使這樣，自舉也是有效的)，但對(duì)于這種情況，會(huì)失去對(duì)于節(jié)點(diǎn)NA的高電壓的耐壓性(即，Tr23可能會(huì)由于高電壓而劣化、損壞)。由此，在本逆變器電路INV中，通過設(shè)置Tr24和電阻Ra來兼顧布局的自由度和耐壓性。另外，對(duì)于本逆變器電路INV，當(dāng)IN信號(hào)的High電位在VSS電位+Vth (η溝道晶體管的閾值電壓)以上且Low電位在VSS+Vth以下時(shí)，也能起到電平移位器的作用。也可以如圖5那樣構(gòu)成圖1的逆變器電路。即，經(jīng)由電容使OUT端子與VSS相連接。由此，能加快自舉動(dòng)作。同樣地，也可以如圖6那樣構(gòu)成圖3的逆變器電路。S卩，經(jīng)由電容使OUT端子與VSS相連接。由此，能加快自舉動(dòng)作。圖7是圖3的逆變器電路INV的布局例。在逆變器電路INV中，從基板側(cè)開始依次設(shè)置有構(gòu)成各晶體管溝道的層、柵極絕緣層、構(gòu)成各晶體管柵極電極的層、層間絕緣層、以及信號(hào)布線(包含電源布線)。這里，如圖7所示，可以利用構(gòu)成各晶體管溝道的材料(溝道材料)來形成電阻Ra。由于Si等溝道材料的電阻值遠(yuǎn)遠(yuǎn)大于金屬，因此能降低電阻Ra的布局面積，也能減少接觸孔的數(shù)量。而且，通過使由溝道材料形成的電阻Ra如圖7那樣與VDD布線重疊，能夠進(jìn)一步縮小布局面積。此外，也可以利用由構(gòu)成各晶體管溝道的材料所形成的電極(經(jīng)由接觸孔與Tr21的源極電極相連接的電極)、晶體管Tr21的柵極電極、和柵極絕緣膜的重疊部來形成自舉電容CV，在這種情況下，也能減少接觸孔、縮小布局面積。
也可以使用本逆變器電路INV來構(gòu)成逆變器-緩沖電路(兼具逆變器功能和緩沖功能的電路)。圖8的逆變器-緩沖電路INBU包括Tr21 Tr24、Tr41、Tr42、Tr44、電阻Ra、自舉電容CV、CV’、以及節(jié)點(diǎn)NA、NB、NC、ND。另外，Tr41及自舉電容CV’構(gòu)成第三輸出部，Tr42構(gòu)成第四輸出部。Tr21的柵極電極及源極電極經(jīng)由自舉電容CV相連接，且漏極電極與VDD端子相連接，且源極電極與OUT端子相連接并且經(jīng)由Tr22與VSS相連接。Tr41的柵極電極及源極電極經(jīng)由自舉電容CV’相連接，且漏極電極與VDD端子相連接，且源極電極與OUTB端子相連接并且經(jīng)由Tr42與VSS相連接。Tr22及Tr23的柵極電極與ND及IN端子相連接，Tr24的柵極電極與VDD相連接，Tr41的柵極電極與NC相連接，Tr44的柵極電極與VDD相連接。另外，NA及NB經(jīng)由Tr24相連接，NC及ND經(jīng)由Tr44相連接，NB經(jīng)由Tr23與VSS相連接，并經(jīng)由電阻Ra與VDD相連接。在圖8的INBU中，當(dāng)IN端子為High(Tr22、Tr41導(dǎo)通)時(shí)，向OUT端子輸出Low，并向OUTB端子輸出High，當(dāng)IN端子為Low(Tr21、Tr42導(dǎo)通)時(shí)，向OUT端子輸出High，并向OUTB端子輸出Low。另外，在圖8的逆變器-緩沖電路INBU中，也可以不使Tr42的柵極電極與NB相連接，而如圖9所示與OUT端子相連接。此夕卜，圖10的逆變器-緩沖電路INBU包括Tr21 Tr24、Tr41 Tr44、電阻Ra、Ra’、自舉電容CV、CV’、以及節(jié)點(diǎn)NA、NB、NC、ND。另外，Tr41及自舉電容CV’構(gòu)成第三輸出部，Tr42構(gòu)成第四輸出部。Tr21的柵極電極及源極電極經(jīng)由自舉電容CV相連接，且漏極電極與VDD端子相連接，且源極電極與OUT端子相連接并且經(jīng)由Tr22與VSS相連接。Tr41的柵極電極及源極電極經(jīng)由自舉電容CV’相連接，且漏極電極與VDD端子相連接，且源極電極與OUTB端子相連接并且經(jīng)由Tr42與VSS相連接。Tr22及Tr23的柵極電極與IN端子相連接，Tr24的柵極電極與VDD相連接，Tr41的柵極電極與NC相連接，Tr44的柵極電極與VDD相連接。另外，NA與NB經(jīng)由Tr24相連接，NC與ND經(jīng)由Tr44相連接，Tr43的柵極端子與NB相連接并且經(jīng)由Tr23與VSS相連接，Tr42、Tr43的柵極端子與NB相連接，NB經(jīng)由電阻Ra與VDD相連接。ND經(jīng)由Tr43與VSS相連接，且經(jīng)由電阻Ra’與VDD相連接。在圖10的INBU中，當(dāng)IN端子為High (Tr22導(dǎo)通、Tr41導(dǎo)通)時(shí)，向OUT端子輸出Low，并向OUTB端子輸出High，當(dāng)IN端子為Low(Tr21、Tr42導(dǎo)通)時(shí)，向OUT端子輸出High，并向OUTB端子輸出Low。另外，在圖10的逆變器-緩沖電路INBU中，也可以不使Tr42的柵極電極與NB相連接，而如圖11所示與OUT端子相連接。另外，在圖1等逆變器電路INV中，當(dāng)IN端子為High時(shí)會(huì)經(jīng)由Tr23產(chǎn)生貫通電流，因此輸入到IN端子的信號(hào)優(yōu)選為是High期間比Low期間要短的、即在激活期間成為High的信號(hào)(參照?qǐng)D12)。由此，由貫通電流導(dǎo)致的功率消耗變少。因此，對(duì)于例如基于移位寄存器的初始化信號(hào)INIT (激活時(shí)為High，后文進(jìn)行詳述)來生成其反轉(zhuǎn)信號(hào)INTB的情況(參照?qǐng)D12)，本逆變器電路INV是適用的。另外，對(duì)于基于初始化信號(hào)INIT(激活時(shí)為High)來生成其反轉(zhuǎn)信號(hào)INTB及其緩沖信號(hào)INIT的情況，能使用圖8 圖11的INBU(參照?qǐng)D13)。圖15是具備本發(fā)明所涉及的觸發(fā)器的液晶顯示裝置的一個(gè)結(jié)構(gòu)例。圖15的液晶顯示裝置包括顯示控制器、柵極驅(qū)動(dòng)器GD、源極驅(qū)動(dòng)器SD、液晶面板LCP、以及背光源BL (光透過式的情況)。顯示控制器對(duì)柵極驅(qū)動(dòng)器⑶及源極驅(qū)動(dòng)器SD進(jìn)行控制，例如，向柵極驅(qū)動(dòng)器GD提供第一及第二時(shí)鐘信號(hào)(CKl信號(hào)、CK2信號(hào))、柵極起始脈沖信號(hào)(GSP信號(hào))、第一初始化信號(hào)(INIT信號(hào))、第二初始化信號(hào)(INITB信號(hào))、及第三初始化信號(hào)(INITKEEP信號(hào))。柵極驅(qū)動(dòng)器GD對(duì)液晶面板LCP的掃描信號(hào)線Gl Gn進(jìn)行驅(qū)動(dòng)，源極驅(qū)動(dòng)器SD對(duì)液晶面板LCP的數(shù)據(jù)信號(hào)線SI Sn進(jìn)行驅(qū)動(dòng)。柵極驅(qū)動(dòng)器⑶包括圖16所示的移位寄存器。圖16的移位寄存器包含縱向連接的多個(gè)觸發(fā)器，各觸發(fā)器包括輸入端子(IN端子)、輸出端子(OUT端子)、第一及第二時(shí)鐘信號(hào)端子(第一及第二控制信號(hào)端子)CKA、CKB、第一初始化端子(INIT端子)、第二初始化端子(INITB端子)、第三初始化端子(INITKEEP端子)、以及返回(back in)端子(BIN端子)。這里，在奇數(shù)級(jí)的觸發(fā)器(FF1、FF3等)中，將CKl信號(hào)提供給CKA端子，將CK2信號(hào)提供給CKB端子，而在偶數(shù)級(jí)的觸發(fā)器(FF2、FFn等)中，將CK2信號(hào)提供給CKA端子，將CKl信號(hào)提供給CKB端子。此外，將INIT信號(hào)、INITB信號(hào)及INITKEEP信號(hào)提供給各級(jí)觸發(fā)器(FFl FFn)。此外，本級(jí)的IN端子與上一級(jí)的OUT端子相連接，且本級(jí)的BIN端子與下一級(jí)的OUT端子相連接。另外，CKl信號(hào)及CK2信號(hào)是激活期間(High期間)互不重疊的兩個(gè)時(shí)鐘信號(hào)。圖16的移位寄存器的各級(jí)中使用了本發(fā)明所涉及的觸發(fā)器。本觸發(fā)器的一個(gè)結(jié)構(gòu)例如圖14所示。圖14的觸發(fā)器包括:IN端子;0UT端子；CKA、CKB端子；第一輸出部F0，該第一輸出部FO包含自舉電容Cv，并與CKA端子及OUT端子相連接；第二輸出部S0，該第二輸出部SO與第一電 源VSS (低電位側(cè)電源)及OUT端子相連接；第一輸入部FI，該第一輸入部FI與IN端子及第二電源VDD (高電位側(cè)電源)相連接，并對(duì)自舉電容Cv進(jìn)行充電；放電部DC，該放電部DC對(duì)自舉電容Cv進(jìn)行放電；第二輸入部SI，該第二輸入部SI與IN端子及第一電源VSS相連接，并與第二輸出部相連接；復(fù)位部RS，該復(fù)位部RS與CKB端子相連接，并控制放電部DC及第二輸出部SO ;第一初始化部FT，該第一初始化部FT控制第一輸出部FO ;第二初始化部SD，該第二初始化部SD控制第一輸入部FI ;第三初始化部TD，該第三初始化部TD控制放電部DC及第二輸出部SO ;反饋部FB，該反饋部FB與OUT端子相連接，并控制第二輸出部SO ;中繼部RC，該中繼部RC對(duì)第一輸入部FI與第一輸出部FO進(jìn)行中繼；以及誤動(dòng)作防止部SC，該誤動(dòng)作防止部SC防止在通常動(dòng)作時(shí)本級(jí)與其它級(jí)同時(shí)激活。更具體而言，對(duì)于本觸發(fā)器，在第一輸出部FO中包含晶體管Trl (第一晶體管)及自舉電容Cv，在第二輸出部SO中包含第二晶體管Tr2 (第二晶體管)，在第一輸入部FI中包含晶體管Tr3(第三晶體管)及電阻Ri，在放電部DC中包含晶體管Tr4(第四晶體管)，在第二輸入部SI中包含晶體管Tr5 (第五晶體管)，在復(fù)位部RS中包含晶體管Tr6 (第六晶體管)及電阻Rr，在第一初始化部FT中包含晶體管Tr7(第七晶體管)及晶體管Trll (第i^一晶體管)，在第二初始化部中包含晶體管Tr8 (第八晶體管)及晶體管TrlO (第十晶體管)，在第三初始化部中包含Tr9 (第九晶體管)，在反饋部FB中包含晶體管Trl2 (第十二晶體管)，在中繼部RC中包含晶體管Trl3(第十三晶體管)，在誤動(dòng)作防止部SC中包含晶體管Trl4、Trl5。另外，Trl Trl5均為相同導(dǎo)電類型(η溝道型)。另外，Trl的漏極電極與CKA端子相連接，且柵極電極和源極電極經(jīng)由自舉電容Cv相連接，且上述源極電極與OUT端子相連接并且經(jīng)由Tr2與VSS相連接。
此外，Tr3, Tr5及Trl4的柵極端子與IN端子相連接，Tr6的柵極端子與CKB端子相連接，Tr7及Trll的柵極端子與INIT端子相連接，TrS及TrlO的柵極端子與INITB端子相連接，Tr9的柵極端子與INITKEEP端子相連接，Trl3的柵極端子與VDD相連接，Trl5的柵極端子與BIN端子相連接。另外，與Trl的柵極相連接的第一節(jié)點(diǎn)Na經(jīng)由Trl3與電阻Ri的一端相連接，并經(jīng)由Tr4與VSS相連接。電阻Ri的另一端經(jīng)由Tr3及Tr8與VDD相連接(這里，Tr3在電阻 Ri 一側(cè)，Tr8 在 VDD 一側(cè))。另外，與Tr2的柵極端子相連接的第二節(jié)點(diǎn)Nb經(jīng)由Tr5與VSS相連接，且經(jīng)由Trll與VSS相連接，并且經(jīng)由Trl2與VSS相連接。此外，與Tr4的柵極端子相連接的第三節(jié)點(diǎn)Ne經(jīng)由Tr9與VDD相連接，且經(jīng)由電阻Rr及Tr6與VDD相連接(這里，電阻Rr在第三節(jié)點(diǎn)Ne 一側(cè)，Tr6在VDD —側(cè))，第二節(jié)點(diǎn)Nb與第三節(jié)點(diǎn)Ne經(jīng)由TrlO相連接。此外，第三節(jié)點(diǎn)Ne經(jīng)由Tr 15、Tr 14與VDD相連接(其中，Tr 15在第三節(jié)點(diǎn)Ne —側(cè)，Tr 14在VDD —側(cè))。本移位寄存器的動(dòng)作如圖17所示。在全導(dǎo)通期間，INIT信號(hào)為激活狀態(tài)(High)，INITB信號(hào)為激活狀態(tài)(Low)，INITKEEP信號(hào)為激活狀態(tài)(High)，因此自舉電容Cv通過放電部DC進(jìn)行放電(因?yàn)門r9、Tr4導(dǎo)通，Trl截止)，從而使第一輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且使第二輸出部SO也變?yōu)榉羌せ顮顟B(tài)(因?yàn)門rll導(dǎo)通，Tr2截止)。因此第一輸出部FO的Trl的源極電極通過第一初始化部FT與VDD相連接，從而可靠地將VDD電位(High)輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)。另外，本結(jié)構(gòu)中，在全導(dǎo)通期間，第二節(jié)點(diǎn)為VSS，第三節(jié)點(diǎn)為VDD，因此通過INITB信號(hào)來使TrlO截止，由此對(duì)兩個(gè)節(jié)點(diǎn)進(jìn)行切斷。另一方面，從全導(dǎo)通期間結(jié)束到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，INIT信號(hào)為非激活狀態(tài)(Low)，INITB信號(hào)為非激活狀態(tài)(High) ,INITKEEP信號(hào)為激活狀態(tài)(High)，因此TrlO導(dǎo)通，第二輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，可靠地將VSS電位(Low)輸出到OUT端子而與CK1、CK2信號(hào)無關(guān)。通常驅(qū)動(dòng)時(shí)的動(dòng)作如下所示。在通常驅(qū)動(dòng)時(shí)，INIT信號(hào)為非激活狀態(tài)(Low)，INITB信號(hào)為非激活狀態(tài)(High)，INITKEEP信號(hào)為非激活狀態(tài)(Low)。另外，INITKEEP信號(hào)隨著GSP信號(hào)的激活，同步地變?yōu)榉羌せ顮顟B(tài)(Low) (Tr8、TrlO導(dǎo)通，Tr7、Tr9截止)。例如在第一級(jí)的觸發(fā)器FFl (參照?qǐng)D16)中，若IN端子變?yōu)榧せ顮顟B(tài)(GSP信號(hào)變?yōu)榧せ顮顟B(tài))，則自舉電容Cv進(jìn)行充電，使第一節(jié)點(diǎn)Na的電位預(yù)充電至VDD電位-Vth左右(Vth是晶體管的閾值電壓)。此時(shí)，由于CK2為High(CKB端子為激活狀態(tài))，故Tr5及Tr6均導(dǎo)通，但由于電阻Rr的電流限制，導(dǎo)致Tr5的驅(qū)動(dòng)能力高于Tr6的驅(qū)動(dòng)能力，因此第二節(jié)點(diǎn)Nb為VSS電位。即使GSP信號(hào)變?yōu)榉羌せ顮顟B(tài)也維持此狀態(tài)(因?yàn)門r2、Trl2、Tr4仍舊截止)。這里，若CKl信號(hào)上升，則由于自舉效應(yīng)，使得第一節(jié)點(diǎn)Na的電位上揚(yáng)到VDD電位以上。由此，CKl信號(hào)(High)從OUT端子(GOl)輸出，而不會(huì)發(fā)生電位下降(所謂的閾值下降)。若OUT端子變?yōu)镠igh，則反饋部FB的Tr 12導(dǎo)通，從而可靠地使第二節(jié)點(diǎn)Nb變?yōu)閂SS電位。另外，若CKl下降，則自舉效應(yīng)停止，從而使第一節(jié)點(diǎn)Na的電位回到VDD電位-Vth。接著，若CK2上升，則放電部DCTr4導(dǎo)通，自舉電容Cv進(jìn)行放電，并且Tr2導(dǎo)通，從OUT端子(GOl)輸出VSS (Low)，完成觸發(fā)器FFl的復(fù)位(自復(fù)位)。此外，在圖14的結(jié)構(gòu)中，由于設(shè)置了誤動(dòng)作防止部SC，因此在通常動(dòng)作中，對(duì)于上一級(jí)(本級(jí)的前一級(jí))及下一級(jí)(本級(jí)的后一級(jí))的輸出均為激活狀態(tài)的情況，Trl4、Trl5均導(dǎo)通，使Tr2變?yōu)閷?dǎo)通狀態(tài)，從而能夠強(qiáng)制性地使OUT端子變?yōu)閂SS電位(Low)。此外，在圖14的結(jié)構(gòu)中，由于設(shè)置了中繼電路RC(Trl3)，因此，若由于自舉效果使得第一節(jié)點(diǎn)Na的電位為一定以上，則Trl3截止。由此，能保護(hù)放電部DC的Tr4不受高電壓影響?；贗NIT信號(hào)生成INIT信號(hào)的反轉(zhuǎn)信號(hào)即INITB信號(hào)及INITKEEP信號(hào)。即，如圖18所示，圖3等逆變器電路INV基于INIT信號(hào)輸出INTB信號(hào)(將INIT信號(hào)輸入到圖3的IN端子)，信號(hào)處理電路SPC使用INIT信號(hào)來生成INITKEEP信號(hào)。這里，INITB信號(hào)是INIT信號(hào)的反轉(zhuǎn)信號(hào)，INITKEEP信號(hào)在INIT信號(hào)從激活狀態(tài)(High)變?yōu)榉羌せ顮顟B(tài)(Low)的時(shí)刻變?yōu)榧せ顮顟B(tài)(High)，并在該時(shí)刻之后(例如，如圖17所示與GSP信號(hào)的激活同步地)變?yōu)榉羌せ顮顟B(tài)(Low)。另外，也可以如圖19所示，使用圖8 圖11的逆變器-緩沖電路INBU來基于INIT信號(hào)生成INTB信號(hào)及INIT信號(hào)(將INIT信號(hào)輸入到圖8 圖11的IN端子中，從OUT端子獲得INITB信號(hào)，從OUTB端子獲得INIT信號(hào))。信號(hào)處理電路SPC的一個(gè)結(jié)構(gòu)例如圖20所示。圖20的信號(hào)處理電路SPC包括INl端子(第一輸入端子)及IN2(第二輸入端子)、OUT端子(輸出端子)、節(jié)點(diǎn)na (第一節(jié)點(diǎn))及節(jié)點(diǎn)nb (第二節(jié)點(diǎn))、與VDD (第一電源)及OUT端子相連接并包含自舉電容cv的第一信號(hào)生成部FS、以及與節(jié)點(diǎn)nb、VSS (第二電源)及OUT端子相連接的第二信號(hào)生成部SS,若INl端子變?yōu)榧せ顮顟B(tài)，則節(jié)點(diǎn)na變?yōu)榧せ顮顟B(tài)(High)，若IN2變?yōu)榧せ顮顟B(tài)，則nb變?yōu)榧せ顮顟B(tài)(High)，OUT端子經(jīng)由電阻Ry與VSS相連接。具體而言，信號(hào)處理電路SPC包括設(shè)置在第一信號(hào)生成部FS中的晶體管Tr31、設(shè)置在第二信號(hào)生成部SS中的晶體管Tr32、以及晶體管Tr33 Tr39。這里，Tr31的漏極電極與VDD相連接，且源極電極與柵極電極經(jīng)由自舉電容cv相連接，并且源極電極與OUT端子相連接，Tr31的源極電極經(jīng)由電阻Ry與VSS相連接，并且經(jīng)由Tr32與VSS相連接。此夕卜，Tr32及Tr35的柵極電極與節(jié)點(diǎn)nb相連接，Tr34的柵極電極與節(jié)點(diǎn)na相連接，Tr36及Tr37的柵極電極與INl端子相連接，Tr38及Tr39的柵極電極與IN2端子相連接。此外，與Tr31的柵極電極相連接的節(jié)點(diǎn)nc經(jīng)由Tr33與節(jié)點(diǎn)na相連接，節(jié)點(diǎn)na與VSS經(jīng)由Tr35相連接，并且節(jié)點(diǎn)nb與VSS經(jīng)由Tr34相連接，節(jié)點(diǎn)na與VDD經(jīng)由Tr36相連接，節(jié)點(diǎn)na與VSS經(jīng)由Tr39相連接，節(jié)點(diǎn)nb與VDD經(jīng)由Tr38相連接，節(jié)點(diǎn)nb與VSS經(jīng)由Tr37相連接。在圖20的信號(hào)處理電路SPC中，若IN2端子為非激活狀態(tài)(Low)，INl端子為激活狀態(tài)(High)，則節(jié)點(diǎn)na為激活狀態(tài)(High)，節(jié)點(diǎn)nb為非激活狀態(tài)(Low) (Tr36、Tr37導(dǎo)通)，從而對(duì)自舉電容cv進(jìn)行充電，電流流過Tr31。由此,經(jīng)由自舉電容cv使節(jié)點(diǎn)nc上揚(yáng)，并由于沒有電位下降(閾值下降)，從OUT端子輸出VDD電位(High)。接著，若INl端子變?yōu)榉羌せ顮顟B(tài)(Low) (IN2端子保持非激活狀態(tài))，則節(jié)點(diǎn)nc、nb變?yōu)楦≈脿顟B(tài)，因此繼續(xù)從OUT端子輸出VDD電位(High)。接著，若IN2端子變?yōu)榧せ顮顟B(tài)(High)，則節(jié)點(diǎn)nb變?yōu)榧せ顮顟B(tài)(High)，節(jié)點(diǎn)na變?yōu)榉羌せ顮顟B(tài)(Low) (Tr38、Tr39、Tr32導(dǎo)通)，從而從OUT端子輸出VSS電位(Low)。因此，在圖18、圖19的情況下，向INl端子輸入INIT信號(hào)，向IN2端子輸入GSP信號(hào)，由此能在OUT端子得到圖18、圖19所示的INITKEEP信號(hào)。這里，將電阻Ry的電阻值設(shè)為0. 5 5. 5兆歐的高電阻值，由此能通過電阻Ry來決定OUT端子的初始值(INl端子變?yōu)榧せ顮顟B(tài)之前的Tr31的源極電位)。由此，當(dāng)INl端子變?yōu)榧せ顮顟B(tài)(High)時(shí)，第一信號(hào)生成部FS的自舉電路正常工作。
圖21、圖22是圖14的布局例。在本觸發(fā)器中，從基板側(cè)開始依次設(shè)置有構(gòu)成各晶體管溝道的層、柵極絕緣層、構(gòu)成各晶體管的柵極電極的層、層間絕緣層、以及信號(hào)布線(包含電源布線)。這里，可以利用構(gòu)成各晶體管溝道的材料來形成復(fù)位部RS的電阻Rr (參照?qǐng)D21)，利用構(gòu)成各晶體管溝道的材料來形成第一輸入部FI的電阻Ri (參照?qǐng)D22(a))，由此，能減少接觸孔，縮小布局面積。此外，也可以利用構(gòu)成各晶體管溝道的材料所形成的電極(經(jīng)由接觸孔與Trl的源極電極相連接的電極)、晶體管Trl的柵極電極、和柵極絕緣膜的重疊部來形成第一輸出部FO的自舉電容Cv，并能進(jìn)一步使該重疊部與VH (VDD)布線重疊(參照?qǐng)D22(b))。在這種情況下也能縮小布局面積。對(duì)于本觸發(fā)器，也可以如圖23所示，從圖14的結(jié)構(gòu)中去除中繼電路RC及誤動(dòng)作防止部SC (去除Tr 13 Tr 15)，并進(jìn)一步去除第一初始化電路FT的Trll來構(gòu)成。以下說明圖23的觸發(fā)器的全導(dǎo)通動(dòng)作。在全導(dǎo)通期間，INIT信號(hào)變?yōu)榧せ顮顟B(tài)(High)，INITB信號(hào)變?yōu)榧せ顮顟B(tài)(Low)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High)，因此自舉電容Cv通過放電部DC進(jìn)行放電(因?yàn)門r9、Tr4導(dǎo)通，Trl截止)，從而使第一輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且雖然第二輸出部SO變?yōu)楦≈脿顟B(tài)(因?yàn)門rlO截止)，但是，第一輸出部FO的Trl的源極電極(OUT端子)通過第一初始化部FT與VDD相連接，從而可靠地向OUT端子輸出VDD電位(High)而與CKl、CK2信號(hào)無關(guān)，同時(shí)，Nb通過Trl2變?yōu)榉羌せ顮顟B(tài)(Low)，從而使第二輸出部SO變?yōu)榻刂範(fàn)顟B(tài)。另一方面，從全導(dǎo)通期間結(jié)束到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，由于INIT信號(hào)為非激活狀態(tài)(Low)，INITB信號(hào)為非激活狀態(tài)(High)，INITKEEP信號(hào)為激活狀態(tài)(High)，因此Tr8、TrlO導(dǎo)通，從而第二輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，可靠地將VSS電位(Low)輸出到OUT端子而與CK1、CK2信號(hào)無關(guān)。對(duì)于本觸發(fā)器，也可以如圖24所示，從圖14的結(jié)構(gòu)中去除中繼電路RC、反饋部FB及誤動(dòng)作防止部SC(去除Trl2 Trl5)，并進(jìn)一步去除第一初始化電路FT的Trll及第二初始化電路FT的TrlO來構(gòu)成，并輸入圖25所示的INIT信號(hào)、INITB信號(hào)及INITKEEP信號(hào)。以下說明圖24、圖25的情況下的全導(dǎo)通動(dòng)作。在全導(dǎo)通期間，INIT信號(hào)為激活狀態(tài)(High)，INITB信號(hào)為激活狀態(tài)(Low)，INITKEEP信號(hào)為非激活狀態(tài)(Low)，因此自舉電容Cv通過放電部DC進(jìn)行放電(因?yàn)門r4導(dǎo)通，Trl、Tr8截止)，從而使第一輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且第二輸出部SO變?yōu)楦≈脿顟B(tài)(因?yàn)門r5、Tr9截止)。因此，第一輸出部FO的Trl的源極電極(OUT端子)通過第一初始化部FT與VDD相連接，從而可靠地向OUT端子輸出VDD電位(High)而與CK1、CK2信號(hào)無關(guān)，同時(shí)，其它級(jí)的OUT與IN相連接，因此，IN變?yōu)榧せ顮顟B(tài)(High)，Tr5導(dǎo)通，從而使第二輸出部SO截止。另一方面，從全導(dǎo)通期間結(jié)束到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，INIT信號(hào)為非激活狀態(tài)(Low)，INITB信號(hào)為非激活狀態(tài)(High)，INITKEEP信號(hào)為激活狀態(tài)(High)，因此Tr9導(dǎo)通，第二輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，可靠地將VSS電位(Low)輸出到OUT端子而與CKl、CK2信號(hào)無關(guān)。在圖14的觸發(fā)器中，第三節(jié)點(diǎn)Ne在復(fù)位電路RS中經(jīng)由電阻Rr及Tr6與VDD相連接(這里，Tr6在電阻Rr —側(cè)，Tr6在VDD —側(cè))，但不限于此。也可以如圖26所示，經(jīng)由Tr6及電阻Rr使第三節(jié)點(diǎn)Ne與VDD相連接(這里，Tr6在第三節(jié)點(diǎn)一側(cè)，Rr在VDD —側(cè))。
在圖14的觸發(fā)器中，在復(fù)位電路RS中設(shè)置了電阻Rr，但不限于此。也可以如圖27所示，將電阻Rr置換成二極管連接的晶體管TD來構(gòu)成。此外，也可以如圖28所示，僅從圖14的結(jié)構(gòu)中去除誤動(dòng)作防止部來構(gòu)成。此外，也可以使用本觸發(fā)器(例如，圖28的觸發(fā)器)來構(gòu)成圖29那樣可以進(jìn)行雙向移位的移位寄存器。對(duì)于這種情況，在相鄰的兩個(gè)級(jí)之間配置移位方向決定電路SEL，并輸入U(xiǎn)D信號(hào)及UDB信號(hào)。對(duì)于正方向(下方向)移位的情況，例如，SEL2將FFl的OUT端子連接到FF2的IN端子。另一方面，對(duì)于反方向(上方向)移位的情況，例如，SELl將FF2的OUT端子連接到FFl的IN端子。另外，如圖30所示，移位方向決定電路SEL包含兩個(gè)N溝道晶體管，其中一個(gè)N溝道晶體管的柵極端子與UD端子相連接，并且源極電極及漏極電極與IX端子及O端子相連接，另一個(gè)N溝道晶體管的柵極端子與UDB端子相連接，并且源極電極及漏極電極與IY端子及O端子相連接如上所述，本信號(hào)處理電路是包括第一及第二輸入端子和輸出端子的信號(hào)處理電路，其特征在于，包括:第一輸出部，該第一輸出部包含上述自舉電容，并與第二輸入端子及輸出端子相連接；第二輸出部，該第二輸出部與上述第一輸入端子、第一電源(使第一輸入端子變?yōu)榉羌せ顮顟B(tài)的電位所對(duì)應(yīng)的電源)以及輸出端子相連接；以及電荷控制部，該電荷控制部與上述第一輸入端子相連接并對(duì)上述自舉電容的電荷進(jìn)行控制；上述電荷控制部與第一輸出部經(jīng)由將兩者之間進(jìn)行電連接或者切斷的中繼部相連接，上述電荷控制部中設(shè)置有與第二電源(使第一輸入端子變?yōu)榧せ顮顟B(tài)的電位所對(duì)應(yīng)的電源)相連接的電阻。通過如上所述設(shè)置中繼部，能夠進(jìn)行第一輸出部的自舉動(dòng)作，并且能防止自舉時(shí)的高電位傳到電荷控制部。由此，能夠避免電荷控制部的晶體管的劣化、損壞，提高可靠性。另外，通過在電荷控制部中使用(與第二電源相連接的)電阻，能提高布局的自由度，縮小電路面積。本信號(hào)處理電路也可以構(gòu)成為如下結(jié)構(gòu):即，在上述第一輸出部中包含第一晶體管，該第一晶體管的控制電極與一個(gè)導(dǎo)通電極經(jīng)由自舉電容相連接，且另一個(gè)導(dǎo)通電極與第二輸入端子相連接，并且上述一個(gè)導(dǎo)通電極與輸出端子相連接，在上述第二輸出部中包含第二晶體管，該第二晶體管的一個(gè)導(dǎo)通電極與第一電源相連接，并且另一個(gè)導(dǎo)通電極與輸出端子相連接，且控制電極與第一輸入端子相連接，在上述電荷控制部中包含第三晶體管，該第三晶體管的一個(gè)導(dǎo)通電極與第一電源相連接，另一個(gè)導(dǎo)通電極經(jīng)由上述電阻與第二電源相連接，且控制電極與第一輸入端子相連接，上述中繼電路中包含第四晶體管，該第四晶體管的一個(gè)導(dǎo)通電極與第一晶體管的控制端子相連接，并且另一個(gè)導(dǎo)通電極與第三晶體管的另一個(gè)導(dǎo)通電極相連接，且控制電極與第二電源相連接。本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，即，向第二輸入端子輸入來自第二電源的信號(hào)。 本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，即，向第二輸入端子輸入時(shí)鐘信號(hào)。本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，S卩，第一 第四晶體管可以是相同導(dǎo)電類型。本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，S卩，由構(gòu)成各晶體管溝道的材料來形成上述電阻。本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，S卩，包括:反轉(zhuǎn)輸出端子；第三輸出部，該第三輸出部包含上述自舉電容以外的其它自舉電容，并且與第二電源及反轉(zhuǎn)輸出端子相連接；以及第四輸出部，該第四輸出部與第一電源及反轉(zhuǎn)輸出端子相連接，從第一輸入端子對(duì)上述其它自舉電容進(jìn)行充電，上述第四輸出部與上述電荷控制部或者輸出端子相連接。本信號(hào)處理電路也可以采用以下結(jié)構(gòu)，即，包括:反轉(zhuǎn)輸出端子；第三輸出部，該第三輸出部包含上述自舉電容以外的其它自舉電容，并且與第二電源及反轉(zhuǎn)輸出端子相連接；第四輸出部，該第四輸出部與第一電源及反轉(zhuǎn)輸出端子相連接；以及上述電荷控制部以外的其它電荷控制部，從上述其它電荷控制部對(duì)上述其它自舉電容進(jìn)行充電，上述第四輸出部與上述電荷控制部或者輸出端子相連接。本逆變器電路、本緩沖電路、本電平移位器電路、本觸發(fā)器電路及本驅(qū)動(dòng)器分別包括上述信號(hào)處理電路。本驅(qū)動(dòng)器電路也可以采用以下結(jié)構(gòu)，S卩，包括各級(jí)中分別包含觸發(fā)器的移位寄存器，該觸發(fā)器包括:第一輸出部，該第一輸出部包含自舉電容，并與第一時(shí)鐘信號(hào)端子相連接；第二輸出部，該第二輸出部與第一電源相連接；第一輸入部，該第一輸入部對(duì)自舉電容進(jìn)行充電；放電部，該放電部對(duì)上述自舉電容進(jìn)行放電；第二輸入部，該第二輸入部與第二輸出部相連接；以及復(fù)位部，該復(fù)位部與第二時(shí)鐘信號(hào)端子相連接，并對(duì)上述放電部及第二輸出部進(jìn)行控制，設(shè)第一初始化信號(hào)控制上述第一輸出部，第二初始化信號(hào)控制第一輸入部，第三初始化信號(hào)控制放電部及第二輸出部，通過向上述信號(hào)處理電路的輸入端子輸入第一初始化信號(hào)，來從上述信號(hào)處理電路的輸出端子獲得第二初始化信號(hào)。本顯示裝置包括上述信號(hào)處理電路。本發(fā)明并不限于上述實(shí)施方式，基于現(xiàn)有技術(shù)、技術(shù)常識(shí)對(duì)上述實(shí)施方式進(jìn)行適當(dāng)變更或?qū)⑵浣M合而得到的方式也包括在本發(fā)明的實(shí)施方式內(nèi)。此外，各實(shí)施方式中所記載的作用效果等也僅僅是一個(gè)示例。工業(yè)上的實(shí)用性本發(fā)明的觸發(fā)器尤其適用于液晶顯示裝置的驅(qū)動(dòng)器電路。標(biāo)號(hào)說明INIT第一初始化信號(hào)INITB第二初始化信號(hào)INITKEEP第三初始化信號(hào)VDD高電位側(cè)電源VSS低電位側(cè)電源Tr21 Tr24第一 第四晶體管
權(quán)利要求
1.一種信號(hào)處理電路，其特征在于， 所述信號(hào)處理電路包括:第一及第二輸入端子；輸出端子；第一輸出部，該第一輸出部包含自舉電容，并與第二輸入端子及輸出端子相連接；第二輸出部，該第二輸出部與所述第一輸入端子、第一電源以及輸出端子相連接；以及電荷控制部，該電荷控制部與所述第一輸入端子相連接，并對(duì)所述自舉電容的電荷進(jìn)行控制， 所述電荷控制部與第一輸出部經(jīng)由將兩者之間進(jìn)行電連接或者切斷的中繼部相連接，所述電荷控制部中設(shè)置有與第二電源相連接的電阻。
2.如權(quán)利要求1所述的信號(hào)處理電路，其特征在于， 所述第一輸出部中包含第一晶體管，該第一晶體管的控制電極與一個(gè)導(dǎo)通電極經(jīng)由自舉電容相連接，且另一個(gè)導(dǎo)通電極與第二輸入端子相連接，并且所述一個(gè)導(dǎo)通電極與輸出端子相連接， 所述第二輸出部中包含第二晶體管，該第二晶體管的一個(gè)導(dǎo)通電極與第一電源相連接，并且另一個(gè)導(dǎo)通電極與輸出端子相連接，且控制電極與第一輸入端子相連接， 所述電荷控制部中包含第三晶體管，該第三晶體管的一個(gè)導(dǎo)通電極與第一電源相連接，并且另一個(gè)導(dǎo)通電極經(jīng)由所述電阻與第二電源相連接，且控制電極與第一輸入端子相連接， 所述中繼部中包含第四晶體管，該第四晶體管的一個(gè)導(dǎo)通電極與第一晶體管的控制端子相連接，并且另一個(gè)導(dǎo)通電極與第三晶體管的另一個(gè)導(dǎo)通電極相連接，且控制電極與第二電源相連接。
3.如權(quán)利要求1所述的信號(hào)處理電路，其特征在于， 向第二輸入端子輸入來自第二電源的信號(hào)。
4.如權(quán)利要求1所述的信號(hào)處理電路，其特征在于， 向第二輸入端子輸入時(shí)鐘信號(hào)。
5.如權(quán)利要求2所述的信號(hào)處理電路，其特征在于， 第一 第四晶體管是相同導(dǎo)電類型。
6.如權(quán)利要求2所述的信號(hào)處理電路，其特征在于， 所述電阻由構(gòu)成各晶體管溝道的材料形成。
7.如權(quán)利要求1所述的信號(hào)處理電路，其特征在于， 所述信號(hào)處理電路包括:反轉(zhuǎn)輸出端子；第三輸出部，該第三輸出部包含所述自舉電容以外的其它自舉電容，并且與第二電源及反轉(zhuǎn)輸出端子相連接；以及第四輸出部，該第四輸出部與第一電源及反轉(zhuǎn)輸出端子相連接， 所述其它自舉電容由所述第一輸入端子進(jìn)行充電， 所述第四輸出部與所述電荷控制部或者輸出端子相連接。
8.如權(quán)利要求1所述的信號(hào)處理電路，其特征在于， 所述信號(hào)處理電路包括:反轉(zhuǎn)輸出端子；第三輸出部，該第三輸出部包含所述自舉電容以外的其它自舉電容，并且與第二電源及反轉(zhuǎn)輸出端子相連接；第四輸出部，該第四輸出部與第一電源及反轉(zhuǎn)輸出端子相連接；以及所述電荷控制部以外的其它電荷控制部， 所述其它自舉電容由所述其它電 荷控制部進(jìn)行充電， 所述第四輸出部與所述電荷控制部或者輸出端子相連接。
9.一種逆變器電路，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
10.一種緩沖電路，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
11.一種電平移位器，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
12.一種觸發(fā)器，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
13.—種驅(qū)動(dòng)器電路，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
14.如權(quán)利要求13所述的驅(qū)動(dòng)器電路，其特征在于， 所述驅(qū)動(dòng)器電路包括各級(jí)中 包含觸發(fā)器的移位寄存器，該觸發(fā)器包括:第一輸出部，該第一輸出部包含自舉電容，并與第一時(shí)鐘信號(hào)端子相連接；第二輸出部，該第二輸出部與第一電源相連接；第一輸入部，該第一輸入部對(duì)自舉電容進(jìn)行充電；放電部，該放電部對(duì)所述自舉電容進(jìn)行放電；第二輸入部，該第二輸入部與第二輸出部相連接；以及復(fù)位部，該復(fù)位部與第二時(shí)鐘信號(hào)端子相連接，并對(duì)所述放電部及第二輸出部進(jìn)行控制， 設(shè)第一初始化信號(hào)控制所述第一輸出部，第二初始化信號(hào)控制第一輸入部，第三初始化信號(hào)控制放電部及第二輸出部， 通過向所述信號(hào)處理電路的輸入端子輸入第一初始化信號(hào)，來從所述信號(hào)處理電路的輸出端子獲得第二初始化信號(hào)。
15.一種顯示裝置，其特征在于，包括權(quán)利要求1至8的任一項(xiàng)所述的信號(hào)處理電路。
全文摘要
本信號(hào)處理電路包括第一及第二輸入端子；輸出端子；第一輸出部，該第一輸出部包含自舉電容，并與第二輸入端子及輸出端子相連接；第二輸出部，該第二輸出部與上述第一輸入端子、第一電源以及輸出端子相連接；以及電荷控制部，該電荷控制部與上述第一輸入端子相連接，并對(duì)上述自舉電容的電荷進(jìn)行控制，上述電荷控制部與第一輸出部經(jīng)由將兩者之間進(jìn)行電連接或者切斷的中繼部相連接，上述電荷控制部中設(shè)置有與第二電源相連接的電阻。由此，能夠提高自舉型信號(hào)處理電路的可靠性。
文檔編號(hào)H03K19/0175GK103081361SQ20118004169
公開日2013年5月1日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2010年9月2日
發(fā)明者村上祐一郎, 佐佐木寧, 山本悅雄 申請(qǐng)人:夏普株式會(huì)社