專利名稱：輸出電路、溫度開關(guān)ic以及電池組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及單側(cè)輸出為高阻抗的輸出電路，尤其涉及當(dāng)電源電壓較低時(shí)能穩(wěn)定工作的輸出電路。本發(fā)明還涉及具備該輸出電路的溫度開關(guān)IC以及電池組。
背景技術(shù)：
說明現(xiàn)有的輸出電路。圖7是示出現(xiàn)有的輸出電路的電路圖?，F(xiàn)有的輸出電路具有與輸入端子連接的反相器97、作為輸出驅(qū)動(dòng)器的NMOS晶體管93、設(shè)置于電源與接地之間的進(jìn)行了二極管連接的NMOS晶體管95和電容96、被以上部件控制的NMOS晶體管94。當(dāng)對電路接通電源后，電源電壓VDD逐漸升高。當(dāng)電源電壓VDD低于閾值電壓Vthn95時(shí)，NMOS晶體管95處于非導(dǎo)通。電容96使得NMOS晶體管94的柵極電壓成為接地電壓VSS，因此NMOS晶體管94截止。因而輸出電路的輸出端子處于高阻抗?fàn)顟B(tài)。因此，在電源接通時(shí)等電源電壓VDD低于電路的最低工作電壓的情況下，可確定輸出電路的輸出端子必定處于高阻抗?fàn)顟B(tài)。當(dāng)電源電壓VDD高于NMOS晶體管95的閾值電壓Vthn95時(shí)，NMOS晶體管95導(dǎo)通。電容96利用NMOS晶體管95流出的電流進(jìn)行充電。當(dāng)柵極電壓逐漸變高而高于閾值電壓時(shí)，NMOS晶體管94導(dǎo)通。NMOS晶體管94導(dǎo)通后，NMOS晶體管93的功能變得有效，將反相器97的輸出傳遞給輸出端子。在輸出電路的輸入端子的電壓為低電平的情況下，NMOS晶體管93導(dǎo)通，輸出端子的輸出電壓VOUT成為接地電壓VSS。另外，在輸出電路的輸入端子的電壓為高電平的情況下，NMOS晶體管93截止，輸出端子的輸出電壓VOUT成為高阻抗?fàn)顟B(tài)(例如，參見專利文獻(xiàn)I)。專利文獻(xiàn)I :日本特開平06-075668號(hào)公報(bào)在現(xiàn)有的輸出電路中，與NMOS晶體管93串聯(lián)地設(shè)有NMOS晶體管94。作為輸出驅(qū)動(dòng)器的NMOS晶體管93，要求具有驅(qū)動(dòng)能力，因此要使用大尺寸的NMOS晶體管。因此，對于NMOS晶體管94，要求具有與NMOS晶體管93同等以上程度的驅(qū)動(dòng)能力。在現(xiàn)有的輸出電路中，NMOS晶體管94的尺寸較大，因此存在輸出電路的面積變大的課題。

發(fā)明內(nèi)容
本發(fā)明的輸出電路正是鑒于上述課題而完成的，提供面積較小的輸出電路。本發(fā)明為了解決上述課題，提供一種開漏輸出的輸出電路，其特征在于，該輸出電路具有反相器電路，其與上述輸出電路的輸入端子連接；輸出MOS晶體管，其柵極與上述反相器電路的輸出端子連接，漏極與上述輸出電路的輸出端子連接，源極與第I電源端子連接；開關(guān)電路，其設(shè)置于上述反相器電路與第2電源端子之間；以及電流源，其設(shè)置于上述輸出MOS晶體管的柵極與上述第I電源端子之間，當(dāng)電源電壓低于上述輸出電路的最低工作電壓時(shí)，上述開關(guān)電路截止。
本發(fā)明的輸出電路構(gòu)成為，在電源電壓小于電路的工作電壓時(shí)，停止反相器的工作，控制輸出驅(qū)動(dòng)器的柵極，使其截止。因此，在輸出驅(qū)動(dòng)器的源極與電源之間無需尺寸較大的MOS晶體管，因此能夠提供即使電源電壓小于工作電壓、輸出也不會(huì)不穩(wěn)定、且面積較小的輸出電路。


圖1是示出本實(shí)施方式的輸出電路的電路圖。圖2是示出本實(shí)施方式的輸出電路的其它例子的電路圖。圖3是示出本實(shí)施方式的輸出電路的其它例子的電路圖。圖4是示出電池組的框圖。圖5是示出電池保護(hù)IC的框圖。圖6是示出溫度開關(guān)IC的框圖。圖7是示出現(xiàn)有的輸出電路的電路圖。標(biāo)號(hào)說明10輸出電路；31電流源；50電池組；51電池保護(hù)IC ;52溫度開關(guān)IC ；58電池；61、62、71、72基準(zhǔn)電壓生成電路；63過放電檢測比較器；64過充電檢測比較器；73高溫檢測比較器；74低溫檢測比較器；75溫度電壓生成電路。
具體實(shí)施例方式
下面參照

本發(fā)明的實(shí)施方式。圖I是示出本實(shí)施方式的輸出電路的電路圖。輸出電路10具有PMOS晶體管11和12、NMOS晶體管21和22、電流源31。PMOS晶體管11的柵極與輸出電路10的輸入端子連接，源極與PMOS晶體管12的漏極連接，漏極與NMOS晶體管22的柵極連接。NMOS晶體管21的柵極與輸出電路的輸入端子連接，源極與接地端子(接地電壓側(cè)的電源供給端子)連接，漏極與NMOS晶體管22的柵極連接。PMOS晶體管12的柵極與接地端子連接，源極與電源端子(電源電壓側(cè)的電源供給端子)連接。PMOS晶體管12設(shè)置于由PMOS晶體管11和NMOS晶體管21構(gòu)成的反相器36的電源供給線上。電流源31設(shè)置于PMOS晶體管11的漏極與接地端子之間。NMOS晶體管22的源極與接地端子連接，漏極與輸出電路10的輸出端子連接。NMOS晶體管22是開漏(open drain)形式的輸出驅(qū)動(dòng)器。此處，PMOS晶體管12的閾值電壓的絕對值| Vthp 12 |比PMOS晶體管11的閾值電壓的絕對值Ivthplll高，是輸出電路10的最低工作電源電壓。如果電源電壓VDD低于最低工作電源電壓，則PMOS晶體管12截止，不會(huì)將電源電壓VDD提供給反相器36。另外，電流源31使NMOS晶體管22截止。下面說明輸出電路10的工作。接通電源后，電源電壓VDD升高。此時(shí)，如果電源電壓VDD低于PMOS晶體管12的閾值電壓的絕對值I Vthp12 I，則PMOS晶體管12截止。于是，電源電壓VDD不會(huì)被提供給反相器36。因此，該反相器36的輸出端子會(huì)被電流源31下拉，從而反相器36的輸出電壓成為接地電壓VSS。由于柵極電壓成為接地電壓VSS，因此作為輸出驅(qū)動(dòng)器的NMOS晶體管22截止，輸出電路10的輸出端子成為高阻抗?fàn)顟B(tài)。因此，輸出電路10的輸出端子會(huì)被上拉至將其與輸入端子連接的后級電路的電源電壓，因而后級電路不會(huì)進(jìn)行誤動(dòng)作。當(dāng)電源電壓VDD高于PMOS晶體管12的閾值電壓的絕對值I Vthpl2 |時(shí)，PMOS晶體管12導(dǎo)通。于是，電源電壓VDD被提供給反相器36。此處，當(dāng)輸出電路10的輸入端子的電壓為低電平時(shí)，NMOS晶體管22的柵極電壓通過反相器36而變?yōu)楦唠娖剑琋MOS晶體管22導(dǎo)通，輸出電壓VOUT成為接地電壓VSS。并且，電流源31的驅(qū)動(dòng)能力被設(shè)計(jì)為低于PMOS晶體管11的驅(qū)動(dòng)能力。另外，如果輸出電路10的輸入端子的電壓為高電平，則NMOS晶體管22的柵極電壓通過反相器36而成為低電平，NMOS晶體管22截止，輸出電路10的輸出端子成為高阻抗?fàn)顟B(tài)。根據(jù)本實(shí)施方式的輸出電路，當(dāng)電源電壓小于電路的工作電壓時(shí)，停止反相器的工作，通過電流源使輸出驅(qū)動(dòng)器的柵極截止，因此在輸出驅(qū)動(dòng)器與電源之間無需尺寸較大的MOS晶體管。因此能減小輸出電路10的面積。另外，當(dāng)電源接通時(shí)等電源電壓VDD低于輸出電路10的最低工作電源電壓時(shí)，輸出電壓VOUT必定會(huì)成為高阻抗，因此后級電路不會(huì)進(jìn)行誤動(dòng)作。圖2是示出本實(shí)施方式的輸出電路的其它例子的電路圖。圖2的輸出電路10還具有電流源32與PMOS晶體管13。PMOS晶體管13與電流源32串聯(lián)連接在電源端子與接地端子之間。PMOS晶體管13的柵極以及漏極與接地端子連接。電流源32與PMOS晶體管13的源極的連接點(diǎn)連接于PMOS晶體管12的柵極。通過采取這種結(jié)構(gòu)，可利用電流源32和2個(gè)PMOS晶體管12 13設(shè)定輸出電路10的最低工作電源電壓。即，當(dāng)電源電壓VDD高于2個(gè)PMOS晶體管12和13的閾值電壓的絕對值的合計(jì)電壓時(shí)，PMOS晶體管12導(dǎo)通，電源電壓VDD被提供給反相器36。并且，在圖2的輸出中，在PMOS晶體管12的柵極與接地端子之間設(shè)有進(jìn)行二極管連接的PMOS晶體管13，但也可以設(shè)置進(jìn)行二極管連接的NMOS晶體管。圖3是示出本實(shí)施方式的輸出電路的其它例子的電路圖。如圖3所示，NMOS晶體管22的柵極可以經(jīng)由電阻33與PMOS晶體管11的漏極連接。通過采取這種結(jié)構(gòu)，由電阻33和NMOS晶體管22的柵/源間電容構(gòu)成低通濾波器，因此浪涌(surge)導(dǎo)致的NMOS晶體管22的誤動(dòng)作會(huì)變少。并且，電流源31可以連接在電阻33和NMOS晶體管21的漏極的連接點(diǎn)處。并且，在圖1的輸出電路中，用于對向反相器36提供電源電壓VDD進(jìn)行控制的NMOS晶體管也可以設(shè)置于反相器36與接地端子之間。另外，圖I中使用的是開漏形式的NMOS晶體管22，當(dāng)電源電壓VDD低于輸出電路10的最低工作電源電壓時(shí)，輸出電壓VOUT成為高阻抗。然而，雖然沒有圖示，也可以使用開漏形式的PMOS晶體管。此時(shí)，用于對向反相器36提供電源電壓VDD進(jìn)行控制的NMOS晶體管的柵極與電源端子連接，源極與接地端子連接，漏極與NMOS晶體管21的源極連接。開漏形式的PMOS晶體管的柵極與反相器36的輸出端子連接，源極與電源端子連接，漏極與輸出電路10的輸出端子連接。電流源31設(shè)置于電源端子與反相器36的輸出端子之間。
此處，當(dāng)電源電壓VDD高于NMOS晶體管的閾值電壓Vthn時(shí)，NMOS晶體管導(dǎo)通，電源電壓VDD被提供給反相器36。另外，當(dāng)電源電壓VDD低于PMOS晶體管12的閾值電壓的絕對值| Vthp 12 |時(shí)，PMOS晶體管12截止。于是，電源電壓VDD不會(huì)被提供給反相器36。因此，該反相器36的輸出端子會(huì)被電流源31上拉，從而反相器36的輸出電壓成為電源電壓VDD，PMOS晶體管截止，輸出電路10的輸出端子成為高阻抗?fàn)顟B(tài)。接著，說明輸出電路10的一個(gè)應(yīng)用例。首先說明具備輸出電路10的溫度開關(guān)IC和具備電池保護(hù)IC的電池組的結(jié)構(gòu)。此處，溫度開關(guān)IC檢測異常溫度。電池保護(hù)IC保護(hù)電池不會(huì)受到過充電/過放電的影響。圖4是示出電池組的框圖。圖5是示出電池保護(hù)IC的框圖。圖6是示出溫度開關(guān)IC的框圖。
如圖4所示，電池組50具有電池保護(hù)IC51、溫度開關(guān)IC52、P型FET53 55、電阻57和電池58。另外，電池組50具有外部端子EB+和外部端子EB-。如圖5所示，電池保護(hù)IC51具有基準(zhǔn)電壓生成電路61 62、過充電檢測比較器64和過放電檢測比較器63。另外，電池保護(hù)IC51具有電源端子、接地端子、充電控制端子CO和放電控制端子D0。如圖6所示，溫度開關(guān)IC52具有溫度電壓生成電路75、基準(zhǔn)電壓生成電路71 72、高溫檢測比較器73、低溫檢測比較器74、NOR電路76和輸出電路10。雖然沒有圖示，但是，溫度電壓生成電路75由PNP雙極型晶體管等構(gòu)成。另外，溫度開關(guān)IC52具有電源端子、接地端子和輸出端子DET。電池保護(hù)IC51的電源端子與電池58的正極端子連接，接地端子與電池58的負(fù)極端子連接，放電控制端子DO與P型FET53的柵極連接，充電控制端子CO與P型FET54的柵極以及P型FET55的漏極連接。溫度開關(guān)IC52的電源端子與電池58的正極端子連接，接地端子與電池58的負(fù)極端子連接，輸出端子DET與P型FET55的柵極連接。電阻57設(shè)置于外部端子EB+、與輸出端子DET和P型FET55的柵極的連接點(diǎn)之間。P型FET53的源極以及背柵極與電池58的正極端子連接，漏極與P型FET54的漏極連接。P型FET54的源極以及背柵極與外部端子EB+連接。P型FET55的源極以及背柵極與外部端子EB+連接。外部端子EB-與電池58的負(fù)極端子連接。即，P型FET53 54串聯(lián)設(shè)置于電池58的充放電路徑上。基準(zhǔn)電壓生成電路61 62、過充電檢測比較器64與過放電檢測比較器63設(shè)置于電源端子與接地端子之間。過充電檢測比較器64的反相輸入端子與基準(zhǔn)電壓生成電路62的輸出端子連接，同相輸入端子與電源端子連接，輸出端子與充電控制端子CO連接。過放電檢測比較器63的反相輸入端子與電源端子連接，同相輸入端子與基準(zhǔn)電壓生成電路61的輸出端子連接，輸出端子與放電控制端子DO連接?；鶞?zhǔn)電壓生成電路71 72、高溫檢測比較器73、低溫檢測比較器74、溫度電壓生成電路75、N0R電路76、輸出電路10設(shè)置于電源端子與接地端子之間。高溫檢測比較器73的同相輸入端子與基準(zhǔn)電壓生成電路71的輸出端子連接，反相輸入端子與溫度電壓生成電路75的輸出端子連接。低溫檢測比較器74的同相輸入端子與溫度電壓生成電路75的輸出端子連接，反相輸入端子與基準(zhǔn)電壓生成電路72的輸出端子連接。NOR電路76的第I輸入端子與高溫檢測比較器73的輸出端子連接，第2輸入端子與低溫檢測比較器74的輸出端子連接，輸出端子與輸出電路10的輸入端子連接。輸出電路10的輸出端子與輸出端子DET連接。溫度開關(guān)IC52在檢測到異常溫度時(shí)，流出輸出電流。電阻57基于輸出電流而產(chǎn)生電壓。P型FET55通過產(chǎn)生于電阻57的電壓而導(dǎo)通。于是，充電控制用的P型FET54截止，對充電進(jìn)行控制。另外，當(dāng)電池58處于過充電狀態(tài)時(shí)，電池保護(hù)IC51進(jìn)行工作，以使得P型FET54截止。當(dāng)電池58處于過放電狀態(tài)時(shí)，電池保護(hù)IC51進(jìn)行工作，以使得放電控制用的P型FET53截止。下面，說明電池組50的工作。[電池58處于過充電狀態(tài)時(shí)的工作]充電器(未圖示)與電池組50連接。基準(zhǔn)電壓生成電路62生成與表示電池58處于過充電狀態(tài)的過充電電壓對應(yīng)的基準(zhǔn)電壓VREF2。過充電檢測比較器64比較電池58的電壓的分壓電壓與基準(zhǔn)電壓VREF2，根據(jù)比較結(jié)果，使輸出電壓反轉(zhuǎn)。具體而言，當(dāng)電池58的電壓的分壓電壓為基準(zhǔn)電壓VREF2以上時(shí)，過充電檢測比較器64的輸出電壓反轉(zhuǎn)而成為高電平。于是，P型FET54截止，停止對電池58充電。[電池58處于過放電狀態(tài)時(shí)的工作]負(fù)載(未圖示)與電池組50連接?；鶞?zhǔn)電壓生成電路61生成與表示電池58處于過放電狀態(tài)的過放電電壓對應(yīng)的基準(zhǔn)電壓VREFl。過放電檢測比較器63比較電池58的電壓的分壓電壓與基準(zhǔn)電壓VREF1，根據(jù)比較結(jié)果，使輸出電壓反轉(zhuǎn)。具體而言，當(dāng)電池58的電壓的分壓電壓為基準(zhǔn)電壓VREFl以下時(shí)，過放電檢測比較器63的輸出電壓反轉(zhuǎn)而成為高電平。于是，P型FET53截止，停止從電池58放電。[高溫的異常溫度時(shí)的工作]溫度電壓生成電路75生成基于溫度的溫度電壓VTEMP。溫度電壓生成電路75具有溫度變高時(shí)溫度電壓VTEMP變低的特性?；鶞?zhǔn)電壓生成電路71生成與應(yīng)檢測的高溫的異常溫度對應(yīng)的基準(zhǔn)電壓VREF3。高溫檢測比較器73比較溫度電壓VTEMP與基準(zhǔn)電壓VREF3，根據(jù)比較結(jié)果，使輸出電壓反轉(zhuǎn)。具體而言，溫度變高使得溫度電壓VTEMP變低，當(dāng)溫度電壓VTEMP為基準(zhǔn)電壓VREF3以下時(shí)，高溫檢測比較器73的輸出電壓成為高電平。S卩，當(dāng)溫度為高溫的異常溫度以上時(shí)，高溫檢測比較器73的輸出電壓成為高電平。于是，NOR電路76的輸出電壓成為低電平，輸出電路10導(dǎo)通而向電阻57流過電流，在電阻57上產(chǎn)生電壓，輸出端子DET的電壓成為低電平。于是，P型FET55導(dǎo)通，P型FET54截止，停止對電池58充電。[低溫的異常溫度時(shí)的工作]基準(zhǔn)電壓生成電路72生成與應(yīng)檢測的低溫的異常溫度對應(yīng)的基準(zhǔn)電壓VREF4。低溫檢測比較器74比較溫度電壓VTEMP與基準(zhǔn)電壓VREF4，根據(jù)比較結(jié)果，使輸出電壓反轉(zhuǎn)。具體而言，溫度變低使得溫度電壓VTEMP變高，當(dāng)溫度電壓VTEMP為基準(zhǔn)電壓VREF4以上時(shí)，低溫檢測比較器74的輸出電壓成為高電平。即，當(dāng)溫度為低溫的異常溫度以下時(shí)，低溫檢測比較器74的輸出電壓成為高電平。于是，如上所述，停止對電池58充電。
由此，通過上述輸出電路10的工作，在電源電壓VDD低于輸出電路10的最低工作電源電壓的情況下，溫度開關(guān)IC52的輸出電路10必定會(huì)截止。于是，輸出電路10的輸出端子、即溫度開關(guān)IC52的輸出端子DET的電壓必定會(huì)被電阻57上拉至外部端子EB+的電壓。因而，在電源電壓VDD低于輸出電路10的最低工作電源電壓的情況下，P型FET55必定會(huì)截止，因此溫度開關(guān)IC52必定無法經(jīng)由P型FET55控制P型FET54。于是，例如在從O伏附近電壓的狀態(tài)起對電池58進(jìn)行充電的情況下，電池58的電壓(電源電壓VDD)較低，因而可防止這樣的情況溫度開關(guān)IC52進(jìn)行誤動(dòng)作而使P型FET54截止，盡管電池58的電壓較低也會(huì)停止充電。并且，如圖6所示，作為電池組50的保護(hù)功能，需要過充電檢測比較器64和過放電檢測比較器63。然而，未進(jìn)行圖示，當(dāng)在電池組50的規(guī)格方面不需要過放電檢測功能作為保護(hù)功能時(shí)，也可以去除過放電檢測比較器63。此時(shí)，也去除P型FET53。
另外，如圖6所示，作為電池組50的保護(hù)功能，需要高溫檢測比較器73和低溫檢測比較器74。然而，當(dāng)電池組50的規(guī)格方面不需要低溫檢測功能或高溫檢測功能作為保護(hù)功能時(shí)，可以不具備低溫檢測比較器74或高溫檢測比較器73。另外，電阻57和P型FET55等可以通過溫度開關(guān)IC52而內(nèi)置。另外，在圖4中，充放電控制用的P型FET53 54設(shè)置于外部端子EB+與電池58的正極端子之間，雖然沒有圖示，然而2個(gè)N型FET也可以設(shè)置于外部端子EB-與電池58的負(fù)極端子之間。此時(shí)，可適當(dāng)變更P型FET55、電阻57、電池保護(hù)IC51的內(nèi)部電路、溫度開關(guān)IC52的內(nèi)部電路。另外，在圖4中，溫度開關(guān)IC52僅控制充電控制用的P型FET54，然而，雖然沒有圖示，也可以僅控制放電控制用的P型FET53。還可以控制P型FET53 54雙方。
權(quán)利要求
1.一種開漏輸出的輸出電路，其特征在于，該輸出電路具有 反相器電路，其與上述輸出電路的輸入端子連接； 輸出MOS晶體管，其柵極與上述反相器電路的輸出端子連接，漏極與上述輸出電路的輸出端子連接，源極與第I電源端子連接； 開關(guān)電路，其設(shè)置于上述反相器電路與第2電源端子之間；以及 電流源，其設(shè)置于上述輸出MOS晶體管的柵極與上述第I電源端子之間， 當(dāng)電源電壓低于上述輸出電路的最低工作電壓時(shí)，上述開關(guān)電路截止。
2.根據(jù)權(quán)利要求I所述的輸出電路，其特征在于， 上述開關(guān)電路由柵極與第I電源端子連接的MOS晶體管構(gòu)成， 上述MOS晶體管的閾值電壓的絕對值是上述最低工作電壓。
3.根據(jù)權(quán)利要求2所述的輸出電路，其特征在于， 上述開關(guān)電路還具有串聯(lián)連接在第I電源端子與第2電源端子之間的第2電流源以及第2M0S晶體管， 上述第2電流源與上述第2M0S晶體管的連接節(jié)點(diǎn)連接于上述MOS晶體管的柵極，上述MOS晶體管與上述第2M0S晶體管的閾值電壓的絕對值的合計(jì)電壓是上述最低工作電壓。
4.一種溫度開關(guān)1C，其特征在于，該溫度開關(guān)IC具有 溫度電壓生成電路，其生成基于溫度的溫度電壓； 基準(zhǔn)電壓生成電路，其生成與異常溫度對應(yīng)的基準(zhǔn)電壓； 比較器，其比較上述溫度電壓與上述基準(zhǔn)電壓，根據(jù)比較結(jié)果，使輸出電壓反轉(zhuǎn)；以及 權(quán)利要求I所述的輸出電路，其與上述比較器的輸出端子連接。
5.一種電池組，其具有電池和控制上述電池的充放電的電池保護(hù)1C，其特征在于，該電池組具有 充電控制用FET，其設(shè)置于上述電池的充放電路徑上；以及 權(quán)利要求4所述的溫度開關(guān)1C，其檢測異常溫度， 上述溫度開關(guān)IC在檢測到異常溫度時(shí)，使上述充電控制用FET截止。
全文摘要
本發(fā)明提供輸出電路、溫度開關(guān)IC以及電池組。即使在電源電壓小于工作電壓的情況下，該輸出電路的輸出也不會(huì)不穩(wěn)定，而且面積較小。作為解決手段，在反相器電路的電源端子處設(shè)置開關(guān)電路，當(dāng)電源電壓小于電路的工作電壓時(shí)，開關(guān)電路停止反相器電路的工作。并且，在反相器電路的輸出端子處設(shè)置電流源，當(dāng)反相器電路的工作停止時(shí)，將輸出固定為電源電壓。
文檔編號(hào)H03K17/687GK102624371SQ20121001559
公開日2012年8月1日 申請日期2012年1月18日 優(yōu)先權(quán)日2011年1月25日
發(fā)明者三谷正宏, 五十嵐敦史, 平岡直洋, 杉浦正一 申請人:精工電子有限公司