專利名稱：一種模數(shù)轉(zhuǎn)換器及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路設(shè)計(jì)領(lǐng)域，特別涉及一種模數(shù)轉(zhuǎn)換器及電子設(shè)備。
背景技術(shù)：
隨著集成電路技術(shù)的高速發(fā)展，通信系統(tǒng)對(duì)高性能模數(shù)轉(zhuǎn)換器(ADC)的需求越來越高，ADC前端的采樣保持(S/H)電路就要滿足高速、高線性、高精度的要求，而采樣開關(guān)的性能優(yōu)劣通常決定了 S/H電路接收信號(hào)的精度。高線性高速的采樣開關(guān)會(huì)有效的降低電荷注入和時(shí)鐘饋通等非線性因素對(duì)采樣輸入的影響，從而提高采樣精確性。柵壓自舉開關(guān)電路如

圖1、圖2所示，他們分別包括了一個(gè)電容和一個(gè)開關(guān)組。其中圖1是開關(guān)組斷開狀態(tài)，圖2是開關(guān)組導(dǎo)通狀態(tài)，Vin是采樣輸入信號(hào)，Vout是采樣輸出， Cbat是充放電電容，VDD是電源電壓高電平，GND是電源電壓低電平。圖1所示的是柵壓自舉開關(guān)電路開關(guān)組斷開狀態(tài)，NMOS開關(guān)管接地，同時(shí)Cbat被充電至電源電壓VDD ；在下一個(gè)時(shí)鐘相位的控制下自舉開關(guān)開關(guān)組導(dǎo)通，如圖2所示，Cbat 兩端與NMOS開關(guān)管的柵源相連，使得NMOS管的柵源電壓Vgs即Vg-Vin等于VDD。MOS采樣開關(guān)的導(dǎo)通電阻表達(dá)式為
權(quán)利要求
1.一種模數(shù)轉(zhuǎn)換器，其特征在于，包括，第二晶體管、第四晶體管、第五晶體管、第六晶體管、第十晶體管、第十一晶體管、第十二晶體管和充放電電容，其中，第二晶體管，其漏極連接電源電壓VDD，柵極連接第二時(shí)鐘信號(hào)，源極連接第六晶體管的源極和充放電電容的上極板，第二時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通，當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極斷開的電平信號(hào)；第四晶體管，其源極連接采樣輸入信號(hào)Vin，柵極連接第四時(shí)鐘信號(hào)，漏極連接充放電電容的下極板，第六時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極斷開， 當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通的電平信號(hào)，第四晶體管為N型晶體管；第五晶體管，其漏極連接采樣輸入信號(hào)Vin，柵極連接第五時(shí)鐘信號(hào)，源極連接充放電電容的下極板，第五時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極斷開， 當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通的電平信號(hào)，第五晶體管為P型晶體管；第六晶體管，其柵極與源極短接且連接第六時(shí)鐘信號(hào)，漏極連接第十二晶體管的源極， 第六時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極斷開，當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通的電平信號(hào)；第十晶體管，其柵極連接第十時(shí)鐘信號(hào)，第十晶體管的源極連接地GND，第十晶體管的漏極連接充放電電容的下極板，第十時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通，當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極斷開的電平信號(hào)；第十一晶體管，其源極、漏極分別連接采樣輸入信號(hào)Vin和采樣輸出信號(hào)Vout，柵極連接第六晶體管漏極；第十二晶體管，其柵極連接第十二時(shí)鐘信號(hào)，第十二晶體管的漏極連接地GND，第十二時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通，當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極斷開的電平信號(hào)。
2.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，第二晶體管、第四晶體管、第十晶體管、第十一晶體管和第十二晶體管為NMOS晶體管，第五晶體管和第六晶體管為PMOS晶體管。
3.根據(jù)權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其特征在于，第一電平狀態(tài)為電源電壓VDD，第二電平狀態(tài)為地GND。
4.根據(jù)權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第十三晶體管，其柵極連接第十三時(shí)鐘信號(hào)，源極連接電源電壓VDD，漏極連接第十二晶體管的源極，十三時(shí)鐘信號(hào)與第十二時(shí)鐘信號(hào)為同一時(shí)鐘信號(hào)，第十三晶體管為PMOS晶體管。
5.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第一電容，其上極板連接第二晶體管的柵極，下極板連接時(shí)鐘輸入信號(hào)；第一晶體管，其柵極、漏極連接電源電壓VDD，源極連接第二晶體管的柵極，第一晶體管為NMOS晶體管。
6.根據(jù)權(quán)利要求5所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第九晶體管，其柵極連接第十一晶體管的柵極，漏極連接第四晶體管源極，源極連接充放電電容的下極板，第九晶體管為NMOS晶體管。
7.根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第三晶體管，其柵極連接第三時(shí)鐘信號(hào)，源極連接電源電壓VDD，漏極連接第六晶體管柵極，第三時(shí)鐘信號(hào)為當(dāng)時(shí)鐘輸入信號(hào)為第一電平狀態(tài)時(shí)，使得漏極與源極導(dǎo)通，當(dāng)時(shí)鐘輸入信號(hào)為第二電平狀態(tài)時(shí)，使得漏極與源極斷開的電平信號(hào)，第三晶體管為PMOS晶體管。
8.根據(jù)權(quán)利要求7所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第七晶體管，其柵極連接第六晶體管漏極，漏極連接第六晶體管柵極，源極連接采樣輸入信號(hào)Vin，第七晶體管為NMOS晶體管。
9.根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換器，其特征在于，還包括第八晶體管，其柵極連接電源電壓VDD，漏極連接第十二晶體管源極，源極連接第六晶體管漏極，第八晶體管為NMOS晶體管。
10.一種電子設(shè)備，其特征在于，本體上包括如權(quán)利要求1至9任一權(quán)利要求所述的模數(shù)轉(zhuǎn)換器。
全文摘要
本發(fā)明提供一種模數(shù)轉(zhuǎn)換器及電子設(shè)備，屬于模擬電路設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器中的柵壓自舉開關(guān)電路，兩個(gè)晶體管采用傳輸門TG連接方式并與輸入信號(hào)Vin連接，由于兩個(gè)晶體管采用TG連接方式，可以有效的抑制電荷注入和時(shí)鐘饋通對(duì)輸入信號(hào)Vin的影響，提高采樣的精度。
文檔編號(hào)H03M1/12GK102571091SQ201210015980
公開日2012年7月11日 申請(qǐng)日期2012年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者于光文, 朱樟明 申請(qǐng)人:成都啟臣微電子有限公司