專利名稱：計數(shù)器、模數(shù)轉(zhuǎn)換方法、和固態(tài)成像器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及異步計數(shù)器電路、模數(shù)(AD)轉(zhuǎn)換方法以及用于使用該計數(shù)器電路將模擬信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)的AD轉(zhuǎn)換器、用于通過多個單位元件的陣列檢測物理量分布的半導(dǎo)體器件、以及電子裝置。更具體地，本發(fā)明涉及一種適合在電子裝置中使用的異步計數(shù)器和AD轉(zhuǎn)換技術(shù)， 該電子裝置是例如用于檢測物理量分布的半導(dǎo)體器件諸如固態(tài)成像器件，該半導(dǎo)體器件允許讀取表示物理量分布的電信號，通過對從外部輸入的電磁波諸如光或輻射敏感的多個單位元件的陣列獲得該物理量。
背景技術(shù)：
在各種領(lǐng)域中使用了用于檢測物理量的半導(dǎo)體器件，該半導(dǎo)體器件包括對從外部輸入的電磁波諸如光或輻射敏感的單位元件的線或矩陣。例如，在視頻裝置領(lǐng)域，使用用于檢測光(電磁波的例子)作為物理量的電荷耦合器件(CCD)、金屬氧化物半導(dǎo)體(MOS)以及互補金屬氧化物半導(dǎo)體(CMOS)固態(tài)成像器件。 這些器件以單位元件(在固態(tài)成像器件中的像素)獲得的電信號形式讀取物理量分布。在被稱作有源像素傳感器(APS)或者增益單元的固態(tài)成像器件的類型中，在產(chǎn)生了與電荷發(fā)生器產(chǎn)生的信號電荷對應(yīng)的像素信號的像素信號發(fā)生器中提供用于放大的驅(qū)動晶體管。許多COMS固態(tài)成像器件是上述類型。在這種有源像素傳感器中，為了讀取像素信號到外部，對包括單元像素陣列的像素單元執(zhí)行尋址控制，因此能從任意選擇的單獨的單元像素中讀取信號。即，有源像素傳感器是尋址控制的固態(tài)成像器件的例子。例如，在有源像素傳感器中，其是包括單元像素矩陣的X-Y尋址的固態(tài)成像器件類型，使用MOS結(jié)構(gòu)(M0S晶體管)的有源元件或類似物實現(xiàn)每一個像素，因此每個像素自身能夠放大。即，有源兀件放大在用作光電轉(zhuǎn)換器的光電二極管中累積的信號電荷(光電子)，并且讀取該放大的信號作為圖像信息。在這種X-Y尋址固態(tài)圖像器件中，例如像素單元包括大量像素晶體管的二維數(shù)組。在逐行基礎(chǔ)上或逐個像素基礎(chǔ)上開始對應(yīng)于入射線的信號電荷的累積。通過尋址連續(xù)地從各自的像素讀取基于累積的信號電荷的電流信號或電壓信號。在該MOS(包括CMOS) 固態(tài)成像器件中，作為尋址控制的實例，根據(jù)經(jīng)常使用的方法，同時訪問一行像素以從逐行基礎(chǔ)上的像素單元中讀取像素信號。必須通過模數(shù)轉(zhuǎn)換器將從像素單元中讀取的模擬像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)。因為像素信號與附加有復(fù)位分量的信號分量一起輸出，所以必須通過獲得對應(yīng)于復(fù)位分量的信號電壓和對應(yīng)于信號分量的信號電壓之間的差來提取真實的有效信號分量。
這也適用于將模擬像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)的情況。最后，需要將表示對應(yīng)于復(fù)位分量的信號電壓和對應(yīng)于信號分量的信號電壓之間的差的差信號分量轉(zhuǎn)換成數(shù)字數(shù)據(jù)。 為此，已經(jīng)提出了用于AD轉(zhuǎn)換的各種方案。例如，如W. Yang等，“An Integrated 800X600 CMOS Image System”，ISSCC Digest of Technical Papers, pp. 304-305，1999 年 2 月 (下文中稱作第一非專利文獻)；Y0NEM0T0 kazuya，“CCD/CMOS Imeeji Sensa no kiso to ouyou，，，CQ Publishing Co. , Ltd. , first edition pp. 201-203，2003 年 8 月 10 日(下文中稱作第二非專利文獻)；IMAMURA Toshifumi 和 YAMAMOTO Yoshiko，“3. kosoku kinou CMOS Imeeji Sensa no kenkyuu”，2004 年 3 月 15 日在因特網(wǎng)搜索的鏈接〈URL :http://www. sanken. gr. jp/project/iwataPJ/report/hl2/hl2index. html>,(下文中稱作第三非專利文獻)；IMAMURAToshifumi、YAMAM0T0 Yoshiko 和 HASEGAWANaoya，“3. Koshoku kinou CMOS Imeeji Sensa no kenkyuu”，因特網(wǎng)〈URL http:// www. sanken. gr. jp/pro iect/iwataP.T/ report/hl4/hl4index. html>, 2004年3月15日在線搜索(下文中稱作第四非專利文獻)； Oh-Bong Kwon et. al. , “ANovel Double Slope Analog-to-Digital Converter for a High-Quality 640X480 CMOS Imaging System” 1999 年 VL3-03，IEEE，335-338 頁(下文中稱作第五非專利文獻)；以及日本未審查專利申請公開NO. 11-331883(下文中稱作第一專利文獻)。根據(jù)在第一到第五非專利文獻和第一專利文獻中描述的AD轉(zhuǎn)換方案，通過使用計數(shù)器電路執(zhí)行AD轉(zhuǎn)換。使用的計數(shù)器電路通常是同步計數(shù)器，其中觸發(fā)器(計數(shù)器的基本元件)與計數(shù)器時鐘同步輸出計數(shù)值。然而，在同步計數(shù)器中，計數(shù)時鐘限制了所有觸發(fā)器的操作，當(dāng)需要更高頻率的操作時這是有問題的。像例如在第四和第五非專利文獻中所描述的，還可能使用異步計數(shù)器作為計數(shù)器電路。因為其中的限制操作頻率僅僅通過第一觸發(fā)器的限制頻率確定，所以異步計數(shù)器適合于高速操作。因此，當(dāng)需要在更高頻率操作時優(yōu)選使用異步計數(shù)器作為計數(shù)器電路。圖18是表示根據(jù)相關(guān)技術(shù)能切換模式的異步計數(shù)器的圖。計數(shù)器電路900能用作4位異步計數(shù)器。例如通過多個負沿D觸發(fā)器912、914、916以及918 (全體稱為910) 的級聯(lián)連接來實施計數(shù)器電路900。每一個觸發(fā)器910具有連接到其D輸入端的反相輸出 NQ (以Q上的橫杠表示)。第一觸發(fā)器910的時鐘端子CK接收計數(shù)時鐘CKO的輸入。而且，計數(shù)器電路900包括雙輸入單輸出開關(guān)922、924以及926 (全體稱為920)， 用于在相鄰的一對觸發(fā)器910之間分別切換觸發(fā)器910的非反相輸出Q和反相輸出NQ。每一個開關(guān)920根據(jù)來自控制器(未不出)的控制信號SW切換這兩個輸入信號并且將選擇的信號輸入到后面的觸發(fā)器910的時鐘端子CK。該控制信號SW用來在向上計數(shù)和向下計數(shù)之間切換計數(shù)器電路900的計數(shù)操作。 當(dāng)控制信號處于高(H)電平時，選擇非反相輸出Q，因此計數(shù)器電路900進入向上計數(shù)模式， 另一方面，當(dāng)控制信號SW處于低(L)電平時，選擇反相輸出NQ，因此計數(shù)電路900進入向下計數(shù)模式。然而，在圖18中所示的傳統(tǒng)異步計數(shù)器中，在切換上/下計數(shù)器的處理模式的同時，一般使用不考慮操作模式的上/下計數(shù)器執(zhí)行計數(shù)。因此，盡管允許電路的緊湊設(shè)計， 但是例如當(dāng)計數(shù)器向上計數(shù)到達預(yù)定值ad時，然后從該值開始向下計數(shù)，在計數(shù)模式切換
5的時不能維持計數(shù)值的連續(xù)性。因此，該計數(shù)器不適合于在切換計數(shù)模式的同時連續(xù)執(zhí)行計數(shù)(下文中稱作第一問題)。這將在下面描述。圖19是用于說明圖18中示出的計數(shù)器電路900的操作的時序圖；在該實例中，一種4位異步計數(shù)器根據(jù)控制信號SW在非反相輸出Q和反相輸出NQ 之間切換，因此首先執(zhí)行向上計數(shù)，然后執(zhí)行向下計數(shù)。然而，當(dāng)產(chǎn)生從向上計數(shù)到向下計數(shù)的切換時，計數(shù)值從6變到10。因此，在使用高頻率脈沖序列的計數(shù)模式的切換之前和之后維持該計數(shù)值時，不可能執(zhí)行向上計數(shù)和向下計數(shù)。例如在日本未審專利申請公開No. 6-216762(下文中稱為第二專利文獻)中提出了用于克服該問題的方案。根據(jù)第二專利文獻，在每一個偶數(shù)脈沖序列上提供了用于使每一個觸發(fā)器的狀態(tài)反相的器件和用于初始化全部觸發(fā)器的器件。下面將描述在第二專利文獻中描述的計數(shù)方法。假設(shè)異步計數(shù)器能向上計數(shù)到最大數(shù)值n，第一脈沖序列包括i個脈沖，并且第二脈沖序列包括j個脈沖。預(yù)先復(fù)位計數(shù)器，并且該計數(shù)器為第一脈沖序列從O計數(shù)到i。然后當(dāng)使計數(shù)器的觸發(fā)器的狀態(tài)反相時，獲得該值i相對于η的補數(shù)，因此計數(shù)器的值變成了 n-i。然后計數(shù)器從n-i計數(shù)到n-i+j。i_j的差是n_i+j相對于n的補數(shù)，通過再次反相觸發(fā)器的狀態(tài)而獲得它。因此，使用高頻率的連續(xù)脈沖序列實現(xiàn)了用于執(zhí)行向上計數(shù)和向下計數(shù)的異步計數(shù)器。然而，根據(jù)第二專利文獻中描述的方案，因為通過包括補數(shù)值的計算來執(zhí)行向上計數(shù)和向下計數(shù)，所以這不是直接的(下文中稱為第二問題)。此外，在第一到第五非專利文獻和第一專利文獻中描述的AD轉(zhuǎn)換的方案具有涉及電路規(guī)模、電路面積、功耗、用于與其它功能單元連接的引線數(shù)、與引線相關(guān)的噪音或消耗電流的缺點。這將在下面描述。根據(jù)相關(guān)技術(shù)的固態(tài)成像器件的結(jié)構(gòu)圖21是根據(jù)相關(guān)技術(shù)的CMOS固態(tài)成像器件(CMOS圖像傳感器)的示意性結(jié)構(gòu)圖，其中在相同的半導(dǎo)體襯底上安裝AD轉(zhuǎn)換器和像素單元。如圖21中所示，固態(tài)成像器件 I包括像素單元(成像單元)10，其中以行和列排列多個單位像素3 ;從外部提供給像素單元10的驅(qū)動控制器7 ;計數(shù)器(CNT) 24 ;列處理器26，包括為各自列提供的列AD電路25 ;參考信號發(fā)生器27，包括用于將AD轉(zhuǎn)換用的參考電壓提供給列處理器26中的列AD電路25 的數(shù)模轉(zhuǎn)換器(DAC);以及包括減法器電路29的輸出電路28。驅(qū)動器7包括控制列尋址或列掃描的水平掃描電路(列掃描電路)12 ;控制行尋址或行掃描的垂直掃描電路(行掃描電路)14 ；以及定時控制器21，經(jīng)由端子5a接收主時鐘CLKO并產(chǎn)生多種內(nèi)部時鐘以控制水平掃描電路12、垂直掃描電路14以及類似電路。將單元像素3連接到由垂直掃描電路14控制的行控制線15和將像素信號傳輸?shù)搅刑幚砥?6的垂直信號線19。每一個列AD電路25包括電壓比較器252和數(shù)據(jù)存儲單元(鎖存器)255，并且它具有η位AD轉(zhuǎn)換器的功能。電壓比較器252比較通過參考信號發(fā)生器27產(chǎn)生的參考信號RAMP和經(jīng)由垂直控制線19(V0、V1、...)從單元像素3中獲得的用于每行控制線15 (HO、 HU...)的模擬信號。數(shù)據(jù)存儲單元255是用于保存電壓比較器252花費時間的計數(shù)結(jié)果的存儲器，以通過計數(shù)器24完成比較。數(shù)據(jù)存儲單元255包括存儲區(qū)域彼此獨立的η位鎖存器I和2。電壓比較器252的一個輸入端RAMP通常與其它電壓比較器252的輸入端RAMP — 起接收參考信號發(fā)生器27產(chǎn)生的梯狀參考信號RAMP的輸入。將該電壓比較器252的其它輸入端連接到各自的相關(guān)列的垂直信號線，因此單獨地輸入來自像素單元10的像素信號。 將來自電壓比較器252的信號輸出供應(yīng)給數(shù)據(jù)存儲單兀255?；趯?yīng)于從固態(tài)成像器件 I的外部提供的主時鐘CLKO的計數(shù)時鐘CKO (例如這些時鐘的時鐘頻率相等)，通過執(zhí)行計數(shù)來數(shù)字化地產(chǎn)生參考信號RAMP，并將該計數(shù)值轉(zhuǎn)化成模擬信號。計數(shù)器24根據(jù)基于主時鐘CLKO的計數(shù)時鐘CKO (例如這些時鐘的時鐘頻率相等) 執(zhí)行計數(shù)，并且通常將計數(shù)輸出CK1，CK2，. . .，CKn與計數(shù)時鐘CKO —起提供給列處理器26 的列AD電路25。S卩，通過把來自計數(shù)器24的用于計數(shù)輸出CK1，CK2，· · ·，CKn的線(lines)提供給為各自列提供的數(shù)據(jù)存儲器單元255的鎖存器，各自列的列AD電路25共用單一的計數(shù)器24。將列AD電路25的輸出連接到水平信號線18。水平信號線18具有用于2n位的信號線，并且其經(jīng)由與各自輸出線相關(guān)的2n讀出電路(未示出)連接到輸出電路28的減法器電路29。定時控制器21經(jīng)由控制線12c指示水平掃描電路12來讀取像素數(shù)據(jù)。響應(yīng)于該指示，通過連續(xù)地變換水平選擇信號CH (i)，水平掃描電路12連續(xù)地將存儲在鎖存器I和2 中的像素數(shù)據(jù)傳輸?shù)捷敵鲭娐?8的減法器電路29。即，水平掃描電路12在水平(行)方向上執(zhí)行讀取掃描?；趶墓虘B(tài)成像器件I的外部提供的與計數(shù)時鐘CKO相似的主時鐘CLK0，水平掃描電路12產(chǎn)生水平選擇信號CH(i)以用于在水平(行)方向上執(zhí)行讀取掃描。圖22是用于說明根據(jù)圖21中示出的相關(guān)技術(shù)的固態(tài)成像單元I的操作的時序圖。例如，對于第一讀取操作，首先將計數(shù)器254的計數(shù)值復(fù)位到初始值“O”。然后，在從任意行Hx上的單元像素3讀取像素信號到垂直信號線19(V0、V1、...)的第一讀取操作變得穩(wěn)定之后，輸入?yún)⒖夹盘柈a(chǎn)生器27產(chǎn)生的參考信號RAMP，該參考信號RAMP臨時改變從而基本形成斜坡波形，通過電壓比較器252比較參考信號RAMP和在任意垂直信號線19(列數(shù)為Vx)上的像素信號電壓。此時，為了通過計數(shù)器24測量電壓比較器252的比較時間，在將參考信號RAMP輸入到電壓比較器252的一個輸入端RAMP的同時,計數(shù)器24與參考信號發(fā)生器27產(chǎn)生斜坡波形電壓同步地(tlO)、如第一計數(shù)操作一樣從初始值“O”開始向下計數(shù)。電壓比較器252將來自參考信號發(fā)生器27的隨機參考信號RAMP與經(jīng)由垂直信號線19輸入的像素信號電壓Vx比較。當(dāng)這些電壓相等時，電壓比較器252將其輸出從H電平切換成L電平(tl2)?；旧显诜聪嚯妷罕容^器252的輸出的同時，數(shù)據(jù)存儲單元255根據(jù)在數(shù)據(jù)存儲單元255的鎖存器I中的比較周期與計數(shù)時鐘CKO同步地鎖存計數(shù)器24的計數(shù)輸出CKl、 CK2、. . . CKn,從而完成AD轉(zhuǎn)換的第一迭代操作(tl2)。當(dāng)預(yù)定的向下計數(shù)周期消逝時(tl4)，定時控制器21停止提供控制數(shù)據(jù)給電壓比較器252，并且停止提供計數(shù)時鐘CKO給計數(shù)器254。因此，電壓比較器252停止產(chǎn)生斜坡參考信號RAMP。在第一讀取操作中，讀取單元像素3的復(fù)位分量Λ V,并且該復(fù)位分量Λ V包括在單元像素3中變化的偏置噪聲。然而，通常在復(fù)位分量AV中的變化是小的，并且在所有像素中復(fù)位電平是相同的，因此基本上知道任意垂直信號線19 (Vx)的輸出。因此，當(dāng)在第一讀取操作中讀取復(fù)位分量AV時，可能通過校正參考信號RAMP縮短比較周期。根據(jù)該相關(guān)技術(shù)，在對應(yīng)于7位(128時鐘周期)的計數(shù)周期中比較該復(fù)位分量AV。在第二讀取操作中，除了復(fù)位分量Λ V，讀取對應(yīng)于入射在各自的單元像素3上的光量的信號分量Vsig，并且執(zhí)行與第一操作相似的操作。更具體地，對于第二讀取操作，首先將計數(shù)器254的計數(shù)值復(fù)位到初始值“O”。然后，當(dāng)從任意行Hx上的單元像素3到垂直信號線19 (V0、V1、...)讀取的像素信號的第二讀取操作變得穩(wěn)定時，輸入?yún)⒖夹盘柊l(fā)生器27產(chǎn)生的參考信號RAMP從而臨時以梯狀的方式改變，并且從而基本地具有斜坡波形，然后電壓比較器252比較參考信號RAMP和在任意垂直信號線19(列數(shù)為Vx)上的像素信號電壓。此時，為了使用計數(shù)器24測量電壓比較器252的比較時間，在將參考信號RAMP輸入到電壓比較器252的一個輸入端RAMP的同時,計數(shù)器24與參考信號發(fā)生器27產(chǎn)生斜坡波形電壓同步地(t20)、如第二計數(shù)操作一樣從初始值“O”開始向下計數(shù)。電壓比較器252比較來自參考信號發(fā)生器27的斜坡參考信號RAMP和經(jīng)由垂直信號線19輸入的像素信號電壓Vx。當(dāng)這些電壓變得相等時，電壓比較器252將其輸出從H電平切換成L電平(t22)?；旧显诜聪嚯妷罕容^器252的輸出的同時，數(shù)據(jù)存儲單元255根據(jù)比較周期與計數(shù)時鐘CKO同步地鎖存來自計數(shù)器24的計數(shù)輸出CK1、CK2、. . . CKn,由此完成AD轉(zhuǎn)換的第二迭代(t22)。此時，數(shù)據(jù)存儲單元255在其不同位置保存第一計數(shù)操作中的計數(shù)值和第二計數(shù)操作中的計數(shù)值，即在鎖存器2中。在第二讀取操作中，讀取單元像素3的復(fù)位分量AV和信號分量Vsig的組合。當(dāng)預(yù)定的向下計數(shù)周期消逝時(t24)，定時控制器21停止提供控制數(shù)據(jù)給電壓比較器252，并且停止提供計數(shù)時鐘CKO給計數(shù)器254。因此，電壓比較器252停止產(chǎn)生斜坡參考信號RAMP。在完成第二計數(shù)操作后的特定時間(t28)，定時控制器21指示水平掃描電路12來讀取像素數(shù)據(jù)。響應(yīng)于該指示，水平掃描電路12連續(xù)地經(jīng)由控制線12c變換提供給數(shù)據(jù)存儲單元255的水平選擇信號CH (i)。因此，在該數(shù)據(jù)存儲單元鎖存的計數(shù)值，也就是，將每一個通過η位數(shù)字數(shù)據(jù)表示的在第一迭代和第二迭代中的像素數(shù)據(jù)經(jīng)由η條(總計2η條)水平信號線18連續(xù)地輸出到列處理器26的外部，并且輸入到輸出電路28的減法器電路29。對于每一個像素位置，η位減法器電路29從第二迭代的像素數(shù)據(jù)中減去表示單元像素3的復(fù)位分量AV的第一迭代的像素數(shù)據(jù)以計算單元像素3的信號分量Vsig，該第二迭代數(shù)據(jù)表示單元像素3的復(fù)位分量Λ V和信號分量Vsig的組合。
然后，以逐行為基礎(chǔ)連續(xù)執(zhí)行相似的操作，由此在輸出電路28中獲得表示兩維圖像的圖像信號。然而，在圖21中的排列中，各個列的列AD電路共用單一的計數(shù)器24，并且必須將第一和第二計數(shù)操作的結(jié)果保持在用作存儲器的數(shù)據(jù)存儲單元255中。因此，對于η位信號需要兩個η位鎖存器(每一位需要2η個鎖存器)，這導(dǎo)致了電路面積的增加(下文中稱為第二問題)。此外，需要用于將計數(shù)時鐘CKO和η個計數(shù)輸出CK1、CK2、. . .、CKn從計數(shù)器24輸入到數(shù)據(jù)存儲單元255的線。這將增加噪聲和功耗(下文中稱為第四問題)。此外，為了在數(shù)據(jù)存儲單元255中的不同位置保持第一和第二計數(shù)操作的計數(shù)值，需要用于傳送第一和第二計數(shù)操作結(jié)果的2n條信號線，這導(dǎo)致了電流量的增加。(下文中稱為第五問題)。此外，在將信號輸出到該器件外部之前，為了從第二計數(shù)操作的計數(shù)值中減去第一計數(shù)操作的計數(shù)值，需要將計數(shù)值通向輸出電路28的η位減法器電路29的2η條信號線。 為了傳輸數(shù)據(jù)這將增加噪音或功耗(下文中稱為第六問題)。就是說，必須單獨地分別地從計數(shù)器提供用于保存第一讀取操作結(jié)果的存儲器和用于保存第二讀取操作結(jié)果的存儲器(即需要兩個存儲器)。此外，需要用于從這些存儲器將η位計數(shù)值傳送到計數(shù)器的信號線。此外，為了將第一和第二計數(shù)操作的η位計數(shù)值傳輸?shù)綔p法器，需要2η位(雙倍)的信號。這增加了電路規(guī)模和電路面積，并且還增加了噪音、電流消耗或功耗。此外，當(dāng)同時執(zhí)行AD轉(zhuǎn)換和讀取操作時，也就是，通過流水線作業(yè)，把用于保持計數(shù)結(jié)果的存儲器與需要用于保持通過AD轉(zhuǎn)換獲得的數(shù)據(jù)的存儲器分開。類似于第三個問題，為此需要兩個存儲器，這導(dǎo)致了電路面積的增加(下文中稱為第七問題)。作為用于克服第三問題的測量，在提出的列AD轉(zhuǎn)換器電路中，通過級聯(lián)地提供在列之間共同使用的計數(shù)器來實施相關(guān)復(fù)式取樣(CDS)功能和AD轉(zhuǎn)換功能，為每一列提供 CDS處理單元和用于保持該計數(shù)器的計數(shù)值的鎖存器。例如這在第二非專利文獻中描述了。此外，在提出的用于克服第二問題的方案中，例如通過在列處理器26中為每列提供計數(shù)器來實施AD轉(zhuǎn)換功能。例如這在第三和第四非專利文獻中描述了。在第二非專利文獻中描述的列AD電路中，AD轉(zhuǎn)換器包括計數(shù)器和鎖存器，其對垂直信號線(列)執(zhí)行并行處理，在抑制像素的固定圖案噪音的同時，通過獲取復(fù)位分量和信號分量之差來將模擬信號轉(zhuǎn)換成數(shù)字信號。因此，不需要減法，并且單一的計數(shù)操作足夠。 此外，能通過鎖存器實現(xiàn)用于保持通過AD轉(zhuǎn)換獲得的數(shù)據(jù)的存儲器。這足以用來避免電路面積的增加。即，克服了第三、第五、第六和第七問題。然而，需要用于將計數(shù)時鐘CKO和η個計數(shù)輸出從計數(shù)器輸入到鎖存器的線 (line)，因此，沒有克服第四問題。根據(jù)在第三和第四非專利文獻中描述的技術(shù)，同時將用于檢測光的多個像素的電流輸出到輸出總線，并且根據(jù)輸出總線上的電流執(zhí)行加法和減法。然后，將信號轉(zhuǎn)化成在時間方向上具有振幅的脈沖寬度信號，并且通過為各自列提供的計數(shù)器電路來計數(shù)脈沖寬度信號的脈沖寬度的時鐘周期，從而執(zhí)行AD轉(zhuǎn)換。因此，不需要用于計數(shù)輸出的引線，即克服了第四問題。
然而，沒有描述復(fù)位分量和信號分量的處理，因此不必克服第三、第五、第六和第七問題。在第一和第五非專利文獻中也沒有描述復(fù)位分量和信號分量的處理。另一方面，第一專利文獻描述了對復(fù)位分量和信號分量的處理。為了從復(fù)位分量和信號分量提取純圖像的電壓數(shù)據(jù)，例如通過相關(guān)復(fù)式取樣從相對于每列的信號分量的數(shù)字數(shù)據(jù)中提取復(fù)位分量的數(shù)字數(shù)據(jù)，因此避免了第六問題。然而，根據(jù)在第一專利文獻中描述的技術(shù)，在外部系統(tǒng)接口執(zhí)行計數(shù)以產(chǎn)生計數(shù)信號，并且在為每列提供的一對緩沖器中保存當(dāng)復(fù)位分量或信號分量的電壓與用于比較的參考電壓匹配時那一刻的計數(shù)值。因此，AD轉(zhuǎn)換的方案通過列共同使用單一的計數(shù)器這一點上與在第一非專利文獻中的方案相同。因此，不能避免第三到第五以及第七問題。

發(fā)明內(nèi)容
考慮到上述情況已做出了本發(fā)明，并且本發(fā)明的目的是提供用于克服第一和第二問題的方案。更優(yōu)選地，本發(fā)明的目的是提供克服第三到第七問題的至少一個的方案。根據(jù)本發(fā)明的一方面，提供一種異步計數(shù)器電路，該異步計數(shù)器電路允許可選擇地以向上計數(shù)模式執(zhí)行計數(shù)或以向下計數(shù)模式執(zhí)行計數(shù)。該計數(shù)器電路包括初始值設(shè)定處理器，其在切換該計數(shù)模式后開始計數(shù)之前、將計數(shù)模式切換之前瞬時(immediately before)的計數(shù)值設(shè)定為計數(shù)模式切換時的初始值。根據(jù)本發(fā)明的另一方面，提供一種用于將差信號分量轉(zhuǎn)換成數(shù)字數(shù)據(jù)的模數(shù)轉(zhuǎn)換方法，該差信號分量表示在經(jīng)受處理的模擬信號中包括的參考分量和信號分量之差。對應(yīng)于參考分量的信號和對應(yīng)于信號分量的信號與用于轉(zhuǎn)換成數(shù)字數(shù)據(jù)的參考信號比較，同時根據(jù)該比較，以向下計數(shù)模式或向上計數(shù)模式執(zhí)行計數(shù)，在比較完成時保持計數(shù)值。此時， 根據(jù)是對參考分量還是對信號分量執(zhí)行比較來切換計數(shù)模式。根據(jù)本發(fā)明的另一方面，提供一種適于執(zhí)行上述AD轉(zhuǎn)換方法的模數(shù)轉(zhuǎn)換器。該AD 轉(zhuǎn)換器包括比較器，將對應(yīng)于參考分量的信號和對應(yīng)于信號分量的信號與用于轉(zhuǎn)換成數(shù)字數(shù)據(jù)的參考信號比較；以及異步計數(shù)器，以向下計數(shù)模式或向上計數(shù)模式執(zhí)行計數(shù)，同時根據(jù)比較器中的比較，計數(shù)器保存比較器中的比較完成時的計數(shù)值。根據(jù)依照本發(fā)明這些方面的AD轉(zhuǎn)換方法、AD轉(zhuǎn)換器、半導(dǎo)體器件以及電子裝置， 將包括參考分量和信號分量的經(jīng)受處理的信號與用于AD轉(zhuǎn)換的參考信號比較，并且同時根據(jù)該比較，使用異步計數(shù)器以向下計數(shù)模式或向上計數(shù)模式執(zhí)行計數(shù)，保存比較完成時的計數(shù)值。此時，根據(jù)是對參考分量還是對信號分量執(zhí)行比較來切換計數(shù)模式。


圖I是表示根據(jù)本發(fā)明的異步計數(shù)器的第一實施例的基本結(jié)構(gòu)的塊電路圖；圖2是表示根據(jù)第一實施例的基本結(jié)構(gòu)的具體實施的塊電路圖；圖3A和3B是表示二進制開關(guān)的一個實例電路結(jié)構(gòu)的圖；圖4是用于說明根據(jù)圖2中示出的第一實施例的計數(shù)電路操作的時序圖；圖5A和5B是表示在第一實施例中的觸發(fā)器的輸出變化的圖；圖6是表示根據(jù)本發(fā)明異步計數(shù)器的第二實施例結(jié)構(gòu)的塊電路圖；圖7是用于說明根據(jù)圖6中示出的第二實施例的計數(shù)器電路操作的時序圖；8A和8B是表示第二實施例中的觸發(fā)器的輸出變化的9是表示根據(jù)本發(fā)明的異步計數(shù)器的第三實施例結(jié)構(gòu)的塊電路10是用于說明根據(jù)圖9中示出的第三實施例的計數(shù)器電路操作的時序11是表示根據(jù)本發(fā)明第一實施例的CMOS固態(tài)成像器件構(gòu)造的示意12是表示計數(shù)器的第一實例結(jié)構(gòu)的塊電路13A是表示計數(shù)器的第二實例結(jié)構(gòu)的塊電路圖；圖13B是用于說明其操作的時序圖；圖14是用于說明根據(jù)圖11中示出的第一實施例的固態(tài)成像器件的列AD電路操作的時序圖；圖15圖16 作的時序圖；圖
是表示根據(jù)本發(fā)明第二實施例的CMOS固態(tài)成像器件構(gòu)造的示意圖； 是用于說明根據(jù)圖15中示出的第二實施例的固態(tài)成像器件的列AD
電路操
是表示用于在切換計數(shù)模式時恢復(fù)計數(shù)值的排列的另一實例是表示根據(jù)相關(guān)技術(shù)的使能切換模式的異步計數(shù)器的一種實例是用于說明圖18中示出的計數(shù)器電路操作的時序是表示在第二專利文獻中提出的布置是表示根據(jù)相關(guān)技術(shù)的CMOS固態(tài)成像器件的示意圖，其中在相同的半導(dǎo)體襯底上安裝AD轉(zhuǎn)換器和像素單元；圖22是用于說明根據(jù)圖21中示出的相關(guān)技術(shù)的固態(tài)成像器件操作的時序圖；圖23是本發(fā)明模塊類型的成像器件的方框圖。
17
18
19
20 2具體實施例方式現(xiàn)在，將參考附圖詳細描述本發(fā)明的實施例。將首先直接描述根據(jù)本發(fā)明實施例的異步計數(shù)器電路，然后描述異步計數(shù)器電路應(yīng)用于電子裝置和半導(dǎo)體器件的實例。計數(shù)器電路結(jié)構(gòu)的第一實施例圖I是表示根據(jù)本發(fā)明第一實施例的異步計數(shù)器基本結(jié)構(gòu)的塊電路圖。圖2是表示根據(jù)第一實施例的基本結(jié)構(gòu)具體實施的塊電路圖；如圖I中所示，通過多個負沿D觸發(fā)器412、414、416以及418 (全體稱為410)的級聯(lián)連接實施根據(jù)第一實施例的計數(shù)器電路400。每一個觸發(fā)器410具有連接到其D輸入端的反相輸出NQ(在圖I中通過Q上的橫杠表示)。因此，計數(shù)器電路400能用作4位異步計數(shù)器。盡管在圖I中示出了觸發(fā)器412、414、416和418的四級(對應(yīng)于4位)，但是實際上，提供對應(yīng)于位數(shù)的若干觸發(fā)器。此外，在各個觸發(fā)器410的相鄰對之間，計數(shù)器電路400包括三輸入單輸出三值開關(guān)422、424和426 (全體稱為420)，這些三值開關(guān)在三個值之間切換，即，非反相輸出Q、反相輸出NQ以及電源(Vdd)電平。每一個三值開關(guān)420根據(jù)從控制器(未示出)提供的2 位控制信號SWl和SW2在這三個輸入信號之間切換，并且將選擇的信號輸入到隨后的觸發(fā)器410的時鐘端子。每一個三值開關(guān)420起到初始值設(shè)定處理器的作用，該初始值設(shè)定處理器在計數(shù)模式切換時促成將被設(shè)定為初始值的、模式轉(zhuǎn)換之前瞬時的計數(shù)值，因此在模式轉(zhuǎn)換后從該值開始計數(shù)。也就是說，關(guān)于作為計數(shù)器基本元件的多個觸發(fā)器的級聯(lián)連接，在各自的觸發(fā)器 410的相鄰對之間安裝三值開關(guān)420。在前的觸發(fā)器410的非反相輸出NQ和反相輸出Q的一個被選擇作為計數(shù)器時鐘并且被提供給隨后的觸發(fā)器410的時鐘端子CK，因此可以切換計數(shù)模式，并且在模式切換前瞬時將前面的觸發(fā)器410的計數(shù)值設(shè)定到隨后的觸發(fā)器410 以作為初始值。更具體地，如圖2中所示，通過一對兩輸入單輸出二進制開關(guān)432和433、一對兩輸入單輸出二進制開關(guān)434和435、以及一對兩輸入單輸出二進制開關(guān)436和437能分別實現(xiàn)該三值開關(guān)420。將這些二進制開關(guān)全體稱為二進制開關(guān)430。在該實例中，根據(jù)在不同時產(chǎn)生的切換控制信號SL和FL切換每一個二進制開關(guān) 430作為從控制器(未示出)提供的兩位切換控制信號SWl和SW2。在前階段的二進制開關(guān)432、434和436根據(jù)切換控制信號SL切換各自相關(guān)的觸發(fā)器410的非反相輸出Q和反相輸出NQ，并且傳遞該結(jié)果至后階段的相關(guān)二進制開關(guān)433、 435和437的輸入端之一。后階段的二進制開關(guān)433、435和437根據(jù)切換控制信號FL在從前階段的二進制開關(guān)432、434和436傳遞的數(shù)據(jù)與輸入到其上的其它輸入端的電源電平之間切換，并將該結(jié)果輸入到隨后的觸發(fā)器410的時鐘端子CK。例如，在前的二進制開關(guān)430 (432,434和436)根據(jù)切換控制信號SL選擇在前的觸發(fā)器430的非反相輸出NQ和反相輸出Q，并且將其提供給隨后的二進制開關(guān)430 (433、 435和437)的一個輸入端。切換控制信號SL控制在前的二進制開關(guān)430 (432、434和436)， 因此，在向上計數(shù)和向下計數(shù)之間切換計數(shù)器電路400的計數(shù)操作。隨后的二進制開關(guān)430(433、435和437)調(diào)整前面的觸發(fā)器410的輸出源(非反相輸出NQ或反相輸出Q)，該輸出源根據(jù)切換控制信號FL從在前的二進制開關(guān)430 (432,434 和436)輸出到后面的觸發(fā)器410的時鐘端子。切換控制信號FL控制隨后的二進制開關(guān)430 (433,435和437)，從而在計數(shù)模式切換之后的預(yù)定周期，將前面的觸發(fā)器410的輸出(非反相輸出NQ或反相輸出Q)提供給后面的觸發(fā)器410的時鐘端子，從而當(dāng)恢復(fù)非反相輸出NQ和反相輸出Q的供應(yīng)時，將對應(yīng)于時鐘的信號提供給后面的觸發(fā)器410的時鐘端子。因此，當(dāng)在向上計數(shù)模式和向下計數(shù)模式之間切換計數(shù)模式時，維持計數(shù)值的連續(xù)性。后面將詳細描述切換控制信號FL的功能。依據(jù)“維持計數(shù)值的連續(xù)性”，盡管當(dāng)切換計數(shù)模式時該計數(shù)值變成中斷，但是在開始模式切換之后的計數(shù)之前，恢復(fù)在前模式中的最終計數(shù)值，因此在模式切換后的計數(shù)操作從在前模式的最終計數(shù)值開始。圖3A和3B是表示二進制開關(guān)430的實例電路結(jié)構(gòu)的圖。圖3A表示通過傳輸門實施每個開關(guān)的實例。使用CMOS技術(shù)來實施所有電路元件。與前面的二進制開關(guān)432、434和436聯(lián)合，提供傳輸門442和443。與隨后的二進制開關(guān)433、435和437聯(lián)合，提供傳輸門446和447。將這些傳輸門全體稱為傳輸門440。傳輸門442的輸入接收前面的觸發(fā)器410的反相輸出NQ。傳輸門443的輸入接收前面的觸發(fā)器410的非反相輸出Q。通常將傳輸門442和443的輸出連接到傳輸門446的輸入。將傳輸門447的輸入連接到電源電平。通常將傳輸門446和447的輸出連接到后面的觸發(fā)器410的時鐘端子CK。
通過包括N溝道晶體管nl和P溝道晶體管PI的CMOS開關(guān)實施每一個傳輸門440。 晶體管nl和pi的門(控制輸入端)對應(yīng)切換控制信號SL和FL的輸入端或者對應(yīng)反相的切換控制信號NSL和NFL。通過用于反相該切換控制信號SL的反向器444而產(chǎn)生反相的信號NSL，并且通過用于反相該切換控制信號FL的反向器448而產(chǎn)生反相的信號NFL。包括晶體管nl和pi的CMOS開關(guān)通過當(dāng)晶體管η I的門為聞并且晶體管pi的門為低時開啟來可選擇地輸出前面的觸發(fā)器410的非反相輸出Q或反相輸出NQ。可以用或包括晶體管nl或包括晶體管pi的N溝道MOS晶體管開關(guān)或P溝道MOS晶體管開關(guān)代替CMOS 開關(guān)。然而在此情況下，產(chǎn)生了關(guān)于閾值電壓Vth的問題。因此，在該實施例中，使用由晶體管nl和pi形成的CMOS開關(guān)。圖3B表示其中通過邏輯門實施每個開關(guān)的實例。與前面的二進制開關(guān)432、434 和436聯(lián)合，提供三個兩輸入“與非”門452、453和454。與后面的二進制開關(guān)433、435和 437聯(lián)合，提供通過兩輸入“或非”門456和反相器457形成的OD門?！芭c非”門452的一個輸入接收通過用反相器455反相切換控制信號SL獲得的反相信號NSL，并且“與非”門453的一個輸入接收切換控制信號SL?！芭c非”門452的另一輸入接收前面的觸發(fā)器410的反相輸出NQ，并且“與非”門453的另一輸入接收前面的觸發(fā)器 410的非反相輸出Q。將“與非”門452和453的輸出連接到“與非”門454的輸入?！盎蚍恰遍T456的一個輸入端接收“與非”門454的輸出，并且其另一個輸入端接收切換控制信號。將“或非”門456的輸出通過反相器457反相,然后將“或非”門456的輸出引導(dǎo)到后面的觸發(fā)器410的時鐘端子CK。在圖3A或圖3B中，每一個前面的二進制開關(guān)432、434和436當(dāng)切換控制信號SL 位于高電平時可選擇地輸出非反相輸出Q，而當(dāng)切換控制信號SL位于低電平時可選擇地輸出反相輸出NQ。每一個隨后的二進制開關(guān)433、435和437當(dāng)切換控制信號FL位于低電平時可選擇地輸出與前面二進制開關(guān)432、434或436聯(lián)合的該輸出，而當(dāng)切換控制信號FL位于高電平時可選擇地輸出電源電平(高電平)。計數(shù)器電路操作的第一實施例圖4是用于說明根據(jù)圖2中示出的第一實施例的計數(shù)器電路操作的時序圖。圖5A 和5B是用于說明第一實施例中觸發(fā)器410的輸出變化的圖。如早前所述，當(dāng)切換控制信號SL位于高電平并且切換控制信號FL位于低電平時， 每一個前面的二進制開關(guān)432、434和436可選擇地輸出非反相輸出Q，并且每一個隨后的二進制開關(guān)433、435和437可選擇地輸出前面二進制開關(guān)432、434或436的該輸出。因此， 在觸發(fā)器410的每一相鄰對之間，將前面的觸發(fā)器410的非反相輸出Q輸入后面的觸發(fā)器 410的時鐘端子CK。在該布置中，當(dāng)將時鐘CKO輸入到第一觸發(fā)器410的時鐘端子CK時，對于非反相輸出Q的負沿，在觸發(fā)器410之間發(fā)生狀態(tài)切換，因此計數(shù)器電路400執(zhí)行向上計數(shù)操作 (計數(shù)值O到6的周期)。在執(zhí)行了向上計數(shù)操作一定周期之后，當(dāng)停止時鐘CKO并且將切換控制信號SL從高電平反相成低電平(t30)時，計數(shù)器電路400從向上計數(shù)模式切換為向下計數(shù)模式，并且當(dāng)恢復(fù)時鐘CKO時開始向下計數(shù)。在該實施例中，在從計數(shù)值O執(zhí)行向上計數(shù)到計數(shù)值6之后，將切換控制信號SL從高電平切換為低電平。通過依照t30處的切換控制信號切換計數(shù)模式，該對二進制開關(guān)430選擇前面的觸發(fā)器410的反相輸出NQ并且將它輸入到后面的觸發(fā)器410的時鐘端子CK。此時，當(dāng)前面的觸發(fā)器410的非反相輸出Q位于高電平時，S卩，當(dāng)反相輸出NQ位于低電平時，通過切換控制信號SL的切換，將負沿(從H到L切換)施加到后面的觸發(fā)器410 的時鐘端子CK，因此反相后面的觸發(fā)器410的輸出(t30+)。在圖5A中，將第二觸發(fā)器410的輸出從低電平反相為高電平，并且同樣反相第三觸發(fā)器410的輸出(t30+)。在圖5B中，將第二觸發(fā)器410的輸出從高電平反相為低電平 (t30+)。也就是，該計數(shù)值僅在觸發(fā)器410的隨后階段開始被中斷，其中非反相輸出Q位于高電平，即，在計數(shù)模式切換時反相輸出NQ位于低電平。此外，當(dāng)使后面的觸發(fā)器410的輸出反相時,如果將其反相輸出NQ從低電平反相為高電平，那么將更后面的觸發(fā)器410的時鐘端子CK拉到高電平，因此沒有反相該輸出 (t30++，圖5A中的第三階段)。另一方面，當(dāng)將反相輸出NQ從高電平反相為低電平時，將負沿施加到更后面的觸發(fā)器410的時鐘端子CK，因此將后面的觸發(fā)器410的輸出反相(t30++，圖5B中的第三狀態(tài))。相似地，將反相輸出NQ的反相數(shù)據(jù)(從H到L)的影響向上傳播到觸發(fā)器410，在觸發(fā)器410中將反相輸出NQ從低電平反相為高電平。在該實施例中，如圖4中所示計數(shù)值從“6”變化到“10”。也就是，不要采取任何測量，當(dāng)發(fā)生從向上計數(shù)到向下計數(shù)的切換時，該計數(shù)值中斷并且不能維持計數(shù)值的連續(xù)性，因此在切換之前和之后維持該計數(shù)值的同時不可能執(zhí)行向上計數(shù)和向下計數(shù)。因此，在該實施例中，在切換用于切換計數(shù)模式的切換控制信號SL之后，在將用于向下計數(shù)的時鐘CKO的負沿輸入到第一觸發(fā)器410之前，將有效高電平單步脈沖施加到隨后的二進制開關(guān)433、435和437以作為切換控制信號FL(t32到t34)。因此，將電源電平(高電平)輸入到所有負沿觸發(fā)器410的時鐘端子CK。然而，在切換控制信號FL的單步脈沖輸入之前和之后不能改變負沿觸發(fā)器410的輸出。然后，當(dāng)單步脈沖周期消逝(t34)時，再次將前面的觸發(fā)器410的反相輸出NQ輸入到時鐘端子CK。此時，當(dāng)前面的觸發(fā)器410的反相輸出NQ處于低電平時，將負沿施加到后面的觸發(fā)器410的時鐘端子CK，因此使后面的觸發(fā)器410的輸出反相。在圖5A中，將第二觸發(fā)器410的輸出從高電平反相為低電平(t34+)。在圖5B 中，將第二觸發(fā)器410的輸出從低電平反相為高電平，并且同樣反相第三觸發(fā)器410的輸出 (t34+)。此夕卜，當(dāng)將觸發(fā)器410的輸出反相時,如果將反相輸出NQ從低電平反相為高電平， 那么將后面的觸發(fā)器410的時鐘端子CK拉到高電平，因此沒有反相該輸出(t34++，圖5B中的第三階段)。另一方面，當(dāng)將反相輸出NQ從高電平反相為低電平時，將負沿施加到更后面的觸發(fā)器410的時鐘端子CK，因此將后面的觸發(fā)器410的輸出反相(t34++，圖5A中的第三狀態(tài))。相似地，將反相輸出NQ的反相(從H到L)的影響傳播到觸發(fā)器410，在觸發(fā)器410 中將反相輸出NQ從低電平反相為高電平。這樣，在觸發(fā)器410中響應(yīng)根據(jù)切換控制信號SL的計數(shù)模式的改變來反相該輸出，在每一個觸發(fā)器410中再次反相該輸出，因此恢復(fù)了該計數(shù)值。當(dāng)在上述操作之后再次輸入時鐘CKO時，對于反相輸出NQ的每一個負沿，即，對于非反相輸出Q的每一個正沿，在觸發(fā)器410之間發(fā)生狀態(tài)切換，因此計數(shù)器電路400執(zhí)行向下計數(shù)操作(計數(shù)值從6到I的周期)。如上所述，根據(jù)依照第一實施例的計數(shù)器電路400，在一次強行通過施加有效高電平單步脈沖作為切換控制信號FL來將觸發(fā)器410的時鐘端子拉到高電平后，將在從向上計數(shù)切換為向下計數(shù)時改變的計數(shù)值恢復(fù)為模式切換后的狀態(tài)。當(dāng)恢復(fù)模式切換后的狀態(tài)時，如果前面的觸發(fā)器410的反相輸出NQ處于低電平，那么反相后面的觸發(fā)器410的輸出， 因此恢復(fù)了初始計數(shù)值。從而，本質(zhì)上，維持了計數(shù)模式切換之前的計數(shù)值。從而，在維持計數(shù)值的連續(xù)性的同時可能在向上計數(shù)之后執(zhí)行向下計數(shù)。在與向上計數(shù)相比的反方向執(zhí)行向下計數(shù)。因此，通過執(zhí)行向上計數(shù)i次，然后執(zhí)行向下計數(shù)j次，能獲得減法i_j的結(jié)果作為計數(shù)器電路400的計數(shù)結(jié)果。優(yōu)選地，通過在向上計數(shù)和向下計數(shù)之間的模式切換獲得的該計數(shù)值不包括補數(shù)值，并且能直接獲得減法的結(jié)果。根據(jù)異步計數(shù)器電路400，可能通過異步計數(shù)器直接連續(xù)執(zhí)行向上計數(shù)和向下計數(shù)，而通過增加簡單的開關(guān)，這至今是困難的。因為在向上計數(shù)和向下計數(shù)之間切換時維持切換前的值，所以可能連續(xù)地執(zhí)行向上計數(shù)和向下計數(shù)或向下計數(shù)和向上計數(shù)，并能獲得向上計數(shù)的計數(shù)值與向下計數(shù)的計數(shù)值之間的減法結(jié)果。已經(jīng)在實例的范圍中描述了第一實施例，在該實施例中發(fā)生從向上計數(shù)到向下計數(shù)的切換。如果簡單地切換該計數(shù)模式，那么當(dāng)從向下計數(shù)切換為向上計數(shù)時也不能維持計數(shù)值的連續(xù)性。在恢復(fù)上述模式切換后的初始計數(shù)值之前，通過使用切換控制信號FL，一次將觸發(fā)器410的時鐘端子強行拉到高電平，實質(zhì)上，在計數(shù)模式切換前可能維持該計數(shù)值，在維持計數(shù)值的連續(xù)性的同時，可能在向下計數(shù)后連續(xù)執(zhí)行向上計數(shù)。此外，甚至當(dāng)任意組合執(zhí)行向上計數(shù)和向下計數(shù)時，可能實行控制，因此在模式切換時恢復(fù)初始計數(shù)值。盡管在第一實施例中不檢測計數(shù)的溢出，但是，使用已知的技術(shù)，例如通過增加用于溢出的附加位或通過使用用于進位或借位的位，能容易地實施防溢出測量。計數(shù)器電路結(jié)構(gòu)的第二實施例圖6是表示根據(jù)本發(fā)明的異步計數(shù)器的第二實施例結(jié)構(gòu)的塊電路圖，與圖2中示出的第一實施例的具體塊電路圖對應(yīng)。在第二實施例中，與第一實施例類似，分別在觸發(fā)器510的相鄰對之間提供三輸入單輸出三值開關(guān)522、524和526 (全體稱為520)，每一個開關(guān)根據(jù)從控制器(未示出)來的兩位控制信號SWl和SW2在三個輸入信號之間切換，并且將選擇的信號輸入到后面的觸發(fā)器510的時鐘端子CK。每一個三輸入單輸出三值開關(guān)520起到初始值設(shè)定處理器的作用，該初始值設(shè)定處理器設(shè)定模式切換前瞬時的計數(shù)值作為初始值，因此模式切換后的計數(shù)從初始值開始?；谡囟皇秦撗貋聿僮髅恳粋€觸發(fā)器510，為了處理沿操作的反相，在觸發(fā)器 510之間提供的每一個三值開關(guān)520在三個值之間切換，即，在與觸發(fā)器510聯(lián)合的非反相輸出Q和反相輸出NQ以及接地電平(GND)之間切換。更具體地，如圖6中所示，在根據(jù)第二實施例的計數(shù)器電路500中，三輸入單輸出三值開關(guān)520分別包括一對兩輸入單輸出二進制開關(guān)532和533、一對兩輸入單輸出二進制開關(guān)534和535、以及一對兩輸入單輸出二進制開關(guān)536和537。將這些二進制開關(guān)全體稱為二進制開關(guān)530。與第一實施例中的前面的二進制開關(guān)432、434和436相似的每一個在前的二進制開關(guān)532、534和536,根據(jù)切換控制信號SL,在與觸發(fā)器510聯(lián)合的非反相輸出Q和反相輸 NQ之間切換，并且將結(jié)果傳遞與后面的二進制開關(guān)533、535或537聯(lián)合的一個輸入端。每一個隨后的二進制開關(guān)533、535和537根據(jù)切換控制信號FL在從前面的二進制開關(guān)532、534或536傳遞的數(shù)據(jù)和輸入到其它輸入端的接地電平之間切換，并且將該結(jié)果輸入到后面的觸發(fā)器510的時鐘端子CK。就是說，第二實施例與第一實施例不同在于 在三值開關(guān)520中隨后的二進制開關(guān)的輸入之一從電源電平改變?yōu)榻拥仉娖?。每一個前面的二進制開關(guān)532、534和536當(dāng)切換控制信號SL處于高電平時可選擇地輸出非反相輸出Q，而當(dāng)切換控制信號SL處于低電平時可選擇地輸出反相輸NQ。每一個隨后的二進制開關(guān)533、535和537當(dāng)切換控制信號FL處于低電平時可選擇地輸出與前面二進制開關(guān)532、534或536聯(lián)合的輸出，而當(dāng)切換控制信號FL處于高電平時輸出接地電平(低電平)。計數(shù)器電路操作的第二實施例圖7是用于說明根據(jù)如圖6中所示第二實施例的計數(shù)器電路500的操作的時序圖。圖8A和SB是用于說明第二實施例中觸發(fā)器510的輸出變化的圖。與第一實施例的基于負沿向上計數(shù)或向下計數(shù)相反，修改了第二實施例，因此基于正沿向上計數(shù)或向下計數(shù)?；舅悸放c第一實施例中相同，并且實現(xiàn)的優(yōu)點也相同。例如，當(dāng)切換控制信號SL位于低電平并且切換控制信號FL位于低電平時，每一個前面的二進制開關(guān)532、534和536可選擇地輸出反相輸出NQ，并且每一個隨后的二進制開關(guān)533、535和537可選擇地輸出前面二進制開關(guān)532、534或536的輸出。從而，在觸發(fā)器 510的每一相鄰對之間，將前面的觸發(fā)器510的反相輸出NQ輸入到后面的觸發(fā)器510的時鐘端子CK。在該布置中，當(dāng)將時鐘CKO輸入到第一觸發(fā)器510的時鐘端子時,對于非反相輸出 Q的每一個負沿，即對于反相輸出NQ的每一個正沿，在觸發(fā)器510之間發(fā)生狀態(tài)切換，因此計數(shù)器電路500執(zhí)行向上計數(shù)操作(計數(shù)值從O到6的周期)。在某一周期執(zhí)行向上計數(shù)操作之后，當(dāng)停止時鐘CKO并且將切換控制信號SL從低電平反相成高電平(t40)時，計數(shù)器電路500從向上計數(shù)模式切換為向下計數(shù)模式，并且當(dāng)恢復(fù)時鐘CKO時開始向下計數(shù)。在該實施例中，在從計數(shù)值O執(zhí)行向上計數(shù)到計數(shù)值6之后，將切換控制信號SL從低電平切換為高電平。通過依照t40處的切換控制信號SL切換計數(shù)模式，該對二進制開關(guān)530選擇前面的觸發(fā)器510的非反相輸出Q并且將它輸入到后面的觸發(fā)器510的時鐘端子CK。
此時，當(dāng)前面的觸發(fā)器510的反相輸出NQ位于高電平時，通過切換控制信號SL的切換，將正沿(從L到H)施加在后面的觸發(fā)器510的時鐘端子CK，因此反相后面的觸發(fā)器 510 的輸出(t40+)。在圖8A中，將第二觸發(fā)器510的輸出從低電平反相為高電平，并且同樣反相第三觸發(fā)器510的輸出(t30+)。在圖8B中，將第二觸發(fā)器510的輸出從高電平反相為低電平 (t30+)。就是說，該計數(shù)值僅在觸發(fā)器510的隨后階段開始被中斷，其中反相輸出NQ位于低電平，即，在計數(shù)模式切換時非反相輸出Q位于高電平。當(dāng)反相后面的觸發(fā)器510的輸出時，如果將其非反相輸出Q從高電平反相為低電平，那么將更后面的觸發(fā)器510的時鐘端子CK拉到低電平，因此沒有反相該輸出(t40++，圖 8A中的第三階段)。另一方面，當(dāng)將非反相輸出Q從低電平反相為高電平時，將正沿施加到更后面的觸發(fā)器510的時鐘端子CK，因此將觸發(fā)器510的輸出反相(t40++，圖SB中的第三階段)。相似地，將非反相輸出Q的反相數(shù)據(jù)(從L到H)的影響傳播到觸發(fā)器510，在觸發(fā)器510中將非反相輸出Q從高電平反相為低電平。在該實例中，如圖7中所示計數(shù)值從 “6”變化到“10”。就是說，與第一實施例類似，不要采取任何測量，當(dāng)發(fā)生從向上計數(shù)到向下計數(shù)的切換時，該計數(shù)值變中斷并且不能維持計數(shù)值的連續(xù)性。從而，在切換之前和之后維持該計數(shù)值的同時不可能連續(xù)地執(zhí)行向上計數(shù)和向下計數(shù)。因此，在第二實施例中，在切換用于切換計數(shù)模式的切換控制信號SL之后，在將用于向下計數(shù)的時鐘CKO的正沿輸入到第一觸發(fā)器510之前，將有效高電平單步脈沖施加到隨后的二進制開關(guān)533、535和537以作為切換控制信號FL(t42到t44)。因此，將接地電平(低電平)輸入到所有正沿觸發(fā)器510的時鐘端子CK。然而，在切換控制信號FL的單步脈沖輸入之前和之后不能改變正沿觸發(fā)器510的輸出。然后，當(dāng)單步脈沖周期消逝(t44)時，再次將前面的觸發(fā)器510的非反相輸出Q輸入到時鐘端子CK。此時，如果前面的觸發(fā)器510的非反相輸出Q處于高電平，那么將正沿施加到后面的觸發(fā)器510的時鐘端子CK，因此反相了后面的觸發(fā)器510的輸出。在圖8A中，將第二觸發(fā)器510的輸出從低電平反相為高電平(t44+)。在圖8B 中，將第二觸發(fā)器510的輸出從高電平反相為低電平，并且同樣反相第三觸發(fā)器510的輸出 (t44+)。此夕卜，當(dāng)將觸發(fā)器510的輸出反相時,如果將其反相輸出NQ從高電平反相為低電平，那么將后面的觸發(fā)器510的時鐘端子CK拉到低電平，因此沒有反相其輸出(t44++，圖 8B中的第三階段)。另一方面，將反相輸出NQ從低電平反相為高電平時，將正沿施加到更后面的觸發(fā)器510的時鐘端子CK，因此將后面的觸發(fā)器510的輸出反相(t44++，圖8A中的第三狀態(tài))。相似地，將非反相輸出Q的反相數(shù)據(jù)(從L到H)的影響傳播到觸發(fā)器510，在觸發(fā)器510中將非反相輸出Q從高電平反相為低電平。因此，同樣在根據(jù)第二實施例的結(jié)構(gòu)中，在觸發(fā)器510中響應(yīng)根據(jù)切換控制信號 SL的計數(shù)模式的切換來反相該輸出，在每一個觸發(fā)器510中再次反相該輸出，因此恢復(fù)了原始的計數(shù)值。當(dāng)在上述操作之后再次輸入時鐘CKO時，對于反相輸出NQ的每一個負沿，即，對于非反相輸出Q的每一個正沿，在觸發(fā)器510之間發(fā)生狀態(tài)切換，因此計數(shù)器電路500執(zhí)行向下計數(shù)操作(計數(shù)值6到計數(shù)值O的周期)。如上所述，根據(jù)依照第二實施例的計數(shù)器電路500，在模式切換后的恢復(fù)階段之前，通過施加有效高電平單步脈沖作為切換控制信號FL,在從向上計數(shù)切換為向下計數(shù)時改變的計數(shù)值將觸發(fā)器510的時鐘端子一次強行拉到低電平。當(dāng)恢復(fù)模式切換后的狀態(tài)時，如果前面的觸發(fā)器510的非反相輸出Q處于高電平，那么反相后面的觸發(fā)器510的輸出，因此恢復(fù)了初始計數(shù)值。因此，本質(zhì)上，維持了切換計數(shù)模式之前的計數(shù)值。因此，在維持計數(shù)值的連續(xù)性的同時可能在向上計數(shù)之后執(zhí)行向下計數(shù)。在與向上計數(shù)相比的反方向執(zhí)行向下計數(shù)。因此，通過執(zhí)行向上計數(shù)i次，然后執(zhí)行向下計數(shù)j次，能獲得減法i_j的結(jié)果作為計數(shù)器電路400的計數(shù)結(jié)果。已經(jīng)在實施例的范圍中描述了第二實施例，在第二實施例中發(fā)生從向上計數(shù)到向下計數(shù)的切換。如果簡單地切換該計數(shù)模式，那么當(dāng)從向下計數(shù)切換為向上計數(shù)時也不能維持計數(shù)值的連續(xù)性。在恢復(fù)上述模式切換后的初始計數(shù)值之前，通過使用切換控制信號 FL，一次將觸發(fā)器510的時鐘端子強行拉到低電平，實質(zhì)上，在計數(shù)模式切換前可能維持該計數(shù)值，在維持計數(shù)值的連續(xù)性的同時，可能在向下計數(shù)后連續(xù)執(zhí)行向上計數(shù)。此外，甚至當(dāng)任意組合執(zhí)行向上計數(shù)和向下計數(shù)時，可能實行控制，因此在模式切換時恢復(fù)初始計數(shù)值。盡管在第二實施例中不檢測計數(shù)的溢出，但是使用已知的技術(shù)，例如通過增加用于溢出的附加位或通過使用用于進位或借位的位，能容易地實施防溢出測量。計數(shù)器電路結(jié)構(gòu)的第三實施例圖9是表示根據(jù)本發(fā)明的異步計數(shù)器的第三實施例結(jié)構(gòu)的塊電路圖，與圖2中示出的第一實施例的具體電路方框圖對應(yīng)。在根據(jù)第三實施例的計數(shù)器電路400中，附加地提供了一種布置以用于在根據(jù)圖 2中示出的第一實施例的計數(shù)器電路400中切換輸入到第一觸發(fā)器412的時鐘端子CK的時鐘信號。此外，在作為整體的計數(shù)器電路400中，使用時鐘CKO作為最小的有效位Q0，并且將作為其它位Qx (在該實施例中Ql到Q4)的觸發(fā)器410的計數(shù)輸出移動到比第一實施例
高出一位。更具體地，第三實施例中的計數(shù)器電路400包括將時鐘CKO反相的反相器462 ； 以及兩輸入單輸出二進制開關(guān)464，其選擇時鐘CKO或通過反相器462反相的反相時鐘 NCK0，并且將其輸入到第一觸發(fā)器412的時鐘端子CK，S卩，其切換而不管是否反相時鐘CK0。二進制開關(guān)464當(dāng)切換控制信號SL處于高電平時可選擇地輸出時鐘CK0，而當(dāng)切換控制信號SL處于低電平時可選擇地輸出反相時鐘NCKO。計數(shù)器電路操作的第三實施例圖10是用于說明根據(jù)圖9中示出的第三實施例的計數(shù)器電路400的操作的時序圖。與第一實施例的基于負沿向上計數(shù)或向下計數(shù)相反，在第三實施例中，將時鐘CKO
18用作最低有效位Q0。盡管將省略對應(yīng)于涉及圖5A和5B部分的描述，但是基本思路與第一實施例中相同，并且實現(xiàn)相同的優(yōu)點。此外，通過使用時鐘CKO作為最低有效位Q0，計數(shù)位數(shù)增加一位，即與第一實施例相比為兩倍。此外，因為時鐘CKO的高電平和低電平有助于計數(shù)值，所以基于時鐘CKO的兩沿執(zhí)行計數(shù)操作，因此計數(shù)操作的速度被加倍。類似于第二實施例應(yīng)用到第一實施例，同樣通過以觸發(fā)器510的正沿代替觸發(fā)器 410的負沿也能修改第三實施例，從而基于正沿執(zhí)行向上計數(shù)或者向下計數(shù)。異步計數(shù)器的應(yīng)用現(xiàn)在，將描述根據(jù)本發(fā)明實施例的異步計數(shù)器應(yīng)用于電子裝置和半導(dǎo)體器件的實例。在實例的范圍中將給出下面的描述，在實例中使用CMOS成像器件，該CMOS成像器件是 X-Y尋址固態(tài)成像器件的實例。假設(shè)通過NMOS晶體管來實施CMOS成像器件的全部像素。然而，這僅僅是例子，這些實施例的應(yīng)用不限于MOS成像器件。能將下面描述的所有實施例應(yīng)用于包括單位元件的線或矩陣的用于檢測物理量分布的任何半導(dǎo)體器件，其中單位元件對從外部輸入的電磁波諸如光或輻射敏感。固態(tài)成像器件結(jié)構(gòu)的第一實施例圖11是表示CMOS固態(tài)成像器件(CMOS圖像傳感器)的結(jié)構(gòu)的示意圖，該CMOS固態(tài)成像器件是根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件。該CMOS固態(tài)成像器件也是根據(jù)本發(fā)明一種實施例的電子裝置。固態(tài)成像器件I包括像素單元，像素單元中以行和列排列了多個像素(即以兩維矩陣形狀)，該多個像素中的每個包括輸出對應(yīng)于入射光量的電壓信號的感光器元件(其是電荷發(fā)生器的例子)。在固態(tài)成像器件I中，與各自列聯(lián)合提供相關(guān)復(fù)式取樣(CDS)處理單元和模數(shù)轉(zhuǎn)換器(ADC)?！芭c各自列聯(lián)合提供⑶S處理單元和ADC”，它表示基本上平行于這些列的垂直信號線19提供多個⑶S處理單元和ADC。當(dāng)在平面圖中看時，可以在像素單元10的一端上關(guān)于列方向(在輸出側(cè)上，即圖11中看在下側(cè)上)提供多個CDS處理單元和ADC兩者，或者分別關(guān)于該列方向單獨地在像素單元的一端(在輸出側(cè)上，即在圖11中看到的下側(cè))和另一端(如圖11中看到的上側(cè))提供。在后者的情況中，優(yōu)選地，在兩端上單獨地提供關(guān)于水平方向執(zhí)行水平掃描的水平掃描單元，因此水平掃描單元彼此獨立操作。在典型的實例中，其中與各自列聯(lián)合提供⑶S處理單元和ADC，在成像單元的輸出側(cè)提供的被稱為列區(qū)域的區(qū)域內(nèi)，與各自列聯(lián)合提供CDS處理單元和ADC，并且連續(xù)地將信號讀出到輸出側(cè)。就是說，該排列是基于列的排列。不限于基于列的排列，可以與每組(比如兩條)相鄰垂直信號線19(列)聯(lián)合提供CDS處理單元和ADC，或者可以與各組每N(N是正整數(shù)，有(N-I)條插入線)條垂直信號線19 (列)聯(lián)合提供⑶S處理單元和ADC。根據(jù)除了基于列排列的上述排列，多條垂直信號線19(列)共用⑶S處理單元和 ADC,因此提供一種切換電路，該切換電路為多列將像素單元10提供的像素信號提供給CDS 處理單元和ADC。依據(jù)下游執(zhí)行的處理，例如必須提供保存輸出信號的存儲器。在任何情況中，通過為多條垂直信號線19(列)提供⑶S處理單元和ADC，因此在讀取像素信號后以逐列為基礎(chǔ)執(zhí)行像素信號處理，與其中在單獨的單元像素里執(zhí)行類似像素處理的排列相比，簡化了每個單元像素的構(gòu)造。這使得圖像傳感器具有數(shù)量增加的像素，能以減小的尺寸實施，并且以更低的成本制造。此外，可能通過與各自列聯(lián)合提供的多個信號處理器同時處理一條線的像素信號。這使得信號處理器以比通過⑶S處理單元和ADC在該器件的輸出電路或外部執(zhí)行處理更低的速度操作。這在功耗、帶寬特性、噪音等方面是有利的。換言之，當(dāng)功耗和帶寬特性相等時，允許該傳感器整體高速操作。在基于列排列的情況中，可以低速操作。這在功耗、帶寬特性、噪音等方面是有利的。同樣有利地，不需要切換電路。除非另有指定，將在下面基于列排列的范圍描述這些實施例。如圖11中所示，根據(jù)第一實施例的固態(tài)成像器件I包括像素單元(成像單元)10，其中以行和列排列多個單元像素3 ;外部提供給像素單元10的驅(qū)動控制器7 ;列處理器26 ;參考信號發(fā)生器27,用于將AD轉(zhuǎn)換用的參考電壓提供給列處理器26 ;以及輸出電路28。如需要時，列處理器26的上游或下游可以在其中提供有列處理器26的相同半導(dǎo)體區(qū)域中提供用于放大信號的自動增益控制(AGC)電路。當(dāng)在列處理器26上游運用AGC 時，執(zhí)行模擬放大。當(dāng)在列處理器26下游運用AGC時，執(zhí)行數(shù)字放大。因為當(dāng)簡單放大η 位數(shù)字數(shù)據(jù)時將損壞信號電平，因此優(yōu)選地，在轉(zhuǎn)換成數(shù)字信號之前執(zhí)行模擬放大。驅(qū)動控制器7實行控制以用于連續(xù)讀取像素單元10的信號。例如，驅(qū)動控制器 7包括水平掃描電路(列掃描電路)12，控制列尋址和列掃描；垂直掃描電路(行掃描電路)14，控制行尋址和行掃描；以及通信與定時控制器20，其產(chǎn)生內(nèi)部時鐘。固態(tài)成像器件I可包括時鐘轉(zhuǎn)換器23，其是產(chǎn)生比輸入時鐘更高頻率的時鐘脈沖的高速時鐘發(fā)生器的實例，如鄰近通信與定時控制器20用虛線表示。固態(tài)成像器件I的端子5a接收主時鐘CLKO的輸入。主時鐘CLKO具有作為各種驅(qū)動脈沖的基礎(chǔ)的脈沖，用于從像素單元10到列處理器26捕獲將處理的模擬像素信號。通過使用發(fā)源于時鐘轉(zhuǎn)換器23產(chǎn)生的高速時鐘的信號，能快速執(zhí)行操作諸如AD 轉(zhuǎn)換。此外，使用高速時鐘能執(zhí)行需要高速計算的運動選取或壓縮。而且，可能使得從列處理器26輸出的并行數(shù)據(jù)連續(xù)并將連續(xù)的視頻數(shù)據(jù)Dl輸出到該器件的外部。因此，該排列使得以小于AD轉(zhuǎn)換獲得的數(shù)據(jù)位數(shù)的多個端子高速輸出。時鐘轉(zhuǎn)換器23包括乘法器電路23a，該乘法電路23a產(chǎn)生具有比輸入時鐘頻率快的時鐘頻率的脈沖。時鐘轉(zhuǎn)換器23從通信與定時控制器20接收低速時鐘CLK2，并從中產(chǎn)生兩倍頻率或更高頻率的時鐘。時鐘轉(zhuǎn)換器的乘法器電路23a是kl乘法器電路，其中kl 表示低速時鐘CLK2的頻率的倍數(shù)，并且能通過使用各種已知的電路實施它。盡管在圖11中為了簡化省略了一些行和列，但實際上在每行和每列上排列了數(shù)十到數(shù)千個單元像素3。通常每一個單元像素3包括作為感光器元件(電荷發(fā)生器)的光電二極管、和具有放大半導(dǎo)體器件(例如晶體管)的內(nèi)部像素放大器(intra-pixel amp)。例如通過浮點擴散放大(amp)實施該內(nèi)部像素放大。例如，可以使用包括與電荷發(fā)生器有關(guān)的四個晶體管的放大器，即讀選擇晶體管，其是電荷讀取器(傳輸門/讀邏輯門)的例子；復(fù)位晶體管，其是復(fù)位門的例子；垂直選擇晶體管；以及源跟隨器放大晶體管， 其是用于檢測浮點擴散的電勢變化的檢測器例子。該布置在CMOS傳感器中是典型的?？商鎿Q地，如日本專利No. 2708455中描述的，可以使用包括三個晶體管的布置，即，放大晶體管，用于放大對應(yīng)于電荷發(fā)生器產(chǎn)生的信號電荷的信號電壓，連接到漏極線 (DRN);復(fù)位晶體管，用于復(fù)位電荷發(fā)生器；經(jīng)由傳輸線(TRF)由縱向移動寄存器掃描的讀取選擇晶體管(傳輸門)。與驅(qū)動控制器7的其它元件一樣，提供水平掃描電路12、垂直掃描電路14以及通信與定時控制器20。水平掃描電路12起到用于從列處理器26讀取計數(shù)值的讀取掃描器的作用。驅(qū)動控制器7的這些元件與像素單元10 —起通過使用用于制造半導(dǎo)體集成電路的技術(shù)在單晶硅或類似物的半導(dǎo)體區(qū)域里形成，形成固態(tài)成像器件，這是半導(dǎo)體系統(tǒng)的實例。將單元像素3經(jīng)由用于行選擇的行控制線15連接到垂直掃描電路14，并且將單元像素3經(jīng)由垂直信號線19連接到列處理器26，在列處理器26中為各自列提供列AD電路 25。行控制線15通常指從垂直掃描電路14進入像素的線。水平掃描電路12和垂直掃描電路14分別包括解碼器，因此響應(yīng)從通信與定時控制器20提供的控制信號CNl和CN2以開始移動操作(掃描)。這樣，行控制線15包括用于傳輸各種脈沖信號的線以驅(qū)動單兀像素3 (例如,復(fù)位脈沖RST、傳輸脈沖TRF和DRN控制脈沖 DRN)。盡管未示出，但是通信與定時控制器20包括對應(yīng)于時間發(fā)生器(讀尋址控制器的實例)的功能塊，其在特定定時提供用于這些元件操作所需的時鐘和脈沖信號；以及對應(yīng)于通信接口的功能塊，其經(jīng)由端子5a接收主時鐘CLK0，并且經(jīng)由端子5b接收指示操作模式和類似物的數(shù)據(jù)DATA，其還輸出包括固態(tài)成像器件I的信息的數(shù)據(jù)。例如，通信與定時控制器20將水平尋址信號輸出到水平解碼器12a，并將垂直尋址信號輸出到垂直解碼器14a，因此各自的解碼器12a和14a選擇相應(yīng)的行和列。因為以兩維矩陣形狀排列單元像素3，所以以逐行為基礎(chǔ)(以列并行方式)訪問并捕獲通過像素信號發(fā)生器5產(chǎn)生的并且經(jīng)由垂直信號線在列方向上輸出的模擬像素信號， 即，執(zhí)行垂直掃描讀取。然后在行方向上，即這些列的陣列方向上，執(zhí)行訪問以將像素信號 (在該實施例中為數(shù)字化的像素數(shù)據(jù))讀到輸出側(cè)，即執(zhí)行了水平掃描讀取。這用于提高讀取像素信號或像素數(shù)據(jù)的速度。顯然，不限于掃描讀取，僅通過隨機訪問，即通過直接指定將讀取的單元像素3的地址，就可以讀取需要的單元像素3的信息。此外，在該實施例中，通信與定時控制器20將與經(jīng)由端子5a輸入的主時鐘CLKO 相同頻率的時鐘CLK1、具有一半頻率的時鐘或者具有進一步被分割的頻率的低速時鐘提供給器件中的這些元件，例如水平掃描電路12、垂直掃描電路14或者列處理器26。下文中， 一般將具有一半頻率的時鐘以及具有甚至更低頻率的時鐘稱為低速時鐘CLK2。垂直掃描電路14選擇一行像素單元10并且為該行提供需要的脈沖。例如，垂直掃描電路14包括垂直解碼器14a，用于在垂直方向上定義將被讀取的行(即用于選擇一行像素單元10);以及垂直驅(qū)動電路14，其用于在垂直解碼器14a定義的讀取行地址上、通過提供脈沖于此來驅(qū)動單元像素3的行控制線15。除了用于讀取信號的行，垂直解碼器14a 同樣選擇用于電子快門或類似物的行。與低速時鐘CLK2同步的水平掃描電路12連續(xù)選擇列處理器26的列AD電路25， 將列AD電路25的信號引導(dǎo)到水平信號線(水平輸出線)18。例如，水平掃描電路12包括 水平解碼器12a，用于在水平方向上定義將被讀取的列(用于在列處理器26中選擇單獨的列AD電路25);以及水平驅(qū)動電路12b，其用于根據(jù)水平解碼器12a定義的讀取地址將列處理器26的信號引導(dǎo)到水平信號線18。水平信號線18的數(shù)量對應(yīng)于列AD電路25處理的信號位數(shù)η (η是正整數(shù))。例如，如果η是十，那么相應(yīng)位數(shù)η提供十條水平信號線18。在如上構(gòu)成的固態(tài)成像器件I中，將從單元像素3輸出的像素信號經(jīng)由垂直信號線19以逐列為基礎(chǔ)提供給列處理器26的列AD電路25。列處理器26的每一個列AD電路25接收一條線的像素信號并且處理這些信號。例如每一個列AD電路25包括模數(shù)轉(zhuǎn)換器(ADC)，該模數(shù)轉(zhuǎn)換器(ADC)基于低速時鐘CLK2將模擬信號轉(zhuǎn)換成例如10位的數(shù)字數(shù)據(jù)。盡管將在后面詳細描述ADC的構(gòu)造，但是當(dāng)將斜坡參考信號(參考電壓)RAMP提供給電壓比較器時，開始基于時鐘信號的計數(shù)，并且直到獲得脈沖信號為止，才比較經(jīng)由垂直信號線19輸入的模擬像素信號和參考信號RAMP以執(zhí)行計數(shù)，從而執(zhí)行AD轉(zhuǎn)換。此時，通過合適地配置該電路，能與AD轉(zhuǎn)換一起計算關(guān)于經(jīng)由垂直信號線19輸入的電壓模式像素信號、在復(fù)位像素之前瞬時的信號電平之差(噪音電平)和對應(yīng)接收光量的真信號電平Vsig。這樣，可能去除稱為固定圖案噪音(FPN)的噪音分量或復(fù)位噪音。把被列AD電路25數(shù)字化的像素數(shù)據(jù)經(jīng)由水平選擇開關(guān)(未示出)傳輸?shù)剿叫盘柧€18，其中根據(jù)從水平掃描電路12提供的水平選擇信號驅(qū)動該水平選擇開關(guān)，然后將該像素數(shù)據(jù)輸入到輸出電路28。位數(shù)不限于10，可以小于10(例如8)或大于10(例如14)。根據(jù)上述構(gòu)造，包括作為電荷發(fā)生器的感光器元件矩陣的像素單元10以逐行為基礎(chǔ)連續(xù)輸出各自列的像素信號。然后，對于整個像素單元10，呈現(xiàn)幀圖像比如對應(yīng)于像素單元10中的感光器矩陣的圖像作為一組像素信號。參考信號發(fā)生器和列AD電路的詳述參考信號發(fā)生器27包括數(shù)模轉(zhuǎn)換器(DAC) 27。與計數(shù)時鐘CKO同步，參考信號發(fā)生器27基于從通信與定時控制器20來的控制數(shù)據(jù)CM產(chǎn)生梯狀斜坡波形，并且將作為用于AD轉(zhuǎn)換(ADC參考信號)的參考電壓的斜坡波形提供給列處理器26的單獨的列AD電路 25。盡管未示出，但優(yōu)選提供用于去除噪音的濾波器。通過基于從時鐘轉(zhuǎn)換器23提供的高速時鐘產(chǎn)生鋸齒形梯狀波，例如通過乘法器電路產(chǎn)生的增倍時鐘，可能引起該波變化快于基于經(jīng)由端子5a輸入的主時鐘CLKO產(chǎn)生該波的情況。從通信與定時控制器提供給參考信號發(fā)生器27的DAC 27a的控制數(shù)據(jù)CM導(dǎo)致數(shù)字數(shù)據(jù)關(guān)于時間的變化率為常數(shù)，因此斜坡電壓關(guān)于每一個比較操作具有相同的梯度 (變化率)。例如在每一單位時間計數(shù)值變化I。每一個列AD電路25包括電壓比較器252，其比較參考信號發(fā)生器27的DAC 27a 產(chǎn)生的參考信號RAMP和經(jīng)由用于每一條行控制線15 (HO、HU...)的垂直信號線19 (V0、 VI、...)從單元像素3獲得的模擬像素信號；以及計數(shù)器254，其為完成電壓比較器252的比較操作計算時間并且保持該結(jié)果。因此列AD電路25具有η位AD轉(zhuǎn)換功能。通信與定時控制器20起到控制器的作用，該控制器根據(jù)電壓比較器252是與像素信號的復(fù)位分量AV還是與像素信號的信號分量Vsig進行比較操作來通過計數(shù)器254切換計數(shù)模式。將用于指示計數(shù)器254是以向上計數(shù)模式操作還是以向下計數(shù)模式操作的控制信號CN5從通信與定時控制器20輸入到每一個列AD電路25的計數(shù)器254。除了時鐘CKO，將用于指示計數(shù)器254是以向下計數(shù)模式還是以向上計數(shù)模式操作的切換控制信號SL和用于在計數(shù)模式切換時維持計數(shù)值的連續(xù)性的切換控制信號FL從通信與定時控制器20輸入到每一個列AD電路的計數(shù)器254。電壓比較器252的一個輸入端RAMP通常與其它電壓比較器252的輸入端RAMP — 起接收參考信號發(fā)生器27產(chǎn)生的梯狀參考信號RAMP的輸入。將電壓比較器的其它輸入端分別連接到聯(lián)合的列的垂直信號線19，因此能單獨地從像素單元10輸入像素信號。將從電壓比較器252輸出的信號提供給計數(shù)器254。通常與其它計數(shù)器254的時鐘端子CK 一起，將計數(shù)時鐘CKO從通信與定時控制器 20輸入到該計數(shù)器254的時鐘端子CK。盡管計數(shù)器254的構(gòu)造沒有示出，但是如圖21中所示能通過將由鎖存器形成的數(shù)據(jù)存儲單元255的布線改變成用于異步計數(shù)器的布線來實施計數(shù)器254，并且該計數(shù)器254 基于單一的計數(shù)時鐘CKO的輸入在內(nèi)部執(zhí)行計數(shù)。類似于梯狀電壓波形，基于從時鐘轉(zhuǎn)換器23提供的高速時鐘(例如增倍時鐘)產(chǎn)生計數(shù)時鐘CK0，因此該計數(shù)時鐘CKO能快于經(jīng)由端子5a輸入的主時鐘CLK0。通過η個鎖存器的組合能實施η位計數(shù)器254，因此與圖21中所示的由η個鎖存器的2條線形成的數(shù)字存儲單元255相比電路規(guī)模減到一半。此外，不需要計數(shù)器24，因此與圖21中示出的排列相比總體尺寸變得相當(dāng)緊湊。如將在后面詳細描述的，在第一實施例中的計數(shù)器254使用不考慮計數(shù)模式的公共上/下計數(shù)器(U/D CNT)，并且其能在向下計數(shù)操作和向上計數(shù)模式操作之間切換(即交替地)。此外，在第一實施例中的計數(shù)器254使用用于根據(jù)計數(shù)時鐘CKO異步地輸出計數(shù)值的異步計數(shù)器。更具體地，將根據(jù)參考圖I至圖4描述的第一實施例的計數(shù)器電路400 用作基本元件。在異步計數(shù)器的情況中，通過計數(shù)時鐘CKO限制所有觸發(fā)器(計數(shù)器的元件)的操作。另一方面，在異步計數(shù)器的情況中，僅僅由第一觸發(fā)器(計數(shù)器的元件)的限制頻率確定操作限制頻率。因此，當(dāng)需要在高頻率下操作時，優(yōu)選使用異步計數(shù)器作為計數(shù)器254。該計數(shù)器254經(jīng)由控制線12c從水平掃描電路12接收控制信號。計數(shù)器254具有用于保持計數(shù)結(jié)果的鎖存器功能，并且它保持計數(shù)輸出值直到經(jīng)由控制線12c接收控制脈沖的指示。如早前所述，為各自垂直信號線19(V0、VI、...)提供如上所述構(gòu)造的列AD電路 25，以形成列處理器26，其是列并行ADC塊。將單獨的列AD電路25的輸出連接到水平信號線18。如早前所述，水平信號線18 包括對應(yīng)于列AD電路25的位寬的η位信號線。將水平信號線18經(jīng)由與各自輸出線關(guān)聯(lián)的η個讀出電路(未示出)連接到輸出電路28。在上述結(jié)構(gòu)中，列AD電路25在像素信號讀取期間執(zhí)行計數(shù)，在特定時間輸出計數(shù)結(jié)果。就是說，首先，電壓比較器252比較從參考信號發(fā)生器27提供的斜坡波形電壓和經(jīng)由垂直信號線19輸入的像素信號電壓。當(dāng)這些電壓相等時，反相電壓比較器252的輸出(在該實施例中從H電平變化為L電平)。計數(shù)器254與參考信號發(fā)生器27產(chǎn)生的斜坡波形電壓同步地開始以向下計數(shù)模式或向上計數(shù)模式計數(shù)。當(dāng)通知計數(shù)器254反相比較器252的輸出時，計數(shù)器254停止計數(shù)，并且鎖存當(dāng)前計數(shù)值作為像素數(shù)據(jù)，從而完成AD轉(zhuǎn)換。然后，根據(jù)在特定時間經(jīng)由控制線12c從水平掃描電路12輸入的水平選擇信號 CH(i)，計數(shù)器254通過移動操作經(jīng)由輸出端子5c輸出連續(xù)存儲到列處理器26外部、或像素單元10的芯片外部的像素數(shù)據(jù)。盡管由于這些電路與本實施例的描述不直接相關(guān)而未示出它們，但固態(tài)成像器件 I可包括其它各種信號處理電路。計數(shù)器的第一實例結(jié)構(gòu)圖12是表示計數(shù)器254的第一實例結(jié)構(gòu)的塊電路圖。在第一實例中，異步計數(shù)器的基本結(jié)構(gòu)與根據(jù)參考圖I到4描述的第一實施例的計數(shù)器電路400相同。然而，另外提供一種門電路，該門電路基于電壓比較器252的比較結(jié)果控制時鐘信號輸入到依據(jù)圖2中示出的第一實施例的計數(shù)器電路400中的第一觸發(fā)器412的時鐘端子CK。更具體地，第一實例中的計數(shù)器254包括兩輸入“與”門472，該兩輸入“與”門472 的輸出連接到第一觸發(fā)器412的時鐘端子。該“與”門472的一個輸入端接收電壓比較器 252的比較結(jié)果的輸入，并且另一輸入端從通信與定時控制器20接收計數(shù)器時鐘CKO的輸入。因此，輸入到第一觸發(fā)器412的時鐘端子的時鐘是電壓比較器252的輸出與計數(shù)器時鐘CKO的邏輯積(“與”)。因此，可能依照電壓比較器252的比較周期執(zhí)行計數(shù)。更具體地，為了激活參考信號發(fā)生器27產(chǎn)生參考信號RAMP，通信與定時控制器20 將控制數(shù)據(jù)CM和計數(shù)時鐘CKO提供給參考信號發(fā)生器27。參考信號發(fā)生器27依照控制數(shù)據(jù)CM與計數(shù)時鐘CKO同步地從初始值開始計數(shù)，并且通過在每一個時鐘周期中減少預(yù)定步長的電壓來產(chǎn)生梯狀斜坡波形，將結(jié)果參考信號RAMP提供給電壓比較器252。電壓比較器252搜索下述點斜坡波形參考信號RAMP匹配對應(yīng)于單元像素3的像素信號的參考分量或信號分量的電壓，并且當(dāng)找到該匹配點時將其輸出拉到低電平。計數(shù)器254通常接收提供給參考信號發(fā)生器27的計數(shù)器時鐘CK0?！芭c”門262通過從電壓比較器252提供的比較輸出來門控計數(shù)器時鐘CK0。因此，當(dāng)用于比較的參考信號RAMP變得小于對應(yīng)于像素信號的參考分量或信號分量的電壓時，停止給異步計數(shù)器400的第一觸發(fā)器412提供計數(shù)時鐘，因此進一步停止執(zhí)行計數(shù)。這樣，最終寫入每一個觸發(fā)器410的值是表示對應(yīng)于像素信號的參考分量或信號分量的電壓的數(shù)字值。就是說，從產(chǎn)生用于電壓比較器252比較的斜坡波形參考信號RAMP到參考信號 RAMP匹配像素信號的參考分量或信號分量時為止，計數(shù)器254基于計數(shù)時鐘CKO執(zhí)行計數(shù)， 因此獲得對應(yīng)于參考分量或信號分量振幅的數(shù)字數(shù)據(jù)。計數(shù)器第二實例結(jié)構(gòu)圖13A是表示計數(shù)器254的第二實例結(jié)構(gòu)的塊電路圖，以及圖13B是用于說明其操作的時序圖。在第二實例中，類似于第一實例，異步計數(shù)器的基本結(jié)構(gòu)與依據(jù)圖2中示出的第一實施例的計數(shù)器電路400相同。然而，另外在“與”門472的前面階段提供正沿D觸發(fā)器474和延遲電路476，其中“與”門472控制時鐘信號輸入到第一觸發(fā)器412的時鐘端子CK0如圖13B中所示，對于延遲電路476來說，足夠延遲從通信與定時控制器20提供的計數(shù)器時鐘CKO預(yù)定周期(例如一個時鐘周期)。能通過各種已知的電路結(jié)構(gòu)例如通過使用門延遲實施該延遲電路476。D觸發(fā)器474的D輸入端接收電壓比較器252的比較結(jié)果。D觸發(fā)器474的時鐘端子CK接收從通信與定時控制器20來的計數(shù)器時鐘CKO。將D觸發(fā)器474的非反相輸出 Q輸入到“與”門472的一個輸入端。因此D觸發(fā)器474與計數(shù)器時鐘CKO的上升沿同步地輸出電壓比較器252的輸出?！芭c”門472的另一輸入端經(jīng)由延遲電路476從通信與定時控制器20接收計數(shù)器時鐘CK0。將“與”門472的輸出連接到第一觸發(fā)器412的時鐘端子。在第一實例結(jié)構(gòu)中，使用“與”門472作為控制時鐘信號輸入到第一觸發(fā)器412的時鐘端子CK的功能元件。然而，當(dāng)使用這種簡單的“與”門時，將產(chǎn)生由于時間偏移引起的低頻干擾(glitch)或其它噪音、或類似物。相反，如在第二實例中，在使比較器與計數(shù)器時鐘CKO的沿(在該實例中為上升沿)同步輸出的同時，取得邏輯積(“與”)，能通過第一觸發(fā)器412的時鐘端子與計數(shù)器時鐘CKO同步地捕獲電壓比較器252的比較結(jié)果。因為減輕了低頻干擾(glitch)的影響或類似物，所以這是有利的。盡管使用依據(jù)圖2中示出的第一實施例的計數(shù)器電路400作為圖12和圖13中示出的計數(shù)器254中的異步計數(shù)器的基本結(jié)構(gòu)，但是，根據(jù)第二和第三實施例能通過使用計數(shù)器電路400和500容易地實施類似的向上/向下計數(shù)器。操作固態(tài)成像器件的第一實施例圖14是用于說明根據(jù)圖11中示出的第一實施例的固態(tài)成像器件I中的列AD電路25的操作的圖。作為用于將像素單元10的單元像素3讀出的模擬像素信號轉(zhuǎn)換成數(shù)字信號的機構(gòu)，例如，在以特定斜率下降的斜坡波形參考信號RAMP匹配從單元像素3來的像素信號中的參考分量或信號分量的電壓的點處。然后，在產(chǎn)生用于比較的參考信號RAMP的時和對應(yīng)于像素信號中的參考分量或信號分量匹配該參考信號的時之間，基于計數(shù)時鐘執(zhí)行計數(shù)，因此獲得對應(yīng)于參考分量或信號分量振幅的計數(shù)值。在從垂直信號線19輸出的像素信號中，包括像素信號噪音的信號分量Vsig在用作參考分量的復(fù)位分量AV之后出現(xiàn)。當(dāng)對于參考分量(復(fù)位分量AV)執(zhí)行第一迭代時， 對于包括信號分量Vsig外加參考分量(復(fù)位分量AV)的信號執(zhí)行第二迭代?，F(xiàn)在，將更具體地描述該操作。對于讀取的第一迭代，通信與定時控制器20復(fù)位計數(shù)器254的計數(shù)值為初始值 “0”，并且通過將切換控制信號SL拉到低電平使得計數(shù)器254進入向下計數(shù)模式。當(dāng)從任意行Hx上的單元像素3讀取到垂直信號線19 (V0，VI，...)的第一迭代變得穩(wěn)定時，通信與定時控制器20將用于產(chǎn)生參考信號RAMP的控制數(shù)據(jù)CM提供給參考信號發(fā)生器27。響應(yīng)于控制數(shù)據(jù)CM，參考信號發(fā)生器27將臨時以斜坡狀方式變化的斜坡波形作為比較電壓輸入到電壓比較器252的一個輸入端RAMP。電壓比較器252比較該RAMP波形比較電壓與從像素單元10提供的垂直信號線19(Vx)的像素信號電壓。為了通過每行提供的計數(shù)器254測量電壓比較器252的比較時間，輸入?yún)⒖夹盘?RAMP到電壓比較器252的輸入端RAMP的同時，與參考信號發(fā)生器27產(chǎn)生的斜坡波形電壓 (tlO)同步，將計數(shù)時鐘CKO從通信與定時控制器20輸入到計數(shù)器254的時鐘端子，并且從初始值“O”開始向下計數(shù)以作為第一計數(shù)操作。即朝著負方向開始計數(shù)。電壓比較器252比較從參考信號發(fā)生器27提供的斜坡參考信號RAMP和經(jīng)由垂直信號線19輸入的像素信號電壓Vx。并且當(dāng)這些電壓變得相等時(tl2)，將其輸出從H電平切換成L電平。即電壓比較器252比較對應(yīng)于復(fù)位分量Vrst的信號電壓和參考信號RAMP, 并且在對應(yīng)于復(fù)位分量Vrst振幅的時間消逝之后產(chǎn)生有效低(L)脈沖信號，輸出該脈沖信號到計數(shù)器254。響應(yīng)于該脈沖信號，在電壓比較器252輸出反相的同時計數(shù)器254基本上停止計數(shù)，并且鎖存當(dāng)前計數(shù)值作為像素數(shù)據(jù)，從而完成AD轉(zhuǎn)換(tl2)。就是說，在提供給電壓比較器252的斜坡參考信號RAMP的產(chǎn)生時間處，計數(shù)器254開始向下計數(shù)，并且基于時鐘CKO 繼續(xù)計數(shù)直到通過比較獲得有效的低(L)脈沖信號，從而獲得對應(yīng)于復(fù)位分量Vrst的振幅的計數(shù)值。當(dāng)預(yù)定的向下計數(shù)周期消逝時(tl4)，通信與定時控制器20停止給電壓比較器 252提供控制數(shù)據(jù)并且停止給計數(shù)器254提供計數(shù)時鐘CKO。因此，電壓比較器252停止產(chǎn)生斜坡參考信號RAMP。在讀取的第一迭代中，通過電壓比較器檢測在像素信號電壓Vx中的復(fù)位電平 Vrst來執(zhí)行計數(shù)，即讀取單元像素3的復(fù)位分量Λ V。在復(fù)位分量AV中，包括作為偏移的在電壓像素3之中變化的噪音。然而通常復(fù)位分量Λ V的變化是小的，并且復(fù)位電平Vrst對于所有的像素來說基本上是相同的，因此在任意垂直信號線19上的復(fù)位分量AV的輸出值基本上是已知的。因此，在讀取復(fù)位分量AV的第一操作中，可能通過調(diào)整斜坡電壓縮短向下計數(shù)周期(tlO到tl4的比較周期)。在該實施例中，用于比較復(fù)位分量AV的最大周期是對應(yīng)于7位(128時鐘周期)的計數(shù)周期。在第二讀取操作中，除了復(fù)位分量Λ V,還為每一個單元像素3讀取對應(yīng)于入射光量的信號分量Vsig，并且執(zhí)行如第一讀取操作的相同操作。更具體地，通信與定時控制器2 首先將切換控制信號SL拉到高電平，從而計數(shù)器254進入向上計數(shù)模式(tl6)。如早前所述，當(dāng)在向下計數(shù)模式到向下計數(shù)模式之間的切換發(fā)生時，計數(shù)值中斷， 不能維持計數(shù)值的連續(xù)性。就是說，在該切換之前和之后維持計數(shù)值的同時不可能執(zhí)行向下計數(shù)和向上計數(shù)。因此，在提供用于開始比較的計數(shù)時鐘CKO和以向上計數(shù)模式計數(shù)之前，將有效高電平單步脈沖提供給計數(shù)器254作為切換控制信號FL (tl7到tl8)。因此，一次強行將構(gòu)成異步計數(shù)器254的觸發(fā)器410的時鐘端子用脈沖輸送到高電平，然后將該時鐘端子返回到模式切換后的狀態(tài)。因此，如早前所述，在從向下計數(shù)切換為向上計數(shù)的同時改變的計數(shù)值被恢復(fù)為初始計數(shù)值。然后，當(dāng)從任意線Hx的單元像素3讀取到垂直信號線19 (V0、V1、...)的第二操作變得穩(wěn)定時，通信與定時控制器20將用于產(chǎn)生參考信號RAMP的控制數(shù)據(jù)CM與時鐘CKO 一起提供給參考信號發(fā)生器27。響應(yīng)于控制數(shù)據(jù)CM，參考信號發(fā)生器27將臨時以斜坡狀方式變化的斜坡波形作為比較電壓輸入到電壓比較器252的一個輸入端RAMP。電壓比較器252比較該斜坡波形比較電壓(參考信號RAMP)和從像素單元10提供的任意垂直信號線19(Vx)的像素信號電
26壓。為了通過每行提供的計數(shù)器254測量電壓比較器252的比較時間，輸入?yún)⒖夹盘?RAMP到電壓比較器252的輸入端RAMP的同時，與參考信號發(fā)生器27產(chǎn)生的斜坡波形電壓 (t20)同步，通信與定時控制器20將計數(shù)時鐘CKO輸入到計數(shù)器254的時鐘端子。然后，如第二計數(shù)操作，與第一計數(shù)操作相反，并且從對應(yīng)于第一讀取操作中獲得的單元像素3的復(fù)位分量AV的計數(shù)值開始向上計數(shù)，即朝著正方向開始計數(shù)。電壓比較器252比較經(jīng)由垂直信號線19輸入的像素信號電壓Vx和從參考信號發(fā)生器27提供的斜坡參考信號RAMP。當(dāng)這些電壓變得相等時，電壓比較器252將其輸出從H 電平反相成L電平(t22)。即電壓比較器252比較對應(yīng)于信號分量Vsig的電壓信號和參考信號RAMP，在對應(yīng)于信號分量Vsig振幅的時間消逝之后產(chǎn)生有效低(L)脈沖信號，并將該脈沖信號提供給計數(shù)器254。在電壓比較器252輸出反相的同時計數(shù)器254基本上停止計數(shù)，并且鎖存當(dāng)前計數(shù)值作為像素數(shù)據(jù)，從而完成AD轉(zhuǎn)換(t22)。即，當(dāng)開始產(chǎn)生提供給電壓比較器252的斜坡參考信號RAMP時，計數(shù)器254開始向下計數(shù)，并且基于時鐘CKO繼續(xù)計數(shù)直到通過比較獲得有效的低(L)脈沖信號，因此獲得對應(yīng)于信號分量Vsig的振幅的計數(shù)值。當(dāng)預(yù)定的向下計數(shù)周期消逝時(t24)，通信與定時控制器20停止給電壓比較器 252提供控制數(shù)據(jù)并且停止給計數(shù)器254提供計數(shù)時鐘CKO。因此，電壓比較器252停止產(chǎn)生斜坡參考信號RAMP。在第二讀取操作中，在通過電壓比較器252檢測像素信號電壓Vx的信號分量Vsig 的同時執(zhí)行計數(shù)，從而讀取單元像素3的信號分量Vsig。在該實施例中，計數(shù)器254在第一讀取操作中執(zhí)行向下計數(shù)并且在第二讀取操作中執(zhí)行向上計數(shù)。因此計數(shù)器254根據(jù)下面的表達式(I)自動執(zhí)行減法，并依照減法結(jié)果保持計數(shù)值。(第二比較周期中的計數(shù)值)_(第一比較周期中的計數(shù)值)(I)表達式(I)能被重新整理為表達式(2)，因此計數(shù)器254保持的計數(shù)值對應(yīng)于信號分量Vsig。(第二比較周期)_(第一比較周期)=(信號分量Vsig+復(fù)位分量ΛV+列AD電路25的偏置分量)_(復(fù)位分量Δν+列AD電路25的偏置分量)=(信號分量Vsig) (2)即如上所述，通過在計數(shù)器254中的經(jīng)由這兩次讀取和計數(shù)操作的減法，即在第一讀取操作中向下計數(shù)和在第二讀取操作中向上計數(shù)，能為每一個單元像素3去除包括變化的復(fù)位分量Λ V，并能為每一個列AD電路25去除偏移分量。因此，通過簡單的結(jié)構(gòu)僅能為每一個單元像素3提取對應(yīng)于入射光量的信號分量Vsig。此時，有利地還能去除復(fù)位噪
曰 因此，該實施例中的列AD電路25作為相關(guān)復(fù)式取樣(⑶S)處理單元，也作為將模擬像素信號轉(zhuǎn)換為數(shù)字像素數(shù)據(jù)的AD轉(zhuǎn)換器。此外，因為通過根據(jù)表達式(2)的計數(shù)值表示的像素數(shù)據(jù)代表正信號電壓，所以不需要求求補操作，因此與現(xiàn)有系統(tǒng)的兼容性高。在第二讀取操作中，讀取對應(yīng)于入射光量的信號分量Vsig。這樣，為了可以在大范圍中確定光量，考慮到改變提供給電壓比較器252的斜坡電壓，必須提供長周期的的向上計數(shù)周期(t20到t24，比較)。因此，在該實施例中，選擇用于比較信號分量Vsig的最大周期為對應(yīng)于10位 (1024時鐘周期)的計數(shù)周期。即，用于比較復(fù)位分量AV(參考分量)的最大周期被選擇為短于用于比較信號分量Vsig的最大周期。而不是選擇比較的相同最大周期，即AD轉(zhuǎn)換的最大周期，對于復(fù)位分量AV(參考分量)和信號分量Vsig，用于復(fù)位分量AV(參考分量)的AD轉(zhuǎn)換的最大周期被選擇為短于用于信號分量Vsig的最大周期，因此，越過兩次迭代的總AD轉(zhuǎn)換周期變得更短。在這種情況下，在第一迭代和第二迭代之間比較位數(shù)不同。然而，通過將控制數(shù)據(jù)從通信與定時控制器20提供給參考信號發(fā)生器并使得參考信號發(fā)生器27基于該控制數(shù)據(jù)產(chǎn)生斜坡電壓，維持該斜坡電壓的斜率，即參考信號RAMP的變化率，在第一迭代和第二迭代之間相同。因為通過數(shù)字控制產(chǎn)生斜坡電壓，所以容易在第一迭代和第二迭代之間維持斜坡電壓的相同斜率。因此，可能平衡AD轉(zhuǎn)換的精度，使得通過向上/向下計數(shù)器獲得根據(jù)表達式(I)的減法的正確結(jié)果。在完成第二計數(shù)操作后的特定時間(t28)處，通信與定時控制器20指示生平掃描電路12讀取像素數(shù)據(jù)，響應(yīng)于該指示，水平掃描電路12連續(xù)地移動經(jīng)由控制線12c提供給計數(shù)器254的水平選擇信號CH (i)。因此，將計數(shù)器254根據(jù)表達式(2)保持的計數(shù)值，即通過η位數(shù)字數(shù)據(jù)表示的像素數(shù)據(jù)，經(jīng)由η條水平信號線18連續(xù)地從輸出端5c輸出到列處理器26的外部或輸出到包括像素單元10的芯片的外部。然后，為每一行重復(fù)類似操作，因此獲得表示二維圖像的視頻數(shù)據(jù)Dl。如上所述，根據(jù)第一實施例的固態(tài)成像器件，在向上/向下計數(shù)器的切換處理模式的同時使用異步向上/向下計數(shù)器來執(zhí)行兩個計數(shù)操作。此外，在包括單元像素3的矩陣的排列中，提供列并行AD電路，即為各自列提供列AD電路25。因為使用異步計數(shù)器，所以限制操作頻率僅僅通過第一觸發(fā)器的限制頻率確定， 所以可以高速操作。甚至當(dāng)通過在兩次迭代中執(zhí)行AD轉(zhuǎn)換將參考分量和信號分量之間的差信號分量轉(zhuǎn)換成數(shù)字數(shù)據(jù)時，總體上能快速地執(zhí)行AD轉(zhuǎn)換。并且能縮短該AD轉(zhuǎn)換周期。此外，可能為每一列直接從信號分量中減去參考分量(復(fù)位分量)以作為第二計數(shù)操作的結(jié)果。因此，能通過該計數(shù)器的鎖存功能實施用于保持與該參考分量和該信號分量關(guān)聯(lián)的計數(shù)結(jié)果的存儲器。因此，不需要分離于該計數(shù)器提供用于保持通過AD轉(zhuǎn)換獲得的數(shù)據(jù)的專用存儲器。此外，不需要用于從信號分量減去參考分量的專用減法器。因此，與相關(guān)技術(shù)相比，能減小電路規(guī)?；螂娐访娣e。而且，能避免噪音增加、電流增加或功耗增加。此外，因為列AD電路包括比較器和計數(shù)器，不考慮位數(shù)，所以能通過用于計數(shù)器操作的單一計數(shù)時鐘和用于切換計數(shù)模式的控制線控制計數(shù)。因此，不需要在相關(guān)技術(shù)中需要的用于將計數(shù)器的計數(shù)值引導(dǎo)到存儲器的信號線。這用作避免噪音增加或功耗增加。S卩，在相同芯片上具有AD轉(zhuǎn)換器的固態(tài)成像器件I中，通過一對電壓比較器252 和計數(shù)器254實施用作AD轉(zhuǎn)換器的列AD電路25，該計數(shù)器254組合執(zhí)行向下計數(shù)和向上計數(shù)，將經(jīng)受處理的信號的基本分量(在該實施例中為復(fù)位分量)和信號分量之差轉(zhuǎn)換成數(shù)字數(shù)據(jù)。這用作避免關(guān)于電路規(guī)模、電路面積、功耗、用于與其它功能單元連接的引線數(shù)、或與這些引線關(guān)聯(lián)的噪聲或電流消耗的問題。固態(tài)成像器構(gòu)造的第二實施例圖15是表示根據(jù)本發(fā)明第二實施例的CMOS固態(tài)成像器件(CMOS圖像傳感器)的構(gòu)造的示意圖。在根據(jù)第二實施例的固態(tài)成像器件I中，與根據(jù)第一實施例的固態(tài)成像器件I相比，修改了列AD電路25的構(gòu)造。在第二實施例中的列AD電路25中，在計數(shù)器254的后面階段，提供了起到用于保持計數(shù)器254的計數(shù)結(jié)果的η位存儲器作用的數(shù)據(jù)存儲單元256，以及在計數(shù)器254和數(shù)據(jù)存儲單元256之間安裝的開關(guān)258。通常與其它列的開關(guān)258 —起，該開關(guān)258在特定時間從通信與定時控制器20接收存儲器傳輸指示脈沖CN8作為控制脈沖。一旦接收存儲器傳輸指示脈沖CN8，開關(guān)258把聯(lián)合的計數(shù)器254的計數(shù)值傳輸給數(shù)據(jù)存儲單元256。數(shù)據(jù)存儲單元256存儲傳輸?shù)脑撚嫈?shù)值。于特定時間在數(shù)據(jù)存儲單元256中存儲計數(shù)器254的該計數(shù)值的方案不限于在它們之間提供開關(guān)258。例如，在通過存儲器傳輸指脈沖CN8控制計數(shù)器254的輸出使能端的同時，可以將計數(shù)器254和數(shù)據(jù)存儲單元256直接互相連接?？商鎿Q地，可以使用存儲器傳輸指脈沖CN8作為鎖存時鐘，該鎖存時鐘為數(shù)據(jù)存儲單元256確定時間以捕獲數(shù)據(jù)。數(shù)據(jù)存儲單元256經(jīng)由控制線12c從水平掃描電路接收控制脈沖。數(shù)據(jù)存儲單元 256存儲從計數(shù)器254接收的計數(shù)值直到經(jīng)由控制線12c接收控制脈沖的指示。水平掃描電路12具有讀取掃描器的功能，該讀取掃描器與各自的電壓比較器252 和執(zhí)行它們各自操作的列處理器26的計數(shù)器254同步地讀取各自的數(shù)據(jù)存儲單元256保持的計數(shù)值。根據(jù)上述第二實施例的結(jié)構(gòu)，可能將計數(shù)器254保持的計數(shù)結(jié)果傳輸?shù)綌?shù)據(jù)存儲單元256。因此，可能通過計數(shù)器254 (即AD轉(zhuǎn)換)控制計數(shù)，并且讀取該計數(shù)結(jié)果到水平信號線18的操作彼此獨立。這使得AD轉(zhuǎn)換和讀取信號到外部的操作同時通過流水線操作執(zhí)行。 操作固態(tài)成像器件的操作的第二實施例圖16是用于說明根據(jù)圖15中示出的第二實施例的固態(tài)成像器件I中的列AD電路25的操作時序圖。以與第一實施例中相同的方式執(zhí)行列AD電路25中的AD轉(zhuǎn)換，因此將省略其詳細描述。在第二實施例中，給第一實施例的構(gòu)造增加數(shù)據(jù)存儲單元256。包括AD轉(zhuǎn)換的基本操作與第一實施例中的基本操作相同。然而，在計數(shù)器254的操作(t30)之前，基于從通信與定時控制器20來的存儲器傳輸指示脈沖CN8，將與前面行Hx-I關(guān)聯(lián)的計數(shù)結(jié)果傳輸?shù)綌?shù)據(jù)存儲單元256。根據(jù)第一實施例，可能僅在完成第二讀取操作(S卩，AD轉(zhuǎn)換)之后輸出像素數(shù)據(jù)到列處理器26外部，因此限制了讀取操作。相反，根據(jù)第二實施例，將表示前面的減法結(jié)果的計數(shù)值在第一讀取操作(AD轉(zhuǎn)換)之前傳輸?shù)綌?shù)據(jù)存儲單元256，因此不限制讀取操作。因此，能同時執(zhí)行經(jīng)由水平信號線18從數(shù)據(jù)存儲單元256輸出信號到外部的操作和從當(dāng)前行Hx讀取并通過計數(shù)器254計數(shù)的操作，這允許更有效的信號輸出。盡管已經(jīng)在上面描述了本發(fā)明的這些實施例，但是本發(fā)明的范圍不限于這些實施例。在不脫離本發(fā)明的精神范圍內(nèi)，這些實施例的各種修改或改進是可能的，并且這些修改和改進包括在本發(fā)明的范圍里。上述的這些實施例不意圖限制這些權(quán)利要求，并且不需要這些實施例的全部特征。上述的這些實施例包括發(fā)明的各種階段，并且能通過適當(dāng)組合所述的這些特征來提取本發(fā)明的各方面。即使去掉這些實施例的一些特征，只要還能實現(xiàn)類似優(yōu)點，就能提取包括剩下特征的裝置來作為本發(fā)明的一方面。例如，在上述這些實施例中，為了將在切換計數(shù)模式時改變的計數(shù)值恢復(fù)到初始計數(shù)值，一次強迫地將作為計數(shù)器基本元件的觸發(fā)器(鎖存器)的時鐘端子拉到高電平 (在負沿的情況下)或低電平(在正沿的情況下)，然后返回到模式切換后的狀態(tài)。然而， 將在切換計數(shù)模式時改變的計數(shù)值恢復(fù)到初始計數(shù)值的設(shè)計不限于上述設(shè)計。圖17表示用于將在切換計數(shù)模式時中斷的計數(shù)值恢復(fù)到初始計數(shù)值的另一實例排列。作為異步計數(shù)器的基本結(jié)構(gòu)，配置計數(shù)器電路600，因此使用已知的技術(shù)能裝載任意的初始值。例如，計數(shù)器電路600包括觸發(fā)器610和鎖存器620。圖17中示出的該實例處理 4位數(shù)據(jù)。將構(gòu)成異步計數(shù)器電路600的觸發(fā)器610的反相輸出NQn連接到觸發(fā)器610的D 端(D0到D3)。此外，將構(gòu)成異步計數(shù)器電路600的觸發(fā)器610的非反相輸出Qn輸入到鎖存器620 (圖17中的四個鎖存器)的D端(D0到D3)。將鎖存器620的非反相輸出輸入到聯(lián)合的觸發(fā)器610的數(shù)據(jù)設(shè)定端DinO到Din3?；陉P(guān)聯(lián)的時鐘CKx，通過鎖存器620(圖17中的四個鎖存器)鎖存構(gòu)成異步計數(shù)器的觸發(fā)器610的非反相輸出Qn，因此存儲前面一個時鐘周期的狀態(tài)。關(guān)聯(lián)的時鐘CKx指輸入到單獨的觸發(fā)器610的時鐘端子的時鐘。依據(jù)計數(shù)模式，使用前面的觸發(fā)器的非反相輸出或反相輸出。由切換控制信號SL切換計數(shù)模式后，通過將切換控制信號FL輸入到觸發(fā)器610 的載入端LD，將鎖存器620保持的數(shù)據(jù)寫入觸發(fā)器610，即設(shè)置初始值。因此，將在改變該計數(shù)值之前的瞬時計數(shù)值在切換計數(shù)模式時設(shè)定到觸發(fā)器610。即在切換計數(shù)模式時將在改變該計數(shù)值之前的瞬時計數(shù)值恢復(fù)。因此，能維持在切換計數(shù)模式之前的計數(shù)值，因此在模式切換后維持計數(shù)值的連續(xù)性的同時，可能繼續(xù)計數(shù)。因此，可能直接從信號分量中減去參考分量，因此不需要用于從信號分量中減去參考分量的專用減法器電路。此外，不需要將數(shù)據(jù)傳輸?shù)綔p法器。這用作避免噪音增加、電流增加、或功耗增加。此外，盡管在上述這些實施例中使用沿觸發(fā)的觸發(fā)器，但可替換地，可以使用電平觸發(fā)的觸發(fā)器。此外，盡管在上述實施例中為每一列提供包括電壓比較器252和計數(shù)器254的列 AD電路25并且以逐列為基礎(chǔ)將信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)，但是不限于上述排列，對于多個列， 可以將用于在這些列中切換的切換電路提供給單一的列AD電路25。此外，盡管在像素單元10的讀取側(cè)上提供的列區(qū)域里實施AD轉(zhuǎn)換功能，但是也可以在其它區(qū)域?qū)嵤〢D轉(zhuǎn)換功能。例如輸出模擬形式的像素信號到水平信號線18，然后在傳遞到輸出電路28之前AD轉(zhuǎn)換這些像素信號。
即使在這種情況下，當(dāng)將經(jīng)受處理的包括參考分量和信號分量的信號與用于AD 轉(zhuǎn)換的參考信號相比時，與該比較同步地以向下計數(shù)模式或向上計數(shù)模式執(zhí)行計數(shù)，在完成比較時保持計數(shù)值，通過根據(jù)是對參考分量還是對信號分量執(zhí)行比較來切換計數(shù)模式， 可能獲得表示參考分量與信號分量之差的數(shù)字數(shù)據(jù)以作為以向下計數(shù)模式和以向上計數(shù)模式執(zhí)行計數(shù)的結(jié)果。因此能通過計數(shù)器的鎖存功能實施用于保持與該參考分量和該信號分量關(guān)聯(lián)的計數(shù)結(jié)果的存儲器，因此不需要分離于該計數(shù)器提供用于保持通過AD轉(zhuǎn)換獲得的數(shù)據(jù)的專用存儲器。為所有列提供單一的AD轉(zhuǎn)換器足夠了。盡管需要高速轉(zhuǎn)換，但是與上述這些實施例相比減小了電路規(guī)模。此外，在上述這些實施例中，在像素的像素信號中，信號分量Vsig在復(fù)位分量 AV(參考分量)之后臨時出現(xiàn)，并且在后階段的處理器處理正極性的信號(當(dāng)信號電平變得更大時正值變得更大)。在第一處理迭代時，為復(fù)位分量△ V(參考分量)執(zhí)行比較和向下計數(shù)，并且在第二處理迭代時，對信號分量Vsig執(zhí)行比較和向上計數(shù)。然而，不考慮參考分量和信號分量的臨時順序，分量和計數(shù)模式的組合和處理順序是任意的。依據(jù)處理順序， 在第二迭代中獲得的數(shù)字數(shù)據(jù)變成負值，在這種情況下執(zhí)行修正或采取其它合適測量。顯然，當(dāng)像素單元10的器件結(jié)構(gòu)是如此必須在信號分量Vsig之后讀取復(fù)位分量 AV(參考分量)并且在后階段的處理器處理正極性信號時，在第一處理迭代中對于信號分量Vsig執(zhí)行比較和向下計數(shù)是有效的，并且在第二處理迭代中對于復(fù)位分量△ V(參考分量)執(zhí)行比較和向上計數(shù)是有效的。此外，盡管在作為實例的包括NMOS單元像素的傳感器上下文中已經(jīng)描述了這些實施例，但是不限于這些實施例，對于包括PMOS單元像素的傳感器，通過考慮如反向的電勢關(guān)系(考慮反向的電勢極性)，能實現(xiàn)如上述這些實施例中的相同操作和優(yōu)點。此外，盡管在作為固態(tài)成像器件的實例的包括像素單元的CMOS傳感器的上下文中已經(jīng)描述了這些實施例，該像素單元響應(yīng)于接收的入射光量產(chǎn)生信號電荷，該固態(tài)成像器件能通過尋址控制從單獨的單元像素任意選擇和讀取信號，但是不限于光，通常也可以響應(yīng)于電磁波(比如紅外線、紫外線或X射線)產(chǎn)生信號電荷。能將上述這些實施例的這些特征實施于包括大量單元像素的半導(dǎo)體器件，該大量單元像素輸出對應(yīng)于接收的電磁波的模擬信號。已經(jīng)在一種實例的上下文中描述了這些實施例，其中AD轉(zhuǎn)換器(在上述實例中為列AD電路)包括比較器，用于將對應(yīng)于參考分量的信號和對應(yīng)于信號分量的信號與用于AD轉(zhuǎn)換的參考信號相比；以及計數(shù)器，其使用異步計數(shù)器以向下計數(shù)模式或向上計數(shù)模式執(zhí)行計數(shù)并且在該比較器中保持完成比較時的計數(shù)值。然而，上述這些實施例中的AD轉(zhuǎn)換方案可以應(yīng)用到使用AD轉(zhuǎn)換以用于轉(zhuǎn)換兩個信號分量之間的差信號分量的任何電子裝置，而不限于固態(tài)成像器件。例如，通過使用比較器和計數(shù)器基于從固態(tài)成像器件I捕獲的模擬像素信號在固態(tài)成像器件I的外部執(zhí)行AD轉(zhuǎn)換，能構(gòu)造一種電子裝置，該電子裝置獲得真信號分量的數(shù)字數(shù)據(jù)(像素數(shù)據(jù))并且基于該像素數(shù)據(jù)執(zhí)行期望的數(shù)字信號處理。此外，不必將涉及這些實施例所描述的AD轉(zhuǎn)換器提供為包括在固態(tài)成像器件或電子裝置中，而可以以集成電路(IC)或AD轉(zhuǎn)換模塊的形式提供為獨立的器件。
在這種情況下，盡管可以提供包括該比較器和異步計數(shù)器的AD轉(zhuǎn)換器，但也可以提供一種1C，在該IC中，在相同的半導(dǎo)體襯底或包括分立芯片組合的模塊上提供參考信號發(fā)生器和控制器，該參考信號發(fā)生器產(chǎn)生用于AD轉(zhuǎn)換的參考信號并將其提供給該比較器， 該控制器根據(jù)該比較器是對參考分量還是對信號分量執(zhí)行比較來切換該計數(shù)器中的計數(shù)模式。除了圖11中示出的這些結(jié)構(gòu)外，本發(fā)明的成像器件還可以具有其它結(jié)構(gòu)。圖23 是本發(fā)明的模塊類型成像器件的方框圖，其包括處理輸出信號的信號處理單元71和光學(xué)系統(tǒng)72。因此，能以集成的方式處理需要控制比較器和異步計數(shù)器的操作的功能單元，使得容易處理和部分管理。此外，因為將AD轉(zhuǎn)換所需的元件以IC或模塊的形式集成，所以使得容易制造固態(tài)成像器件或電子裝置的成品。
權(quán)利要求
1.一種異步計數(shù)器電路，其被允許可選擇地以向上計數(shù)模式或向下計數(shù)模式執(zhí)行計數(shù)，該計數(shù)器電路包括計數(shù)器處理器，其被配置為使得，當(dāng)發(fā)生計數(shù)模式之間的切換時，計數(shù)值被中斷，而且計數(shù)模式之間有間隔，并且當(dāng)新計數(shù)模式開始時，將計數(shù)值重置為計數(shù)值被中斷之前的值。
2.根據(jù)權(quán)利要求I的計數(shù)器電路，其中作為該計數(shù)器的基本元件的多個觸發(fā)器彼此級聯(lián)，并且所述計數(shù)器處理器控制使得，當(dāng)從由所述計數(shù)模式切換中斷的計數(shù)值切換到切換計數(shù)模式之前的所述計數(shù)值時，所述觸發(fā)器的時鐘端子切換電源電平或地電平。
3.根據(jù)權(quán)利要求2的計數(shù)器電路，進一步包括初級時鐘開關(guān)，該初級時鐘開關(guān)根據(jù)計數(shù)模式來切換提供到初級觸發(fā)器的時鐘端子的計數(shù)器時鐘的極性，其中使用輸入到該初級時鐘開關(guān)的計數(shù)器時鐘作為計數(shù)值的最低有效位。
4.一種模數(shù)轉(zhuǎn)換方法，用于將差信號分量轉(zhuǎn)換為數(shù)字數(shù)據(jù)，該差信號分量表示包括在經(jīng)受處理的模擬信號中的參考分量和信號分量之間的差，該方法通過使用異步計數(shù)器電路實施，該異步計數(shù)器電路被允許可選擇地以向上計數(shù)模式或以向下計數(shù)模式執(zhí)行計數(shù)，該方法包括步驟在第一處理迭代中，將與參考分量和信號分量之一對應(yīng)的信號與用于轉(zhuǎn)換成數(shù)字數(shù)據(jù)的參考信號進行比較，并且與該比較同時地，基于計數(shù)器時鐘以向下計數(shù)模式和向上計數(shù)模式之一執(zhí)行計數(shù)，并在完成該比較時保持計數(shù)值；以及在第二處理迭代中，將參考分量和信號分量中的另一個與該參考信號進行比較，并且與該比較同時地，以向下計數(shù)模式和向上計數(shù)模式中的另一個執(zhí)行計數(shù)，并在完成該比較時保持計數(shù)值，其中，該計數(shù)器被配置為使得，當(dāng)發(fā)生計數(shù)模式之間的切換時，計數(shù)值被中斷，而且計數(shù)模式之間有間隔，并且當(dāng)新計數(shù)模式開始時，將計數(shù)值重置為計數(shù)值被中斷之前的值。
5.根據(jù)權(quán)利要求4的模數(shù)轉(zhuǎn)換方法，其中在切換向上/向下計數(shù)器的處理模式的同時， 使用公共向上/向下計數(shù)器以向下計數(shù)模式和向上計數(shù)模式執(zhí)行計數(shù)。
6.根據(jù)權(quán)利要求4的模數(shù)轉(zhuǎn)換方法，其中第二處理迭代中的計數(shù)從在第一處理迭代中保持的計數(shù)值開始。
7.根據(jù)權(quán)利要求4的模數(shù)轉(zhuǎn)換方法，其中使得參考信號在第一處理迭代和第二處理迭代之間具有相同的變化特性。
8.根據(jù)權(quán)利要求4的模數(shù)轉(zhuǎn)換方法，其中在數(shù)據(jù)存儲單元中存儲第二處理迭代中為經(jīng)受處理的先前的信號保持的計數(shù)值，并且當(dāng)對于經(jīng)受處理的當(dāng)前信號執(zhí)行第一處理迭代和第二處理迭代時，同時地從數(shù)據(jù)存儲單元讀取該計數(shù)值。
9.根據(jù)權(quán)利要求4的模數(shù)轉(zhuǎn)換方法，其中經(jīng)受處理的信號是模擬單位信號，該模擬單位信號由單位信號發(fā)生器產(chǎn)生，并在用于檢測物理量分布的半導(dǎo)體器件的列方向上輸出， 該半導(dǎo)體器件包括單位元件的矩陣，每個單位元件包括電荷發(fā)生器，其產(chǎn)生與入射電磁波對應(yīng)的電荷；以及單位信號發(fā)生器，其產(chǎn)生與電荷發(fā)生器產(chǎn)生的電荷對應(yīng)的單位信號。
10.根據(jù)權(quán)利要求9的模數(shù)轉(zhuǎn)換方法，其中由單位信號發(fā)生器產(chǎn)生并且在列方向上輸出的模擬單位信號被以逐行為基礎(chǔ)捕獲，并且對于每一個單位元件，以逐行為基準執(zhí)行第一處理迭代和第二處理迭代。
11.一種固態(tài)成像器件，包括異步計數(shù)器電路，其被允許可選擇地以向上計數(shù)模式或向下計數(shù)模式執(zhí)行計數(shù)，其中，該異步計數(shù)器電路包括計數(shù)器處理器，其被配置為使得，當(dāng)發(fā)生計數(shù)模式之間的切換時，計數(shù)值被中斷，而且計數(shù)模式之間有間隔，并且當(dāng)新計數(shù)模式開始時，將計數(shù)值重置為計數(shù)值被中斷之前的值。
12.根據(jù)權(quán)利要求11的固態(tài)成像器件，其中作為該計數(shù)器的基本元件的多個觸發(fā)器彼此級聯(lián)，并且所述計數(shù)器處理器控制使得，當(dāng)從由所述計數(shù)模式切換中斷的計數(shù)值切換到切換計數(shù)模式之前的所述計數(shù)值時，所述觸發(fā)器的時鐘端子切換電源電平或地電平。
全文摘要
一種異步計數(shù)器電路，其被允許可選擇地以向上計數(shù)模式或向下計數(shù)模式執(zhí)行計數(shù)，該計數(shù)器電路包括計數(shù)器處理器，其被配置為使得，當(dāng)發(fā)生計數(shù)模式之間的切換時，走動的計數(shù)值被中斷，而且計數(shù)模式之間有間隔，并且當(dāng)模式開始時，將走動的計數(shù)值重置為走動的計數(shù)值被中斷之前的值。
文檔編號H03K23/62GK102594335SQ20121003978
公開日2012年7月18日 申請日期2005年4月26日 優(yōu)先權(quán)日2004年4月26日
發(fā)明者安井幸弘, 新田嘉一, 村松良德, 福島范之 申請人:索尼株式會社