專利名稱：一種ldpc解碼器的校驗節(jié)點更新電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信系統(tǒng)中用于數(shù)據(jù)傳輸糾錯或檢錯的低密度奇偶校驗(LDPC)解碼器，特別涉及一種LDPC解碼器的校驗節(jié)點更新電路及方法，該校驗節(jié)點更新電路是1/2碼率，基于指針的求最小值和次小值算法，能夠節(jié)省比較器的數(shù)量，且不會產(chǎn)生多余的信息，有利于解碼器的性能。
背景技術(shù)：
信道編碼是通信系統(tǒng)中非常重要的一部分，它保證了整個通信系統(tǒng)的可靠性?，F(xiàn)今移動通信越來越趨于實時高速傳輸，這種情況下用戶對數(shù)據(jù)可靠性的關(guān)注更加密切，因此，對具有優(yōu)秀性能的信道編碼的算法研究及其硬件實現(xiàn)尤為重要。低密度奇偶校驗(LowDensity Parity check, LDPC)碼是第四代移動通信的關(guān)鍵技術(shù)之一，它優(yōu)異的糾錯性能和在信道可靠傳輸中的良好應(yīng)用前景，使其成為當(dāng)今信道編碼領(lǐng)域的研究熱點。LDPC碼在深空通信、光纖通信、衛(wèi)星數(shù)字視頻和聲頻廣播、磁/光/全息存儲、移動和固定無線通信、電纜調(diào)制/解調(diào)器和數(shù)字用戶線(DSL)中將得到廣泛應(yīng)用，并將逐漸取代Turbo碼。根據(jù)統(tǒng)計，現(xiàn)代通信芯片中，有將近1/2的面積，1/3的功率消耗在信道編解碼模塊上，信道編譯碼模塊的性能好壞將決定通信芯片的成本與復(fù)雜度，也將決定數(shù)字電視發(fā)射器和接收器的優(yōu)劣，進(jìn)而決定一個公司在市場上的競爭力。因此，設(shè)計并實現(xiàn)一個高性能、低面積及更低功耗的LDPC解碼器具有重大的意義。LDPC碼是一類特殊的線性分組碼，特殊之處就在于它的奇偶校驗矩陣H中非零元素的個數(shù)遠(yuǎn)遠(yuǎn)小于零元素的個數(shù)，因此LDPC碼可以根據(jù)校驗矩陣來定義。同時，LDPC碼可以用二分圖來表示，稱為Tanner圖，每個Tanner圖和相應(yīng)的校驗矩陣直接對應(yīng)，和檢驗矩陣列對應(yīng)的碼字稱為變量節(jié)點，和檢驗矩陣行對應(yīng)的碼字稱為檢驗節(jié)點。傳統(tǒng)的譯碼算法置信傳遞譯碼算法(也稱為和積算法)，是一種基于二分圖上校驗節(jié)點和變量節(jié)點信息反復(fù)傳遞的并行譯碼算法。當(dāng)譯碼器接收到一個碼字時，可以獲得每一比特節(jié)點的可靠性信息，依據(jù)這些變量節(jié)點的可靠信息計算出與變量節(jié)點相連的校驗節(jié)點的可靠性程度。同時根據(jù)校驗節(jié)點的可靠性信息，更新變量節(jié)點的可靠性信息，如此反復(fù)迭代這兩類節(jié)點之間的可靠信息，就可以譯出正確的碼字。為了盡早利用已經(jīng)更新過的變量節(jié)點的信息，加快碼字的收斂迭代速度，提出了分層算法。在迭代中當(dāng)更新完H矩陣中某一行非零元素的校驗信息后，馬上更新每個非零元素對應(yīng)列的所有非零元素的變量信息，然后再對H矩陣的下一行進(jìn)行譯碼。這樣可以提前用到已經(jīng)更新好了的變量節(jié)點信息，加快收斂速度。在迭代譯碼中，只需要和積算法一半的迭代次數(shù)。另一方面，依據(jù)密度進(jìn)化理論，人們在最小和算法的基礎(chǔ)上提出了修正最小和算法。修正最小和算法是在對校驗節(jié)點的信息乘以一個修正因子^ (0< U)。將分層算法和修正最小和算法結(jié)合起來，也就是在分層算法的基礎(chǔ)上使用修正最小和算法來簡化校驗節(jié)點的更新，減小譯碼的復(fù)雜度。這種算法稱為分層修正最小和算法?；谥袊?動多媒體廣播(CMMB)標(biāo)準(zhǔn)的LDPC解碼器的硬件實現(xiàn)，可以采用分層修正最小和算法；其中，校驗節(jié)點更新模塊CNU是解碼器運算通路的主體部分，也是核心部分，它的主要任務(wù)是完成校驗節(jié)點的對數(shù)似然信息的更新和運算。通常，傳統(tǒng)的校驗節(jié)點更新模塊電路會使用過多的硬件資源，因此增加電路實現(xiàn)的復(fù)雜度和整個解碼器的功耗，這成為現(xiàn)有LDPC解碼器存在不足之處。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)存在的缺點與不足，本發(fā)明提供ー種LDPC解碼器的校驗節(jié)點更新電路及方法，本發(fā)明是基于中國移動多媒體廣播標(biāo)準(zhǔn)中使用的1/2碼率的LDPC碼，譯碼方法采用分層最小和算法，其中修正因子取值為O. 75，譯碼最大迭代次數(shù)為10次，在迭代過程中，變量節(jié)點的后驗信息擴(kuò)展為6比特位寬，其中I位符號位，5位為數(shù)據(jù)位；校驗節(jié)點信息采用4比特位寬，其中I位為符號位，3位為數(shù)據(jù)位，本發(fā)明主要是針對校驗節(jié)點的對數(shù)似然信息的電路進(jìn)行更新。本發(fā)明采用如下技術(shù)方案
ー種LDPC解碼器的校驗節(jié)點更新電路，包括 分解電路將接收到的校驗節(jié)點的信息分解，
減法電路將分解電路得到的信息數(shù)據(jù)與來自節(jié)點信息存儲器中的節(jié)點信息相減輸出數(shù)據(jù)，并對輸出的數(shù)據(jù)進(jìn)行溢出處理，
符號位與數(shù)據(jù)位分解電路對減法電路得到的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，并對輸出的數(shù)據(jù)位信息取絕對值，
數(shù)據(jù)求值電路從數(shù)據(jù)位信息的絕對值中得出最小值和次小值，并給出最小值的索引信息，
符號位處理電路如果輸入的符號位數(shù)據(jù)相同，則輸出符號位不變，否則輸入符號位分別取反輸出，
合并電路將數(shù)據(jù)求值電路輸出數(shù)據(jù)與符號位處理電路輸出數(shù)據(jù)合并，得到更新后的校驗節(jié)點。所述數(shù)據(jù)求值電路包括第一比較選通器、第二比較選通器、第三比較選通器，第一偽排列器、第二偽排列器，2選I選通器和I個索引信息電路；所述第一比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第一輸入端、第二輸入端連接；
第二比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第三輸入端、第四輸入端連接；
第三比較選通器的第一輸出端、第二輸出端分別與第二偽排列器的第三輸入端、第四輸入端連接；
第一偽排列器的第一輸出端、第二輸出端分別與第二偽排列器的第一輸入端、第二輸入端連接；
2選I選通器的輸入端分別與第一比較選通器的比較輸出端、第二比較選通器的比較輸出端連接；第一偽排列器的索引輸出端與2選I選通器的選擇信號端連接；
2選I選通器的輸出端、第一偽排列器的索引輸出端、第三比較選通器的比較輸出端分別與索引信息電路的輸入端連接。第二偽排列器的索引輸出端與索引信息電路的選擇輸入端連接；索引信息電路的第四輸入端接地。所述符號位處理電路是由異或門構(gòu)成的異或門陣列。所述偽排列器包括第一比較器、第二比較器，第一比較選通器和3選I選通器；
所述偽排列器的第一輸入端與第二比較器和第一比較選通器的的第一輸入端相連接，
第二輸入端與第一比較器的第一輸入端以及3選I選通器的輸入端相連接,第三輸入端與第一比較器和第一比較選通器的第二輸入端相連接，第四輸入端與第二比較器的第二輸入端以及3選I選通器的輸入端相連接；
所述第一比較器的輸出端、第二比較器的輸出端及第一比較選通器的比較輸出端分別與3選I選通器的選擇信號端連接；
第一比較選通器的第一輸出端與3選I選通器的輸入端連接；所以第一比較選通器的輸出端從上至下依次是比較輸出端，第一輸出端和第二輸出端。一種LDPC解碼器的校驗節(jié)點更新方法，包括如下步驟
(I)將校驗節(jié)點信息存儲器的15比特位寬的校驗節(jié)點rin分解為6個6比特位寬的信息數(shù)據(jù)，分別是rin0、rinl、rin2、rin3、rin4、rin5,其中分解的原則是將包含了上一次校驗節(jié)點更新信息的15比特位寬的校驗節(jié)點rin還原；進(jìn)一步地,對于校驗節(jié)點rin,rin[5:0]依次代表rin5"rin0的符號位,rin [8:6]代表rin(Trin5中最小值的索引，rin [11:9]代表rin(Trin5中次小值的數(shù)值，rin[14:12]代表rin(Trin5中最小值的數(shù)值。(2) 6個6比特位寬的信息數(shù)據(jù)與信息節(jié)點存儲器中6個6比特位寬的信息節(jié)點相減得到6個6比特位寬的輸出數(shù)據(jù)，并對這些進(jìn)行溢出處理Jfrin0、rinl、rin2、rin3、rin4、rin5分別與來自信息節(jié)點存儲器的6個6比特位寬的信息節(jié)點dinO、dinl、din2、din3、din4、din5相減,輸出6個6比特位寬的輸出數(shù)據(jù),分別是sum0_ov、suml_ov、sum2_ov、sum3_ov、sum4_ov、sum5_ov,并對它們進(jìn)行數(shù)據(jù)溢出處理，得到 sumO、suml、sum2、sum3、SUm4、SUm5。其中，數(shù)據(jù)溢出處理的判斷原則如下如果是正數(shù)減負(fù)數(shù)，且相減結(jié)果使得最高位為1，即為正溢出，則將結(jié)果置為011111 ;如果是負(fù)數(shù)減正數(shù)，且相減結(jié)果使得最高位為0，則為負(fù)溢出，則將結(jié)果置為100001。(3)把溢出處理后的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，得到6個5比特位寬的數(shù)據(jù)位信息、6個I比特位寬的符號位信息，并對得到的數(shù)據(jù)位信息求絕對值；具體為分解后得到6個5比特位寬的數(shù)據(jù)位信息,分別是sum0[4:0]、suml [4:0]、sum2[4:0]、sum3[4:0]、sum4 [4:0]、sum5 [4:0], 6 個 I 比特位寬的符號位信息 sumO [5]、suml [5]、sum2 [5]、sum3 [5]、sum4 [5]、sum5 [5]。并對數(shù)據(jù)位信息取絕對值，得到6個5比特位寬的數(shù)據(jù)，分別是 diO、dil、di2、di3、di4、di5。(4)對數(shù)據(jù)位信息和符號位信息分別進(jìn)行數(shù)據(jù)求值和符號位處理運算；數(shù)據(jù)求值通過數(shù)據(jù)求值電路實現(xiàn)從6個數(shù)據(jù)中求出最小值和次小值，取低三位的數(shù)值，結(jié)果分別為最小值ml和次小值m2，并給出最小值的索引信息index，三個輸出都是3比特位寬。符號位處理運算通過符號位處理電路對符號為數(shù)據(jù)進(jìn)行判斷，若輸入6符號位數(shù)據(jù)相同，則輸出符號位不變；如果輸入6符號位數(shù)據(jù)不同，則輸出符號位分別取反。(5)將數(shù)據(jù)求值輸出的結(jié)果與符號位處理運算得到的結(jié)果進(jìn)行合并形成更新后的、校驗節(jié)點。數(shù)據(jù)求值電路輸出的3比特位寬的最小值ml、次小值m2、索引信息index以及由符號位處理電路輸出的6個I比特位寬的符號位sign0、signl、sign2、sign3、sign4、sign5,經(jīng)過合并電路，形成更新后的校驗節(jié)點rout，它是15比特位寬。其中，將數(shù)據(jù)位和符號位合并的原則是將 ml [2:0]、ml [2:0]和 index[2:0]分別作為 rout [14:12]、rout [11:9]和rout [8:6], M sign5 sign0 則依次作為 rout [5:0]。本發(fā)明的有益效果 電路的實現(xiàn)復(fù)雜度低，使用的硬件資源少，同時基于指針的求最小值和次小值算法，能夠節(jié)省比較器的數(shù)量，且不會產(chǎn)生多余的信息，有利于解碼器的性能。


圖I是本發(fā)明一種LDPC解碼器的校驗節(jié)點更新電路的流程 圖2是本發(fā)明中數(shù)據(jù)求值電路的結(jié)構(gòu) 圖3是圖2中偽排列器的結(jié)構(gòu)圖。
具體實施例方式下面結(jié)合實施例及附圖，對本發(fā)明作進(jìn)一步地詳細(xì)說明，但本發(fā)明的實施方式不限于此。
實施例如圖I所示為本發(fā)明一種LDPC解碼器的校驗節(jié)點更新電路的流程圖
一種LDPC解碼器的校驗節(jié)點更新方法，包括如下步驟
(I)將校驗節(jié)點信息存儲器的15比特位寬的校驗節(jié)點rin分解為6個6比特位寬的信息數(shù)據(jù)，分別是rinO、rinl、rin2、rin3、rin4、rin5,其中分解的原則是將包含了上一次校驗節(jié)點更新信息的15比特位寬的校驗節(jié)點rin還原；對于校驗節(jié)點rin, rin[5:0]依次代表rin5"rin0的符號位，rin[8:6]代表rin(Trin5中最小值的索引，rin[ll:9]代表rin(Trin5中次小值的數(shù)值，rin[14:12]代表rin(Trin5中最小值的數(shù)值。(2) 6個6比特位寬的信息數(shù)據(jù)與信息節(jié)點存儲器中6個6比特位寬的信息節(jié)點相減得到6個6比特位寬的輸出數(shù)據(jù)，并對這些進(jìn)行溢出處理；將rinO、rinl、rin2、rin3、rin4、rin5分別與來自信息節(jié)點存儲器的6個6比特位寬的信息節(jié)點dinO、dinl、din2、din3、din4、din5相減,輸出6個6比特位寬的輸出數(shù)據(jù),分別是sum0_ov、suml_ov、sum2_ov、sum3_ov、sum4_ov、sum5_ov,并對它們進(jìn)行數(shù)據(jù)溢出處理，得到 sumO、suml、sum2、sum3、SUm4、SUm5。其中，數(shù)據(jù)溢出處理的判斷原則如下如果是正數(shù)減負(fù)數(shù)，且相減結(jié)果使得最高位為1，即為正溢出，則將結(jié)果置為011111 ;如果是負(fù)數(shù)減正數(shù)，且相減結(jié)果使得最高位為0，則為負(fù)溢出，則將結(jié)果置為100001。(3)把溢出處理后的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，得到6個5比特位寬的數(shù)據(jù)位信息、6個I比特位寬的符號位信息，并對得到的數(shù)據(jù)位信息求絕對值；具體為分解后得到6個5比特位寬的數(shù)據(jù)位信息,分別是sum0[4:0]、suml [4:0]、sum2[4:0]、sum3[4:0]、sum4 [4:0]、sum5 [4:0], 6 個 I 比特位寬的符號位信息 sumO [5]、suml [5]、sum2 [5]、sum3 [5]、sum4 [5]、sum5 [5]。并對數(shù)據(jù)位信息取絕對值，得到6個5比特位寬的數(shù)據(jù)，分別是 diO、dil、di2、di3、di4、di5。(4)對數(shù)據(jù)位信息和符號位信息分別進(jìn)行數(shù)據(jù)求值和符號位處理運算；數(shù)據(jù)求值通過數(shù)據(jù)求值電路實現(xiàn)從6個數(shù)據(jù)中求出最小值和次小值，取低三位的數(shù)值，結(jié)果分別為最小值ml和次小值m2，并給出最小值的索引信息index，三個輸出都是3比特位寬。符號位處理運算通過符號位處理電路對符號為數(shù)據(jù)進(jìn)行判斷，若輸入6符號位數(shù)據(jù)相同，則輸出符號位不變；如果輸入6符號位數(shù)據(jù)不同，則輸出符號位分別取反。(5)將數(shù)據(jù)求值電路輸出的結(jié)果與符號位處理運算得到的結(jié)果進(jìn)行合并形成更新后的校驗節(jié)點。
數(shù)據(jù)求值電路輸出的3比特位寬的最小值ml、次小值m2、索引信息index以及由符號位處理電路輸出的6個I比特位寬的符號位sign0、signl、sign2、sign3、sign4、sign5,經(jīng)過合并電路，形成更新后的校驗節(jié)點rout，它是15比特位寬。其中，將數(shù)據(jù)位和符號位合并的原則是將 ml [2:0]、ml [2:0]和 index[2:0]分別作為 rout [14:12]、rout [11:9]和rout [8:6], M sign5 sign0 則依次作為 rout [5:0]。ー種LDPC解碼器的校驗節(jié)點更新電路，包括 分解電路將接收到的校驗節(jié)點的信息分解，
減法電路將分解電路得到的信息數(shù)據(jù)與來自節(jié)點信息存儲器中的節(jié)點信息相減輸出數(shù)據(jù)，并對輸出的數(shù)據(jù)進(jìn)行溢出處理，
符號位與數(shù)據(jù)位分解電路對減法電路得到的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，并對輸出的數(shù)據(jù)位信息取絕對值，
數(shù)據(jù)求值電路從數(shù)據(jù)位信息的絕對值中得出最小值和次小值，并給出最小值的索引信息，
符號位處理電路如果輸入的符號位數(shù)據(jù)相同，則輸出符號位不變，否則輸入符號位分別取反輸出，
合并電路將數(shù)據(jù)求值電路輸出數(shù)據(jù)與符號位處理電路合并，得到更新后的校驗節(jié)點。如圖2所示數(shù)據(jù)求值電路是整個校驗節(jié)點更新電路的核心模塊，它實現(xiàn)的功能從6個6比特位寬的數(shù)據(jù)中求出最小值ml和次小值m2，取低三位的數(shù)值，并給出最小值ml的索引信息index，三個輸出都是3比特寬。 所述數(shù)據(jù)求值電路包括第一比較選通器、第二比較選通器、第三比較選通器，第一偽排列器、第二偽排列器，2選I選通器和I個索引信息電路；所述第一比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第一輸入端、第二輸入端連接；
第二比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第三輸入端、第四輸入端連接；
第三比較選通器的第一輸出端、第二輸出端分別與第二偽排列器的第三輸入端、第四輸入端連接；
第一偽排列器的第一輸出端、第二輸出端分別與第二偽排列器的第一輸入端、第二輸入端連接；
2選I選通器的輸入端分別與第一比較選通器的比較輸出端、第二比較選通器的比較輸出端連接；第一偽排列器的索引輸出端與2選I選通器的選擇信號端連接；2選I選通器的輸出端、第一偽排列器的索引輸出端、第三比較選通器的比較輸出端分別與索引信息電路的輸入端連接，第二偽排列器的索引輸出端與索引信息電路的選擇輸入端連接；索引信息電路的第四輸入端接地。索引信息電路輸出索引信息的低兩位，分別是lndex
和Index [I]，而第二偽排列器的索引結(jié)果則是最終索引信息的最高位Index[2]。比較選通器實現(xiàn)的功能是對兩個輸入數(shù)據(jù)進(jìn)行比較，第一輸出為兩數(shù)中較大的數(shù)據(jù)，第二輸出為兩數(shù)中較小的數(shù)據(jù)，比較結(jié)果則輸出I或0，I表示第一輸入數(shù)據(jù)大于第二輸入數(shù)據(jù)，O表示第一輸入數(shù)據(jù)小于或等于第二輸入數(shù)據(jù)；
偽排列器實現(xiàn)的功能是從4個輸入數(shù)據(jù)中選出最小值和次小值，第一輸出是次小值m2,第二輸出是最小值ml,同時，輸出索引結(jié)果Index,索引結(jié)果Index為高電平I表示第二輸入大于第四輸入，索引結(jié)果Index為低電平O表不第二輸入Data2小于或等于第四輸入Data4 ；
對于6個5比特寬的數(shù)據(jù)di0、dil、di2、di3、di4、di5，其中di0、dil輸入到第一比較 選通器，di2、di3輸入到第二比較選通器，di4、di5輸入到第三比較選通器，第二偽排列器的第一輸出即為該數(shù)據(jù)求值電路的次小值m2，第二偽排列器的第二輸出即為最小值ml ;索引信息電路輸出最終的索引信息的低兩位，分別是lndex
和Index[l]，而第二偽排列器的索引結(jié)果則是最終索引信息的最高位Index[2]。如圖3所示所述偽排列器包括第一比較器、第二比較器，第一比較選通器和3選I選通器；
所述偽排列器的第一輸入端Datal與第二比較器和第一比較選通器的的第一輸入端相連接，第二輸入端Data2與第一比較器的第一輸入端以及3選I選通器的輸入端相連接，第三輸入端Data3與第一比較器和第一比較選通器的第二輸入端相連接，第四輸入端Data4與第二比較器的第二輸入端以及3選I選通器的輸入端相連接；
所述第一比較器的輸出端、第二比較器的輸出端及第一比較選通器的比較輸出端分別與3選I選通器的選擇信號端連接；
第一比較選通器的第一輸出端與3選I選通器的輸入端連接；
所述第一比較選通器輸出偽排列器的索引結(jié)果Index,第一輸出端outputl ;3選I選通器輸出第二輸出端output2。上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受所述實施例的限制，其他的任何未背離本發(fā)明的精神實質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種LDPC解碼器的校驗節(jié)點更新電路，其特征在于，包括，分解電路將接收到的校驗節(jié)點的信息分解，減法電路將分解電路得到的信息數(shù)據(jù)與來自節(jié)點信息存儲器中的節(jié)點信息相減輸出，并對輸出的數(shù)據(jù)進(jìn)行溢出處理，符號位與數(shù)據(jù)位分解電路對溢出后的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，并對輸出的數(shù)據(jù)位信息取絕對值，數(shù)據(jù)求值電路從數(shù)據(jù)位信息的絕對值中得出最小值和次小值，并給出最小值的索引信息，符號位處理電路如果輸入的符號位數(shù)據(jù)相同，則輸出符號位不變，否則輸出符號位分別取反，合并電路將數(shù)據(jù)求值電路輸出與符號位處理電路輸出合并，得到更新后的校驗節(jié)點。
2.根據(jù)權(quán)利要求I所述的更新電路，其特征在于所述數(shù)據(jù)求值電路包括第一比較選通器、第二比較選通器、第三比較選通器，第一偽排列器、第二偽排列器，2選I選通器和I個索引信息電路；所述比較選通器有三個輸出端分別是比較輸出端、第一輸出端、第二輸出端； 所述第一比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第一輸入端、第二輸入端連接； 第二比較選通器的第一輸出端、第二輸出端分別與第一偽排列器的第三輸入端、第四輸入端連接； 第三比較選通器的第一輸出端、第二輸出端分別與第二偽排列器的第三輸入端、第四輸入端連接； 第一偽排列器的第一輸出端、第二輸出端分別與第二偽排列器的第一輸入端、第二輸入端連接； 2選I選通器的輸入端分別與第一比較選通器的比較輸出端、第二比較選通器的比較輸出端連接；第一偽排列器的索引輸出端與2選I選通器的選擇信號端連接； 2選I選通器的輸出端、第一偽排列器的索引輸出端、第三比較選通器的比較輸出端分別與索引信息電路的輸入端連接； 第二偽排列器的索引輸出端與索引信息電路的選擇輸入端連接；索引信息電路的第四輸入端接地。
3.根據(jù)權(quán)利要求I所述的更新電路，其特征在于所述符號位處理電路是由異或門構(gòu)成的異或門陣列。
4.根據(jù)權(quán)利要求2所述的更新電路，其特征在于所述偽排列器包括第一比較器、第二比較器，第一比較選通器和3選I選通器； 所述偽排列器的第一輸入端與第二比較器和第一比較選通器的的第一輸入端相連接，第二輸入端與第一比較器的第一輸入端以及3選I選通器的輸入端相連接,第三輸入端與第一比較器和第一比較選通器的第二輸入端相連接，第四輸入端與第二比較器的第二輸入端以及3選I選通器的輸入端相連接； 所述第一比較器的輸出端、第二比較器的輸出端及第一比較選通器的比較輸出端分別與3選I選通器的選擇信號端連接； 第一比較選通器的第一輸出端與3選I選通器的輸入端連接。
5.一種LDPC解碼器的校驗節(jié)點更新方法，其特征在于，包括如下步驟 (1)將校驗節(jié)點信息存儲器的15比特位寬的校驗節(jié)點分解為6個6比特位寬的信息數(shù)據(jù)； (2)6個6比特位寬的信息數(shù)據(jù)與信息節(jié)點存儲器中6個6比特位寬的信息節(jié)點相減得到6個6比特位寬的輸出，并對數(shù)據(jù)進(jìn)行溢出處理； (3)把溢出處理后的數(shù)據(jù)進(jìn)行符號位與數(shù)據(jù)位分解，得到6個5比特位寬的數(shù)據(jù)位信息、6個I比特位寬的符號位信息，并對得到的數(shù)據(jù)位信息求絕對值； (4)對數(shù)據(jù)位信息和符號位信息分別進(jìn)行數(shù)據(jù)求值和符號位處理運算； (5)將數(shù)據(jù)求值輸出的結(jié)果與符號位處理運算得到的結(jié)果進(jìn)行合并形成更新后的校驗節(jié)點。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于所述步驟(I)中的分解原則為將包含上一次校驗節(jié)點更新信息的還原。
7.根據(jù)權(quán)利要求5所述的方法，其特征在于所述數(shù)據(jù)求值為從6個數(shù)據(jù)位信息中得出最小值、次小值及最小值的索引信息，取低三位的數(shù)值。
全文摘要
本發(fā)明公開了一種LDPC解碼器的校驗節(jié)點更新電路及方法，包括分解電路、減法電路、符號位與數(shù)據(jù)位分解電路，數(shù)據(jù)求值電路、符號位處理電路、合并電路，本發(fā)明的校驗節(jié)點更新電路是基于中國移動多媒體廣播標(biāo)準(zhǔn)中使用的1/2碼率的LDPC碼，譯碼方法采用分層最小和算法，基于指針的求最小值和次小值算法，本發(fā)明的校驗節(jié)點更新電路的實現(xiàn)復(fù)雜度低，使用的硬件資源少，能夠節(jié)省比較器的數(shù)量，且不會產(chǎn)生多余的信息。
文檔編號H03M13/11GK102638276SQ20121011477
公開日2012年8月15日 申請日期2012年4月19日 優(yōu)先權(quán)日2012年4月19日
發(fā)明者葉德盛, 姜小波 申請人:華南理工大學(xué)