正偏壓溫度不穩(wěn)定性的恢復(fù)電路和恢復(fù)方法
【專利摘要】一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路及恢復(fù)方法，所述恢復(fù)電路包括：待恢復(fù)NMOS晶體管和恢復(fù)單元，所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接，所述恢復(fù)單元包括：開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，第一電壓端提供負(fù)的第一工作電壓，開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，第二電阻的另一端與信號(hào)輸出端相連接，第一電阻的一端與信號(hào)輸入端相連接，第一電阻的另一端與信號(hào)輸出端相連接。由于第一電壓端為負(fù)電壓，通過(guò)調(diào)整第一電阻和第二電阻的阻值，可以使得施加在待恢復(fù)NMOS晶體管的柵極電壓為負(fù)電壓，從而能獲得更好的PBTI特性恢復(fù)效果。
【專利說(shuō)明】正偏壓溫度不穩(wěn)定性的恢復(fù)電路和恢復(fù)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路和恢復(fù)方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體集成電路的集成度越來(lái)越高，對(duì)晶體管性能的要求也日益增高，因此，對(duì)于晶體管可靠性的要求隨之提高。在CMOS工藝中，在對(duì)于PMOS晶體管的可靠性進(jìn)行評(píng)價(jià)時(shí)，負(fù)偏壓溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)是一個(gè)主要的評(píng)價(jià)因素。負(fù)偏壓溫度不穩(wěn)定性是指PMOS晶體管在負(fù)偏置柵極電壓和高溫的作用下，PMOS晶體管的柵氧化層與襯底之間的界面處的氫硅鍵斷裂，形成界面缺陷電荷，從而造成PMOS晶體管的閾值電壓和飽和漏極電流發(fā)生漂移的現(xiàn)象。但是對(duì)于NMOS晶體管的可靠性進(jìn)行評(píng)價(jià)時(shí)，由于正偏壓溫度不穩(wěn)定性(Positive Bias Temperature Instability, PBTI)并不明顯，不是一個(gè)主要的評(píng)價(jià)因素。
[0003]更多關(guān)于對(duì)負(fù)偏壓溫度不穩(wěn)定性和正偏壓溫度不穩(wěn)定性的檢測(cè)電路請(qǐng)參考專利號(hào)為US7642864B2的美國(guó)專利文獻(xiàn)。
[0004]但隨著集成電路的設(shè)計(jì)節(jié)點(diǎn)的不斷減小，利用高K/金屬柵極堆疊結(jié)構(gòu)來(lái)取代傳統(tǒng)的SiO2/多晶硅柵堆疊結(jié)構(gòu)已成為微電子技術(shù)發(fā)展的主要方向。高K/金屬柵極堆疊結(jié)構(gòu)的性能會(huì)受到多種電荷缺陷的影響，其中間隙氧原子和帶正電的氧空穴對(duì)閾值電壓不穩(wěn)定性的影響很大，他們?nèi)菀撞东@高K柵介質(zhì)層和Si中的電子從而產(chǎn)生快速充放電現(xiàn)象。請(qǐng)參考圖1，為Si02、HfO2和HfSiO材料制成的柵介質(zhì)層對(duì)應(yīng)的NMOS晶體管因?yàn)檎珘簻囟炔环€(wěn)定性所造成的閾值電壓偏移值的比較圖。從圖中可以很明顯的看到，采用SiO2作為柵介質(zhì)層材料不容易導(dǎo)致閾值電壓發(fā)生偏移，而采用HfO2和HfSiO等高K介質(zhì)材料作為柵介質(zhì)層材料更容易導(dǎo)致閾值電壓發(fā)生偏移，利用高K/金屬柵極堆疊結(jié)構(gòu)的NMOS晶體管更容易受到正偏壓溫度不穩(wěn)定性的影響。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問(wèn)題是提供一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路和恢復(fù)方法，可以用于緩解NMOS晶體管的PBTI特性。
[0006]為解決上述問(wèn)題，本發(fā)明技術(shù)方案提供了一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路，包括:
[0007]待恢復(fù)NMOS晶體管和恢復(fù)單元,所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接，所述恢復(fù)單元包括:
[0008]信號(hào)輸入端，用于輸入第一電壓或第二電壓，所述第一電壓控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓控制待恢復(fù)NMOS晶體管處于工作狀態(tài)；
[0009]信號(hào)輸出端，所述恢復(fù)單元通過(guò)信號(hào)輸出端與待恢復(fù)NMOS晶體管的柵極相連接，通過(guò)所述信號(hào)輸出端控制所述待恢復(fù)NMOS晶體管是否處于恢復(fù)狀態(tài)；[0010]開(kāi)關(guān)晶體管，用于控制所述信號(hào)輸出端的電壓；
[0011]第一電阻和第二電阻，用于調(diào)節(jié)施加在待恢復(fù)NMOS晶體管的柵極上的電壓；
[0012]第一電壓端，用于提供第一工作電壓，所述第一工作電壓為負(fù)電壓；
[0013]第二電壓端，用于提供第二工作電壓；
[0014]其中，所述開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，所述開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，所述開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，所述開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，所述第二電阻的另一端與信號(hào)輸出端相連接，所述第一電阻的一端與信號(hào)輸入端相連接，所述第一電阻的另一端與信號(hào)輸出端相連接。
[0015]可選的，所述 待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管，所述NMOS增強(qiáng)型晶體管的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
[0016]可選的，所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
[0017]可選的，所述待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管，所述NMOS增強(qiáng)型晶體管的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
[0018]可選的，所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的漏極與接地端相連接，所述NMOS增強(qiáng)型晶體管的源極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
[0019]可選的，所述內(nèi)核電壓值為1乂、1.2￥、1.5￥或1.8￥，所述1/0電壓值為1.8V、2.5V、
3.3V 或 5V。
[0020]可選的，所述待恢復(fù)NMOS晶體管的柵極結(jié)構(gòu)為高K金屬柵極堆疊結(jié)構(gòu)。
[0021]可選的，所述第一電阻和/或第二電阻的電阻值可調(diào)。
[0022]可選的，所述第一電阻和第二電阻的電阻值范圍為10歐姆?1000歐姆。
[0023]可選的，所述待恢復(fù)NMOS晶體管為電路中的其中一個(gè)晶體管或用于晶體管可靠性測(cè)試的測(cè)試晶體管。
[0024]本發(fā)明技術(shù)方案還提供了一種利用所述正偏壓溫度不穩(wěn)定性的恢復(fù)電路的恢復(fù)方法，包括:
[0025]當(dāng)所述待恢復(fù)NMOS晶體管處于工作狀態(tài)時(shí)，將第二電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)關(guān)閉，所述第二電壓施加在待恢復(fù)NMOS晶體管的柵極上，使得所述待恢復(fù)NMOS晶體管正常工作；
[0026]當(dāng)所述待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)時(shí),將第一電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟，使得施加在待恢復(fù)NMOS晶體管上的柵極電壓小于所述第一電壓，恢復(fù)待恢復(fù)NMOS晶體管的正偏壓溫度不穩(wěn)定性。
[0027]可選的，所述第二電壓的電壓值為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓。
[0028]可選的，通過(guò)調(diào)整第一電阻和/或第二電阻的電阻值，使得施加在待恢復(fù)NMOS晶體管上的柵極電壓發(fā)生改變。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0030]所述正偏壓溫度不穩(wěn)定性的恢復(fù)電路包括:待恢復(fù)NMOS晶體管和恢復(fù)單元，所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接，所述恢復(fù)單元包括:開(kāi)關(guān)晶體管，第一電阻和第二電阻,信號(hào)輸入端，信號(hào)輸出端，第一電壓端，第二電壓端，所述第一電壓端用于提供負(fù)的第一工作電壓；其中，所述開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，所述開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，所述開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，所述開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，所述第二電阻的另一端與信號(hào)輸出端相連接，所述第一電阻的一端與信號(hào)輸入端相連接，所述第一電阻的另一端與信號(hào)輸出端相連接。當(dāng)信號(hào)輸入端輸入電壓使得所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟時(shí)，由于所述第一電壓端為負(fù)電壓，通過(guò)調(diào)整第一電阻和第二電阻的阻值，可以使得施加在待恢復(fù)NMOS晶體管的柵極電壓為負(fù)電壓，從而能獲得更好的PBTI特性恢復(fù)效果。
【專利附圖】

【附圖說(shuō)明】
[0031]圖1為不同柵介質(zhì)層材料對(duì)應(yīng)的`NMOS晶體管因?yàn)檎珘簻囟炔环€(wěn)定性所造成的閾值電壓偏移值的比較圖；
[0032]圖2為本發(fā)明實(shí)施例的正偏壓溫度不穩(wěn)定性的恢復(fù)電路的結(jié)構(gòu)示意圖；
[0033]圖3為本實(shí)施例的待恢復(fù)NMOS晶體管處于工作狀態(tài)時(shí)的工作原理圖；
[0034]圖4為本實(shí)施例的待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)時(shí)的工作原理圖。
【具體實(shí)施方式】
[0035]發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，正偏壓溫度不穩(wěn)定性具有明顯的恢復(fù)效應(yīng)。由于NMOS晶體管的溝道區(qū)開(kāi)啟需要施加正偏置柵極電壓，而高K/金屬柵極堆疊結(jié)構(gòu)容易捕獲高K柵介質(zhì)層和Si中的電子，容易使得具有高K金屬柵極堆疊結(jié)構(gòu)的NMOS晶體管的閾值電壓發(fā)生偏移，使得NMOS晶體管發(fā)生PBTI特性。當(dāng)所述柵極電壓變小時(shí)，即所述柵極電壓的絕對(duì)值變小或變?yōu)樨?fù)偏置柵極電壓時(shí)，?OS晶體管能恢復(fù)到較正常的狀態(tài)，且當(dāng)所述柵極電壓的絕對(duì)值變?yōu)樨?fù)偏置柵極電壓時(shí)，NMOS晶體管能更快更好地恢復(fù)到較正常的狀態(tài)。但由于現(xiàn)有的集成電路中施加在柵極上的工作電壓值往往是固定的，為內(nèi)核電壓或零電壓，當(dāng)NMOS晶體管處于非工作模式下，將零電壓施加在NMOS晶體管的柵極上，雖然可以使得NMOS晶體管的PBTI特性恢復(fù)，但恢復(fù)效果不佳。
[0036]為此，發(fā)明人經(jīng)過(guò)研究，提出了一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路，包括:待恢復(fù)NMOS晶體管和恢復(fù)單元,所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接,所述恢復(fù)單兀包括:開(kāi)關(guān)晶體管，第一電阻和第二電阻，信號(hào)輸入端，信號(hào)輸出端，第一電壓端，所述第一電壓端用于提供負(fù)的第一工作電壓，第二電壓端；其中，所述開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，所述開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，所述開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，所述開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，所述第二電阻的另一端與信號(hào)輸出端相連接，所述第一電阻的一端與信號(hào)輸入端相連接，所述第一電阻的另一端與信號(hào)輸出端相連接。
[0037]利用本發(fā)明實(shí)施例的開(kāi)關(guān)晶體管來(lái)控制所述待恢復(fù)NMOS晶體管是否處于恢復(fù)狀態(tài)，當(dāng)所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟時(shí)，由于所述第一電壓端的第一工作電壓為負(fù)電壓，通過(guò)調(diào)整第一電阻和第二電阻的阻值，可以使得施加在待恢復(fù)NMOS晶體管的柵極電壓為負(fù)電壓，從而能獲得更好的PBTI特性恢復(fù)效果。
[0038]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。
[0039]在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。
[0040]請(qǐng)參考圖2，為本發(fā)明實(shí)施例的一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路的結(jié)構(gòu)示意圖，具體包括=NMOS增強(qiáng)型晶體管10，所述NMOS增強(qiáng)型晶體管10為待恢復(fù)NMOS晶體管；與所述NMOS增強(qiáng)型晶體管10的柵極相連接的恢復(fù)單元20，所述恢復(fù)單元20包括:信號(hào)輸入端24，用于輸入第一電壓或第二電壓，所述第一電壓控制NMOS增強(qiáng)型晶體管10處于恢復(fù)狀態(tài)，所述第二電壓控制NMOS增強(qiáng)型晶體管10處于工作狀態(tài)；信號(hào)輸出端25，所述恢復(fù)單元20通過(guò)信號(hào)輸出端25與NMOS增強(qiáng)型晶體管10的柵極相連接，通過(guò)所述信號(hào)輸出端25控制所述NMOS增強(qiáng)型晶體管10是否處于恢復(fù)狀態(tài)；PM0S增強(qiáng)型晶體管21，所述PMOS增強(qiáng)型晶體管21為開(kāi)關(guān)晶體管，用于控制信號(hào)輸出端25的電壓；第一電阻22、第二電阻23，用于調(diào)節(jié)施加在NMOS增強(qiáng)型晶體管10的柵極上的電壓；第一電壓端26，用于提供第一工作電壓，所述第一工作電壓為負(fù)電壓；第二電壓端27，用于提供第二工作電壓；其中，所述PMOS增強(qiáng)型晶體管21的柵極與信號(hào)輸入端24相連接，所述PMOS增強(qiáng)型晶體管21的漏極與第一電壓端26相連接，所述PMOS 增強(qiáng)型晶體管21的襯底與第二電壓端27相連接，所述PMOS增強(qiáng)型晶體管21的源極與第二電阻23的一端相連接，所述第二電阻23的另一端與信號(hào)輸出端25相連接；所述第一電阻22的一端與信號(hào)輸入端24相連接,所述第一電阻22的另一端與信號(hào)輸出端25相連接。
[0041]具體的，由于NMOS晶體管工作時(shí)，柵極電壓主要為正偏置柵極電壓。與NMOS耗盡型晶體管相比，?OS增強(qiáng)型晶體管在工作時(shí)柵極電壓全部為正偏置，且所述柵極電壓的絕對(duì)值更大，更容易造成正偏壓溫度不穩(wěn)定性，更容易使得NMOS晶體管的閾值電壓和飽和漏極電流發(fā)生漂移，會(huì)降低NMOS晶體管的速度，并加大晶體管間的失配性，最終導(dǎo)致電路失效。因此，在本實(shí)施例中，所述待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管10。所述NMOS增強(qiáng)型晶體管10的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管10的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述NMOS增強(qiáng)型晶體管10的柵極與所述恢復(fù)單元20的信號(hào)輸出端25相連接。在本發(fā)明實(shí)施例中，所述待恢復(fù)NMOS晶體管為具有高K/金屬柵極堆疊結(jié)構(gòu)的NMOS增強(qiáng)型晶體管。本發(fā)明實(shí)施例的高K金屬柵極堆疊結(jié)構(gòu)包括位于半導(dǎo)體襯底表面的高K柵介質(zhì)層和位于所述高K柵介質(zhì)層表面的金屬柵極。由于所述高K柵介質(zhì)層中的間隙氧原子和帶正電的氧空穴很多，對(duì)閾值電壓不穩(wěn)定性的影響很大，他們?nèi)菀撞东@高K柵介質(zhì)層和Si中的電子從而產(chǎn)生快速充放電現(xiàn)象，更容易產(chǎn)生正偏壓溫度不穩(wěn)定性。因此，需要采用本發(fā)明實(shí)施例的正偏壓溫度不穩(wěn)定性的恢復(fù)電路對(duì)待恢復(fù)NMOS晶體管進(jìn)行恢復(fù)。
[0042]在本發(fā)明實(shí)施例中，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核(Core)電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。所述內(nèi)核電壓值為集成電路內(nèi)部的工作電壓值，所述I/O電壓值為集成電路輸入輸出接口處的工作電壓值。所述內(nèi)核電壓值為1V、1.2V、1.5V或1.8V，所述I/O電壓值為1.8V、2.5V、3.3V或5V。在本實(shí)施例中，所述第三工作電壓、第二工作電壓和第二電壓的電壓值都為1.2V，所述第一工作電壓的電壓值為-1.8V。
[0043]當(dāng)所述恢復(fù)單元20的信號(hào)輸出端25輸出1.2V的電壓時(shí)，由于NMOS增強(qiáng)型晶體管10的襯底的電壓為零電壓，柵極-襯底的偏置電壓為正偏置，NMOS增強(qiáng)型晶體管10導(dǎo)通，所述NMOS增強(qiáng)型晶體管10處于正常工作模式。當(dāng)所述恢復(fù)單元20的信號(hào)輸出端25輸出負(fù)電壓時(shí)，由于所述負(fù)電壓小于現(xiàn)有技術(shù)中的零電壓，使得NMOS增強(qiáng)型晶體管10的柵極-襯底的偏置電壓為負(fù)偏置，所述NMOS增強(qiáng)型晶體管10的溝道區(qū)截止，所述NMOS增強(qiáng)型晶體管10處于恢復(fù)模式。所述NMOS增強(qiáng)型晶體管10可以為某個(gè)電路中的其中一個(gè)MOS晶體管，也可以為用于晶體管可靠性測(cè)試的測(cè)試晶體管。所述NMOS增強(qiáng)型晶體管10可以為集成電路內(nèi)核(Core)區(qū)的晶體管，也可以為集成電路輸入輸出接口(I/O)區(qū)的晶體管。在本實(shí)施例中，所述NMOS增強(qiáng)型晶體管10為集成電路內(nèi)核(Core)區(qū)的晶體管，由于集成電路內(nèi)核(Core)區(qū)對(duì)器件的集成度較高，所述NMOS增強(qiáng)型晶體管10的柵極結(jié)構(gòu)為高K/金屬柵極堆疊結(jié)構(gòu)。
[0044]在本實(shí)施例中，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管21，所述PMOS增強(qiáng)型晶體管21的漏極與第一電壓端26相連接，所述PMOS增強(qiáng)型晶體管21的襯底與第二電壓端27相連接，所述第一電壓端施加的第一工作電壓為-1.8V的負(fù)電壓，所述第二電壓端施加的第二工作電壓為1.2V的正電壓。在其他實(shí)施例中，所述第一電壓端施加的第一工作電壓也可以為其他負(fù)電壓，例如其他負(fù)的1/0電壓或負(fù)的內(nèi)核電壓。由于所述1/0電壓值的絕對(duì)值大于內(nèi)核電壓值的絕對(duì)值，利用所述較大絕對(duì)值的1/0電壓值可以使得恢復(fù)單元20的信號(hào)輸出端25可選擇的輸出電壓范圍較大，從而可以獲得一個(gè)更好的負(fù)電壓來(lái)恢復(fù)待恢復(fù)NMOS晶體管的正偏壓溫度不穩(wěn)定性。
[0045]在本發(fā)明實(shí)施例中，所述開(kāi)關(guān)晶體管為1/0區(qū)的晶體管，在其他實(shí)施例中，所述開(kāi)關(guān)晶體管也可以為內(nèi)核區(qū)的晶體管。由于內(nèi)核區(qū)的集成電路集成度要求高，因此，內(nèi)核區(qū)的晶體管的柵極結(jié)構(gòu)需要采用高K金屬柵極堆疊結(jié)構(gòu)，而1/0區(qū)的集成電路的驅(qū)動(dòng)電流較大，I/O區(qū)的晶體管尺寸較大，不需要形成高K/金屬柵極堆疊結(jié)構(gòu)，可以降低制作成本，本發(fā)明實(shí)施例的開(kāi)關(guān)晶體管為I/o區(qū)的晶體管，可以降低成本。
[0046]當(dāng)?shù)扔诘诙ぷ麟妷旱牡诙妷菏┘釉谛盘?hào)輸入端24時(shí)，由于PMOS增強(qiáng)型晶體管21的柵極-襯底的偏置電壓為0V，所述PMOS增強(qiáng)型晶體管21的溝道區(qū)關(guān)閉，所述第二電壓直接施加在NMOS增強(qiáng)型晶體管10的柵極上，由于所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為1.2V，使得所述NMOS增強(qiáng)型晶體管10處于工作狀態(tài)。
[0047]當(dāng)為零電壓的第一電壓施加在信號(hào)輸入端24時(shí)，由于PMOS增強(qiáng)型晶體管21的柵極-襯底的偏置電壓為-1.2V，所述PMOS增強(qiáng)型晶體管21的溝道區(qū)開(kāi)啟，所述PMOS增強(qiáng)型晶體管21的源極的電壓約等于-1.8V，所述第二電阻23靠近PMOS增強(qiáng)型晶體管21的源極一端的電壓約等于-1.8V，通過(guò)調(diào)整所述第一電阻22和第二電阻23的阻值，可以使得施加在NMOS增強(qiáng)型晶體管10的柵極上的電壓為負(fù)電壓，且所述負(fù)電壓的絕對(duì)值較大，從而能獲得更好的PBTI特性的恢復(fù)效果。且通過(guò)調(diào)整所述第一電阻和第二電阻的阻值，既能保證待恢復(fù)NMOS晶體管的柵極電壓的絕對(duì)值較大，提高NBTI特性的恢復(fù)效果，又能防止待恢復(fù)NMOS晶體管的柵極電壓過(guò)大，容易造成柵氧化層擊穿。在本實(shí)施例中，所述第一電阻和第二電阻為電阻值固定的電阻，所述第一電阻和第二電阻的阻值范圍為10歐姆?1000歐姆。在其他實(shí)施例中，所述第一電阻和/或第二電阻為可調(diào)電阻，可以更方便的調(diào)節(jié)待恢復(fù)NMOS晶體管的柵極電壓。
[0048]在其他實(shí)施例中，當(dāng)所述待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管，所述NMOS增強(qiáng)型晶體管的柵極結(jié)構(gòu)可以為SiO2/多晶硅柵堆疊結(jié)構(gòu)，也可以為高K/金屬柵極堆疊結(jié)構(gòu)。所述NMOS增強(qiáng)型晶體管的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值，使得所述第一電壓能控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓能控制待恢復(fù)NMOS晶體管處于工作狀態(tài)。
[0049]在其他實(shí)施例中，當(dāng)所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的柵極結(jié)構(gòu)可以為SiO2/多晶硅柵堆疊結(jié)構(gòu)，也可以為高K金屬柵極堆疊結(jié)構(gòu)。所述NMOS耗盡型晶體管的源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/
O電壓值，使得所述第一電壓能控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓能控制待恢復(fù)NMOS晶體管處于工作狀態(tài)。
[0050]在其他實(shí)施例中，當(dāng)所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的柵極結(jié)構(gòu)可以為SiO2/多晶硅柵堆疊結(jié)構(gòu)，也可以為高K金屬柵極堆疊結(jié)構(gòu)。所述NMOS耗盡型晶體管的漏極與接地端相連接，所述NMOS增強(qiáng)型晶體管的源極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值，使得所述第一電壓能控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓能控制待恢復(fù)NMOS晶體管處于工作狀態(tài)。
[0051]本發(fā)明實(shí)施例還提供了一種利用所述正偏壓溫度不穩(wěn)定性的恢復(fù)電路的恢復(fù)方法，包括:
[0052]當(dāng)所述待恢復(fù)NMOS晶體管處于工作狀態(tài)時(shí)，將第二電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)關(guān)閉，所述第二電壓施加在待恢復(fù)NMOS晶體管的柵極上，使得所述待恢復(fù)NMOS晶體管正常工作；[0053]當(dāng)所述待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)時(shí),將第一電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟，使得施加在待恢復(fù)NMOS晶體管上的柵極電壓小于所述第二電壓，恢復(fù)待恢復(fù)NMOS晶體管的正偏壓溫度不穩(wěn)定性。
[0054]具體的，請(qǐng)參考圖3，為本實(shí)施例的待恢復(fù)NMOS晶體管處于工作狀態(tài)時(shí)的工作原理圖。在本實(shí)施例中，所述第一工作電壓為-1.8V，所述第二工作電壓為1.2V，第三工作電壓為1.2V，第一電壓為0V，第二電壓為1.2V。
[0055]在其他實(shí)施例中，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/o電壓值。所述內(nèi)核電壓值為IV、1.2V、1.5V或1.8V，所述I/O電壓值為
1.8V、2.5V、3.3V 或 5V。
[0056]將1.2V的第二電壓施加在所述信號(hào)輸入端24上，由于PMOS增強(qiáng)型晶體管21的襯底施加有1.2V的第二工作電壓，使得所述PMOS增強(qiáng)型晶體管21的柵極電壓零偏，所述PMOS增強(qiáng)型晶體管21的溝道區(qū)關(guān)閉，使得所述第二電壓通過(guò)信號(hào)輸出端25全部加載在NMOS增強(qiáng)型晶體管10的柵極上，如圖中的箭頭所示，使得所述匪OS增強(qiáng)型晶體管10的柵極電壓為正偏壓，所述NMOS增強(qiáng)型晶體管10正常工作，即所述待恢復(fù)NMOS晶體管正常工作。由于所述信號(hào)輸入端24輸入的電壓和信號(hào)輸出端25的輸出的電壓相同，都為1.2V,且現(xiàn)有技術(shù)讓所述待恢復(fù)NMOS晶體管正常工作時(shí)也需要將1.2V的電壓施加在NMOS增強(qiáng)型晶體管的柵極上，本發(fā)明實(shí)施例不需要改變待恢復(fù)NMOS晶體管正常的柵極電壓的大小，就能使得所述待恢復(fù)NMOS晶體管正常工作。
[0057]請(qǐng)參考圖4，為本實(shí)施例的待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)時(shí)的工作原理圖。將OV的第一電壓施加在所述信號(hào)輸入端24，由于PMOS增強(qiáng)型晶體管21的襯底施加有1.2V的第二工作電壓，使得所述PMOS增強(qiáng)型晶體管21的柵極電壓反偏，所述PMOS增強(qiáng)型晶體管21的溝道區(qū)開(kāi)啟，第一電壓端的第一工作電壓-1.8V通過(guò)所述PMOS增強(qiáng)型晶體管21的溝道區(qū)加載在第二電阻23靠近PMOS增強(qiáng)型晶體管21的一端，由于所述第一電阻22、第二電阻23、PMOS增強(qiáng)型晶體管21的源/漏區(qū)串聯(lián)而成，通過(guò)所述第一電阻22、第二電阻23的電流如圖中的箭頭，使得所述第一電阻22和第二電阻23之間的電壓值小于所述第一電壓，大于第一工作電壓，即施加在NMOS增強(qiáng)型晶體管10的柵極電壓小于第一電壓，大于第一工作電壓，利用本實(shí)施例的恢復(fù)電路能獲得更好的PBTI特性的恢復(fù)效果。且通過(guò)調(diào)整所述第一電阻和第二電阻的阻值，既能保證待恢復(fù)NMOS晶體管的柵極電壓較小，提高PBTI特性的恢復(fù)效果，又能防止待恢復(fù)NMOS晶體管的柵極電壓過(guò)小，容易造成柵氧化層擊穿。
[0058]在其他實(shí)施例中，當(dāng)待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，或當(dāng)所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管時(shí)，通過(guò)調(diào)整待恢復(fù)NMOS晶體管和開(kāi)關(guān)晶體管襯底上施加的電壓，也可以使得所述第一電壓能控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓能控制待恢復(fù)NMOS晶體管處于工作狀態(tài)。
[0059]綜上，本發(fā)明實(shí)施例的正偏壓溫度不穩(wěn)定性的恢復(fù)電路包括:待恢復(fù)NMOS晶體管和恢復(fù)單元，所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接,所述恢復(fù)單元包括:開(kāi)關(guān)晶體管，第一電阻和第二電阻，信號(hào)輸入端，信號(hào)輸出端，第一電壓端，第二電壓端，所述第一電壓端用于提供負(fù)的第一工作電壓；其中，所述開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，所述開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，所述開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，所述開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，所述第二電阻的另一端與信號(hào)輸出端相連接，所述第一電阻的一端與信號(hào)輸入端相連接，所述第一電阻的另一端與信號(hào)輸出端相連接。當(dāng)信號(hào)輸入端輸入電壓使得所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟時(shí)，由于所述第一電壓端為負(fù)電壓，通過(guò)調(diào)整第一電阻和第二電阻的阻值，可以使得施加在待恢復(fù)NMOS晶體管的柵極電壓為負(fù)電壓，從而能獲得更好的PBTI特性恢復(fù)效果。
[0060]本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于， 包括:待恢復(fù)NMOS晶體管和恢復(fù)單元,所述待恢復(fù)NMOS晶體管的柵極與恢復(fù)單元相連接，所述恢復(fù)單元包括: 信號(hào)輸入端，用于輸入第一電壓或第二電壓，所述第一電壓控制待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)，所述第二電壓控制待恢復(fù)NMOS晶體管處于工作狀態(tài)； 信號(hào)輸出端，所述恢復(fù)單元通過(guò)信號(hào)輸出端與待恢復(fù)NMOS晶體管的柵極相連接，通過(guò)所述信號(hào)輸出端控制所述待恢復(fù)NMOS晶體管是否處于恢復(fù)狀態(tài)； 開(kāi)關(guān)晶體管，用于控制所述信號(hào)輸出端的電壓； 第一電阻和第二電阻，用于調(diào)節(jié)施加在待恢復(fù)NMOS晶體管的柵極上的電壓； 第一電壓端，用于提供第一工作電壓，所述第一工作電壓為負(fù)電壓； 第二電壓端，用于提供第二工作電壓； 其中，所述開(kāi)關(guān)晶體管的柵極與信號(hào)輸入端相連接，所述開(kāi)關(guān)晶體管的漏極與第一電壓端相連接，所述開(kāi)關(guān)晶體管的襯底與第二電壓端相連接，所述開(kāi)關(guān)晶體管的源極與第二電阻的一端相連接，所述第二電阻的另一端與信號(hào)輸出端相連接，所述第一電阻的一端與信號(hào)輸入端相連接，所述第一電阻的另一端與信號(hào)輸出端相連接。
2.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管，所述NMOS增強(qiáng)型晶體管的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核 電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
3.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS增強(qiáng)型晶體管，所述第三工作電壓、第二工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓的電壓值為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
4.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管為NMOS增強(qiáng)型晶體管，所述NMOS增強(qiáng)型晶體管的襯底和源極與接地端相連接，所述NMOS增強(qiáng)型晶體管的漏極與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
5.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管為NMOS耗盡型晶體管，所述NMOS耗盡型晶體管的漏極與接地端相連接，所述NMOS增強(qiáng)型晶體管的源極和襯底與第三電壓端相連接，所述第三電壓端用于提供第三工作電壓，所述開(kāi)關(guān)晶體管為PMOS耗盡型晶體管，所述第三工作電壓和第二電壓的電壓值相等，都為內(nèi)核電壓值，所述第一電壓和第二工作電壓的電壓值相等，都為零電壓，所述第一工作電壓的電壓值為負(fù)的內(nèi)核電壓值或負(fù)的I/O電壓值。
6.如權(quán)利要求2至5任意一項(xiàng)所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述內(nèi)核電壓值為IV、1.2V、1.5V或1.8V，所述I/O電壓值為1.8V、2.5V、3.3V或5V。
7.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管的柵極結(jié)構(gòu)為高K/金屬柵極堆疊結(jié)構(gòu)。
8.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述第一電阻和/或第二電阻的電阻值可調(diào)。
9.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述第一電阻和第二電阻的電阻值范圍為10歐姆?1000歐姆。
10.如權(quán)利要求1所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路，其特征在于，所述待恢復(fù)NMOS晶體管為電路中的其中一個(gè)晶體管或用于晶體管可靠性測(cè)試的測(cè)試晶體管。
11.一種利用如權(quán)利要求1至10任意一項(xiàng)所述的正偏壓溫度不穩(wěn)定性的恢復(fù)電路的恢復(fù)方法，其特征在于，包括: 當(dāng)所述待恢復(fù)NMOS晶體管處于工作狀態(tài)時(shí)，將第二電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)關(guān)閉，所述第二電壓施加在待恢復(fù)NMOS晶體管的柵極上，使得所述待恢復(fù)NMOS晶體管正常工作； 當(dāng)所述待恢復(fù)NMOS晶體管處于恢復(fù)狀態(tài)時(shí)，將第一電壓施加在所述信號(hào)輸入端，使得所述開(kāi)關(guān)晶體管的溝道區(qū)開(kāi)啟，使得施加在待恢復(fù)匪OS晶體管上的柵極電壓小于所述第一電壓，恢復(fù)待恢復(fù)NMOS晶體管的正偏壓溫度不穩(wěn)定性。
12.如權(quán)利要求11所述的恢復(fù)方法，其特征在于，所述第二電壓的電壓值為內(nèi)核電壓值，所述第一電壓的電壓值 為零電壓。
13.如權(quán)利要求11所述的恢復(fù)方法，其特征在于，通過(guò)調(diào)整第一電阻和/或第二電阻的電阻值，使得施加在待恢復(fù)NMOS晶體管上的柵極電壓發(fā)生改變。
【文檔編號(hào)】H03K19/094GK103427827SQ201210149008
【公開(kāi)日】2013年12月4日 申請(qǐng)日期:2012年5月14日 優(yōu)先權(quán)日:2012年5月14日
【發(fā)明者】馮軍宏, 甘正浩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司