專(zhuān)利名稱(chēng)：一種可變?cè)鲆娣糯笃鞯闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及一種可變?cè)鲆娣糯笃?，屬于模擬信號(hào)處理和通信技術(shù)領(lǐng)域。
背景技術(shù)：
在數(shù)?；旌霞呻娐废到y(tǒng)中，處理模擬信號(hào)時(shí)需要對(duì)輸入信號(hào)進(jìn)行放大和衰減，可變?cè)鲆娣糯笃魇菍?shí)現(xiàn)這一功能的重要模塊?？勺?cè)鲆娣糯笃鞯脑鲆婵梢噪S控制信號(hào)變化，廣泛應(yīng)用在磁盤(pán)讀取驅(qū)動(dòng)電路、磁盤(pán)數(shù)據(jù)存儲(chǔ)系統(tǒng)、電視調(diào)諧器、電磁計(jì)量器、高頻濾波器、醫(yī)療電子設(shè)備等方面，在無(wú)線通信和收發(fā)系統(tǒng)中，也起著重要的作用。CMOS電路具有功耗小、成本低、易與數(shù)字電路集成的特點(diǎn)。隨著CMOS工藝的不斷發(fā)展，以及市場(chǎng)對(duì)低成本、高性能、高集成的單芯片系統(tǒng)的需求，使得可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)和開(kāi)發(fā)也需要采用CMOS工藝?？梢?jiàn)，實(shí)現(xiàn)高性能的CMOS可變?cè)鲆娣糯笃骶哂?重要的現(xiàn)實(shí)意義。中國(guó)專(zhuān)利CN1758533A中，描述了一種CMOS工藝可變?cè)鲆娣糯笃鞯姆椒ê碗娐贰Ｆ浜诵脑鲆嬲{(diào)節(jié)單元是采用MOS管和電阻，MOS管作為開(kāi)關(guān)管，控制偏置電壓控制MOS管被導(dǎo)通或斷開(kāi)，從而增益調(diào)節(jié)單元接入的電阻個(gè)數(shù)不同，實(shí)現(xiàn)增益可變。因?yàn)殡娮鑲€(gè)數(shù)是整數(shù)，所以其實(shí)現(xiàn)增益的變化是階躍式的，而不是連續(xù)型的，并且可變?cè)鲆孢_(dá)到一定精度所需要的電阻個(gè)數(shù)比較龐大，降低了 CMOS的集成度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可變?cè)鲆娣糯笃?，以?shí)現(xiàn)連續(xù)型的dB線性可變?cè)鲆娌⑻岣吡似淇杉啥?。本發(fā)明提出的一種可變?cè)鲆娣糯笃鳎烧郫B式共源共柵結(jié)構(gòu)，增益調(diào)節(jié)單元，電流鏡，負(fù)載電阻，電流源以及控制電壓轉(zhuǎn)換電路組成。其中折疊式共源共柵結(jié)構(gòu)由第一 NMOS晶體管(Ml )，第MOS晶體管(M2)，第三NMOS晶體管(M3)和第四NMOS晶體管(M4)組成，其中Ml和M2構(gòu)成折疊式共源共柵的共源輸入對(duì)管，M3和M4構(gòu)成折疊式共源共柵結(jié)構(gòu)的共柵對(duì)管，將輸入差分電壓信號(hào)轉(zhuǎn)換成差分電流信號(hào)。增益調(diào)節(jié)單元由第五NMOS晶體管(M5)，第六NMOS晶體管(M6)和第七NMOS晶體管(M7)組成，作為電流開(kāi)關(guān)。電流鏡由第八NMOS晶體管(M8)，第九NMOS晶體管(M9)，第十NMOS晶體管(M10)，第i^一 NMOS晶體管(Mil)，第十二 NMOS晶體管(M12)和第十三NMOS晶體管(M13)組成，實(shí)現(xiàn)電流鏡像。負(fù)載電阻為第一電阻(R1)，將差分輸出電流轉(zhuǎn)換成差分輸出電壓。 電流源；由第一電流源(11)，第二電流源(12 )，第三電流源(13 )和電流源(14 )組成，給折疊式共源共柵結(jié)構(gòu)和電流鏡提供靜態(tài)工作電流。控制電壓轉(zhuǎn)換電路轉(zhuǎn)換出的增益調(diào)節(jié)單元中的控制電壓至少為一條，在實(shí)施例中再介紹。本發(fā)明的工作原理是折疊式共源共柵結(jié)構(gòu)將輸入電壓信號(hào)(Vinp、Vinn)轉(zhuǎn)換成電流信號(hào)，轉(zhuǎn)換成的電流信號(hào)通過(guò)電流鏡鏡像給負(fù)載電阻(Rl)，產(chǎn)生差分輸出電壓(Voutn, Voutp)，實(shí)現(xiàn)一定增益，由控制電壓轉(zhuǎn)換電路控制的增益調(diào)節(jié)單元來(lái)實(shí)現(xiàn)增益可變。本發(fā)明的可變?cè)鲆娣糯笃骶哂腥缦聝?yōu)點(diǎn)I)控制電壓對(duì)增益調(diào)節(jié)單元中的MOS晶體管源漏電阻實(shí)現(xiàn)連續(xù)變化，多個(gè)MOS晶體管的并聯(lián)結(jié)構(gòu)直接實(shí)現(xiàn)連續(xù)型dB線性增益，電路結(jié)構(gòu)簡(jiǎn)單；
2)增益隨著控制電壓增大而減小，控制電壓為低時(shí)，實(shí)現(xiàn)最大增益；3)電路結(jié)構(gòu)適合CMOS工藝，集成度高，因采用MOS晶體管多組并聯(lián)，線性度好。


圖I為可變?cè)鲆娣糯笃麟娐穲D，其中數(shù)字1，2，3，4，5，6，7，8，9，10，11，12，13，14，
15，16，17代表各節(jié)點(diǎn)，圖中的相同符號(hào)標(biāo)記視為同一連接，如M8晶體管的柵端標(biāo)記VA和MlO晶體管的柵端標(biāo)記也為VA，則視為M8晶體管和MlO晶體管柵端實(shí)線連接。圖2為控制電壓轉(zhuǎn)換電路圖，是圖I中控制電壓轉(zhuǎn)換電路框圖的具體電路。圖3為增益曲線轉(zhuǎn)換圖。圖4為級(jí)聯(lián)多級(jí)圖I所示的可變?cè)鲆娣糯笃髟韴D。
具體實(shí)施方案本發(fā)明提出的一種可變?cè)鲆娣糯笃?，結(jié)合附圖及實(shí)施例詳細(xì)說(shuō)明如下本發(fā)明的可變?cè)鲆娣糯笃?，由折疊式共源共柵結(jié)構(gòu)，增益調(diào)節(jié)單元，電流鏡，負(fù)載電阻，電流源以及控制電壓轉(zhuǎn)化電路組成，如附圖I所示。其具體電路結(jié)構(gòu)如下第一 NMOS晶體管(Ml)和第二 NMOS晶體管(M2)的源分別耦接于地電壓，(Ml)的漏耦接于與第I節(jié)點(diǎn)，(M2)的漏耦接于與第2節(jié)點(diǎn)，柵端分別做信號(hào)正負(fù)輸入端(Vinp，，Vinn)，構(gòu)成折疊式共源共柵結(jié)構(gòu)的共源輸入對(duì)管；第三NMOS晶體管(M3)和第四NMOS晶體管(M4)，源漏分別耦接于第三節(jié)點(diǎn)與第一節(jié)點(diǎn)之間，第四節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，柵端同耦接于第一偏置電壓(Vbiasl)，構(gòu)成折疊式共源共柵結(jié)構(gòu)的共柵對(duì)管；第八NMOS晶體管(M8)和第九NMOS晶體管(M9)，柵漏短接后分別耦接于第3節(jié)點(diǎn)，第4節(jié)點(diǎn)，源端同耦接于地電壓；第十NMOS晶體管(MlO)和第i^一 NMOS晶體管(Mil)，源分別耦接于地電壓，漏端分別耦接于與第五節(jié)點(diǎn)，第六節(jié)點(diǎn)，柵端(VA、VB)分別耦接于第八NMOS晶體管(M8)的柵端(VA)，第九NMOS晶體管(M9)的柵端(VB)，分別鏡像第八NMOS晶體管(M8)的和第九NMOS晶體管(M9)的漏源電流；第十二 NMOS晶體管(M12)和第十三NMOS晶體管(M13)，源漏分別耦接于第五節(jié)點(diǎn)第7節(jié)點(diǎn)之間，第6節(jié)點(diǎn)第8節(jié)點(diǎn)之間，柵端同耦接于第二偏置電壓(Vbias2)；第一電阻(R1)，耦接于第7節(jié)點(diǎn)與第8節(jié)點(diǎn)之間，做負(fù)載電阻；上述第8節(jié)點(diǎn)和第7節(jié)點(diǎn)分別作為正負(fù)輸出端(Voutp, Voutn)；
第一、第二、第三、第四電流源(11、12、13、14)，分別耦接于電源電壓(VDD)與第一節(jié)點(diǎn)之間，電源電源(VDD)與第二節(jié)點(diǎn)之間，電源電壓(VDD)與第7節(jié)點(diǎn)之間和電源電壓(VDD)與第8節(jié)點(diǎn)之間，以提供各支路靜態(tài)工作電流；第五、第六、第七NMOS晶體管(M5，M6，M7)，它們的源耦接于第3節(jié)點(diǎn)與第4節(jié)點(diǎn)之間，柵端分別源耦接于由控制電壓轉(zhuǎn)換電路產(chǎn)生的第一控制電壓(VctrI )、第二控制電壓(Vctr2)和第三控制電壓(Vctr3),構(gòu)成增益調(diào)節(jié)單元；在控制電壓轉(zhuǎn)換電路中，至少產(chǎn)生一條增益調(diào)節(jié)單元中的控制電壓(Vctr)。以輸入控制電壓(VCTR)產(chǎn)生三條不同旳增益調(diào)節(jié)單元中的控制電壓為例如圖2 ；第十四、第十五、第十六PMOS晶體管(M14、M15、M16)，源漏分別耦接于第9節(jié)點(diǎn)與 電源電壓(VDD)之間，第10節(jié)點(diǎn)與電源電壓(VDD)之間，第11節(jié)點(diǎn)與電源電壓(VDD)之間，柵端同耦接于第三偏置電壓(Vbias3)；第十七、第十八、第十九PMOS晶體管(M17、M18、M19)，源漏分別耦接于第9節(jié)點(diǎn)與第12節(jié)點(diǎn)之間，第10節(jié)點(diǎn)與第14節(jié)點(diǎn)之間，第11節(jié)點(diǎn)與第16節(jié)點(diǎn)之間，柵端同耦接于輸入控制電壓(VCTR)；第二十、第二i^一、第二十二 PMOS晶體管(M20、M21、M22)，源漏分別耦接于第9節(jié)點(diǎn)與第13節(jié)點(diǎn)之間，第10節(jié)點(diǎn)與第15節(jié)點(diǎn)之間，第11節(jié)點(diǎn)與第17節(jié)點(diǎn)之間，柵端分別耦接于第四偏置電壓(Vref I),第五偏置電壓(Vref2),第六偏置電壓(Vref3)；第二十三、第二十四、第二十五NMOS晶體管(M23、M24、M25)，柵漏短接并分別耦接于上述第12節(jié)點(diǎn)，第14節(jié)點(diǎn)，第16節(jié)點(diǎn)，源端同耦接于地電壓(GND)；第二、第三、第四電阻(R2、R3、R4)分別耦接于上述第13節(jié)點(diǎn)與地電壓(GND)之間，第15節(jié)點(diǎn)與地電壓(GND)之間，第17節(jié)點(diǎn)與地電壓(GND)之間。上述第13節(jié)點(diǎn)、第15節(jié)點(diǎn)和第17節(jié)點(diǎn)分別產(chǎn)生增益調(diào)節(jié)單元中上述第五NMOS管(M5)，第六NMOS管(M6)和第七NMOS管(M7)的柵端控制電壓(Vctrl，Vctr2，Vctr3)。圖I是可變?cè)鲆娣糯笃麟娐穲D，其中控制電壓轉(zhuǎn)換電路框圖具體電路如圖2。差分輸入電壓信號(hào)經(jīng)過(guò)由Ml，M2，M3和M4構(gòu)成的折疊式共源共柵結(jié)構(gòu)和由M8，M9，MlO，Mil,M12和M13構(gòu)成的電流鏡，在負(fù)載電阻(Rl)兩端上產(chǎn)生差分輸出電壓(Voutp、Voutn),并提供固定的增益。圖1，增益調(diào)節(jié)單元中M5，M6和M7作為電流開(kāi)關(guān)管，由不同的控制電壓Vctrl, Vctr2和Vctrf所控制，不同的控制電壓分別決定著所述的不同電流開(kāi)關(guān)管的開(kāi)啟程度。而不同電流開(kāi)關(guān)管的開(kāi)啟程度決定著流過(guò)M5，M6和M7的源漏交流電流，改變流過(guò)M8和M9管的源漏交流電流，再通過(guò)電流鏡作用，最終改變流過(guò)負(fù)載電阻Rl的交流電流，從而獲得不同的增益曲線。在合適的M5，M6和M7的尺寸下，通過(guò)調(diào)節(jié)其控制電壓Vctrl，Vctr2和Vctr3曲線，差分輸出電壓信號(hào)相對(duì)于差分輸入信號(hào)可以實(shí)現(xiàn)為連續(xù)性dB線性可變?cè)鲆?。在控制電壓轉(zhuǎn)換電路中，設(shè)置不同的偏置電壓Vref I、Vref2和Vref3，則輸入控制電壓(VCTR)將轉(zhuǎn)換成上述三條不同控制電壓Vctrl，Vctr2和Vctr3。圖3為整個(gè)可變?cè)鲆娣糯笃鞯脑鲆媲€轉(zhuǎn)換圖。圖3-1是圖I控制電壓轉(zhuǎn)換電路實(shí)際產(chǎn)生的控制電壓轉(zhuǎn)換圖，一條控制電壓VCTR轉(zhuǎn)換成三條控制電壓Vctrl、Vctr2、Vctr3。圖3-2是上述三條不同控制電壓Vctl、Vct2、Vct3分別控制電流開(kāi)關(guān)管M5，M6和M7時(shí)，所流過(guò)M5，M6和M7的漏源交流電流Idsl、Ids2、Ids3。流過(guò)M8的漏源交流電流Im5為
lM5_Im_Idsl_Ids2_Ids3其中Imi為圖I中Ml的源漏交流電流。分析可得，隨著控制電壓的增大，流過(guò)開(kāi)關(guān)管的電流Idsl、Ids2、Ids3會(huì)增大，從而是得流過(guò)圖I中M8的漏源交流電流Im5減少。因此圖I中的M8的鏡像管MlO的漏源交流電流也減少，即減小了流過(guò)負(fù)載電阻Rl的交流電流，實(shí)現(xiàn)增益可變目的。圖3-3是控制電壓VCTR的變換引起M8電流值Im5的變化曲線圖?？梢园l(fā)現(xiàn)，隨著控制電壓的增大，可變?cè)鲆娣糯笃鞯脑鲆媸菧p少，可變?cè)鲆娣糯笃鞯淖畲笤鲆嬗奢斎雽?duì)管與負(fù)載電阻Rl來(lái)決定。圖3-4是合理調(diào)節(jié)控制電壓轉(zhuǎn)換電路和設(shè)置合適的電流開(kāi)關(guān)管尺寸所得到可變?cè)鲆娣糯笃鞯膁B線性拼接增益圖。 可以增加類(lèi)似M5，M6和M7開(kāi)關(guān)電流管的數(shù)目，，來(lái)增加dB線性度，不過(guò)這需要增加相同數(shù)目控制電流開(kāi)關(guān)管的控制電壓曲線。圖I所實(shí)現(xiàn)的可變?cè)鲆娣秶邢蓿虼藶榱双@得高增益，在同一控制電壓轉(zhuǎn)換的作用下，可以級(jí)聯(lián)多級(jí)圖I所示的可變?cè)鲆娣糯笃鳎虚g用高通濾波器進(jìn)行濾波，其實(shí)現(xiàn)方案見(jiàn)圖4所示。以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本方向的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本方面技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利保護(hù)范圍當(dāng)中。
權(quán)利要求
1.一種可變?cè)鲆娣糯?，由折疊式共源共柵結(jié)構(gòu)、增益調(diào)節(jié)單元、電流鏡、負(fù)載電阻、電流源以及控制電壓轉(zhuǎn)換電路組成，其特征在于 所述的折疊式共源共柵結(jié)構(gòu)管由第一 NMOS晶體管(M1)，第MOS晶體管(M2)，第三NMOS晶體管(M3)和第四NMOS晶體管(M4)組成，其中Ml和M2構(gòu)成折疊式共源共柵的共源輸入對(duì)管，M3和M4構(gòu)成折疊式共源共柵結(jié)構(gòu)的共柵對(duì)管，將輸入差分電壓信號(hào)轉(zhuǎn)換成差分電流信號(hào); 所述的增益調(diào)節(jié)單元，由第五NMOS晶體管(M5)，第六NMOS晶體管(M6)和第七NMOS晶體管(M7)組成，作為電流開(kāi)關(guān)； 所述的電流鏡，由M8，M9，M10, Mil, M12和M13構(gòu)成的電流鏡，實(shí)現(xiàn)電流鏡像； 所述的負(fù)載電阻R1，在負(fù)載電阻Rl兩端上產(chǎn)生差分輸出電壓(VoutruVoutp)； 所述的電流源，由第一電流源(II)，第二電流源(12)，第三電流源(13)和電流源(14)組成，給折疊式共源共柵結(jié)構(gòu)和電流鏡提供靜態(tài)工作電流； 所述的控制電壓轉(zhuǎn)換電路，以輸入控制電壓(VCTR)產(chǎn)生不同旳增益調(diào)節(jié)單元中的控制電壓(Vctr)，分別決定著所述的不同電流開(kāi)關(guān)管的開(kāi)啟程度，實(shí)現(xiàn)增益改變； 電路之間的關(guān)系是輸入信號(hào)(vinp、vinn)經(jīng)過(guò)折疊式共源共柵結(jié)構(gòu)轉(zhuǎn)變成電流信號(hào)，由控制電壓(VCTR)控制的增益調(diào)節(jié)單元調(diào)節(jié)上述電流信號(hào)，實(shí)現(xiàn)電流信號(hào)的改變，再有電流鏡鏡像輸出給負(fù)載電阻(R1)，轉(zhuǎn)換成輸出電壓信號(hào)(Voutn。Voutp)，實(shí)現(xiàn)可變?cè)鲆娣糯蟆?br> 2.根據(jù)權(quán)利要求I所述種可變?cè)鲆娣糯笃鳎涮卣髟谟诳刂齐妷恨D(zhuǎn)換電路中包含有PMOS晶體管、NMOS晶體管和電阻R，在輸入控制電壓(VCTR)的作用下產(chǎn)生不同旳增益調(diào)節(jié)單元中的控制電壓(Vctr)，控制電壓轉(zhuǎn)換電路轉(zhuǎn)換出的增益調(diào)節(jié)單元中的控制電壓至少為一條。
3.根據(jù)權(quán)利要求2所述種可變?cè)鲆娣糯笃鳎涮卣髟谟诳刂齐妷恨D(zhuǎn)換電路轉(zhuǎn)換出的增益調(diào)節(jié)單元中的控制電壓為三條時(shí)，控制電壓轉(zhuǎn)換電路結(jié)構(gòu)如下 第十四、第十五、第十六PMOS晶體管(M14、M15、M16)，源漏分別耦接于第9節(jié)點(diǎn)與電源電壓(VDD)之間，第10節(jié)點(diǎn)與電源電壓(VDD)之間，第11節(jié)點(diǎn)與電源電壓(VDD)之間，柵端同耦接于第三偏置電壓(Vbias3)； 第十七、第十八、第十九PMOS晶體管(M17、M18、M19)，源漏分別耦接于第9節(jié)點(diǎn)與第12節(jié)點(diǎn)之間，第10節(jié)點(diǎn)與第14節(jié)點(diǎn)之間，第11節(jié)點(diǎn)與第16節(jié)點(diǎn)之間，柵端同耦接于輸入控制電壓(VCTR)； 第二十、第二 i^一、第二十二 PMOS晶體管(M20、M21、M22 )，源漏分別耦接于第9節(jié)點(diǎn)與第13節(jié)點(diǎn)之間，第10節(jié)點(diǎn)與第15節(jié)點(diǎn)之間，第11節(jié)點(diǎn)與第17節(jié)點(diǎn)之間，柵端分別耦接于第四偏置電壓(Vref I),第五偏置電壓(Vref2),第六偏置電壓(Vref3)； 第二十三、第二十四、第二十五NMOS晶體管(M23、M24、M25)，柵漏短接并分別耦接于第12節(jié)點(diǎn)，第14節(jié)點(diǎn)，第16節(jié)點(diǎn)，源端同耦接于地電壓(GND)； 第二、第三、第四電阻(R2、R3、R4)分別耦接于上述第13節(jié)點(diǎn)與地電壓(GND)之間，第15節(jié)點(diǎn)與地電壓(GND)之間，第17節(jié)點(diǎn)與地電壓(GND)之間； 上述第13節(jié)點(diǎn)、第15節(jié)點(diǎn)和第17節(jié)點(diǎn)分別產(chǎn)生增益調(diào)節(jié)單元中上述第五NMOS管(M5)，第六NMOS管(M6)和第七NMOS管(M7)的柵端控制電壓(Vctrl，Vctr2，Vctr3)。
4.根據(jù)權(quán)利要求I所述一種可變?cè)鲆娣糯笃?，其特征在于在同一控制電壓轉(zhuǎn)換電路的作用下，可以級(jí)聯(lián)一級(jí)以上本發(fā)明提供的可變?cè)鲆娣糯笃?，中間用高通濾波器進(jìn)行濾波，以獲得可変增益范圍比單級(jí)的可變?cè)鲆娣糯笃魉@得的可変增益范圍更廣。
全文摘要
一種可變?cè)鲆娣糯笃?，屬于模擬信號(hào)處理和通信技術(shù)領(lǐng)域。該可變?cè)鲆娣糯笃饔烧郫B式共源共柵結(jié)構(gòu)，增益調(diào)節(jié)單元，電流鏡，負(fù)載電阻，電流源以及控制電壓轉(zhuǎn)換電路組成。電路中由采用MOS晶體管，電流鏡以及少量的電阻R元器件構(gòu)成?？刂齐妷恨D(zhuǎn)換電路在同一個(gè)輸入控制電壓(VCTR)的作用下能產(chǎn)生不同旳增益調(diào)節(jié)單元中的控制電壓(Vctr)，以實(shí)現(xiàn)連續(xù)型的dB線性可變?cè)鲆?，電路結(jié)構(gòu)適合CMOS工藝，集成度高，因采用MOS晶體管多組并聯(lián)，連續(xù)型的dB線性度好。
文檔編號(hào)H03G3/20GK102684622SQ20121016349
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年5月24日 優(yōu)先權(quán)日2012年5月24日
發(fā)明者吳霜毅, 寧寧, 李天柱, 王成碧, 眭志凌, 胡勇, 趙思源, 陳榮冠 申請(qǐng)人:電子科技大學(xué)