專利名稱：時(shí)鐘生成電路及其控制方法和顯示設(shè)備驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)鐘生成電路、顯示設(shè)備驅(qū)動(dòng)電路和時(shí)鐘生成電路的控制方法， 并且具體地涉及一種用于根據(jù)其中時(shí)鐘疊加于數(shù)據(jù)上的嵌入信號生成恢復(fù)時(shí)鐘的時(shí)鐘生成電路、顯示設(shè)備驅(qū)動(dòng)電路和時(shí)鐘生成電路的控制方法。
背景技術(shù)：
近年來，在高速串行I/F中，數(shù)據(jù)發(fā)送/接收方法已經(jīng)廣泛普及，其中發(fā)送側(cè)發(fā)送其中串行數(shù)據(jù)的第一時(shí)鐘嵌入于數(shù)據(jù)中的嵌入信號，而接收側(cè)從接收的嵌入信號提取串行數(shù)據(jù)的第一時(shí)鐘的邊沿信息、按照從第一時(shí)鐘的提取邊沿恢復(fù)的恢復(fù)時(shí)鐘(再現(xiàn)時(shí)鐘)對數(shù)據(jù)采樣并且恢復(fù)原串行數(shù)據(jù)。
在這樣的高速串行I/F的接收電路中，DLL(延遲鎖定環(huán))用來生成用于基于輸入的嵌入信號提取數(shù)據(jù)的恢復(fù)時(shí)鐘。
作為使用DLL的時(shí)鐘生成電路，例如已知專利文獻(xiàn)I至3。在專利文獻(xiàn)I至3中未描述嵌入信號。
[專利文獻(xiàn)I]
日本待審專利公開No. 2010-21706
[專利文獻(xiàn)2]
日本待審專利公開No. 2009-278528
[專利文獻(xiàn)3]
日本專利No. 3945894發(fā)明內(nèi)容
當(dāng)對參考信號執(zhí)行反饋控制時(shí)，DLL進(jìn)入鎖定狀態(tài)并且生成延遲信號。因此，在使用DLL的時(shí)鐘生成電路中，如果參考信號停止，則不能執(zhí)行反饋控制，從而也停止生成時(shí)鐘。參考信號的停止原因可能是由于時(shí)鐘生成電路中的不穩(wěn)定狀態(tài)所致的故障。
為了防止這樣的故障，在專利文獻(xiàn)3中描述了用于在通電時(shí)使電路復(fù)位的通電復(fù)位信號。
圖10示出了現(xiàn)有技術(shù)的時(shí)鐘生成電路中的通電復(fù)位信號的復(fù)位操作。當(dāng)對設(shè)備通電(S901)時(shí)，先激活通電復(fù)位電路并且生成通電復(fù)位信號(S902)，生成的通電復(fù)位信號使時(shí)鐘生成電路的內(nèi)部狀態(tài)復(fù)位(S903)，然后生成時(shí)鐘并且正常操作開始(S904)。
然而在由通電復(fù)位信號復(fù)位時(shí)，電源在通電時(shí)的啟動(dòng)條件可以影響和控制是否執(zhí)行復(fù)位。
圖11示出了在通電時(shí)在電源電壓與通電復(fù)位信號之間的關(guān)系。根據(jù)電壓波形在通電之后的上升來生成通電信號。當(dāng)電壓波形的梯度如圖11中的(a)所示為適度時(shí)，通電復(fù)位信號的脈沖寬度為寬，而當(dāng)電壓波形的梯度如圖11中的(b)所示為大時(shí)，通電復(fù)位信號的脈沖寬度為窄。因此，當(dāng)電壓波形銳利時(shí)，通電復(fù)位信號很窄，從而可能不根據(jù)電路正確執(zhí)行復(fù)位。在這一情況下，未復(fù)位時(shí)鐘生成電路并且時(shí)鐘的生成保持停止。如果將根據(jù)電源的所有上升波形生成使電路確實(shí)復(fù)位的通電復(fù)位信號，則需要為顯示設(shè)備制造商定義顯示設(shè)備驅(qū)動(dòng)電路的電源的上升時(shí)間的規(guī)范，從而削弱顯示設(shè)備驅(qū)動(dòng)電路的通用性。另外， 即使在最壞條件下仍然需要遵守電源的上升時(shí)間的規(guī)范，從而通電復(fù)位在規(guī)范定義的時(shí)間段期間有效。因此，終端用戶需要等待僅在最壞條件下必要的時(shí)間段以便啟動(dòng)設(shè)備。另外， 即使顯示設(shè)備制造商試圖縮短電源的上升時(shí)間以縮短顯示設(shè)備在通電之后的啟動(dòng)時(shí)間，驅(qū)動(dòng)電路在規(guī)范定義的時(shí)間段期間也不啟動(dòng)，從而這也削弱了顯示設(shè)備驅(qū)動(dòng)電路的通用性。
如果電路在正常操作開始之后出現(xiàn)故障，則僅通過通電復(fù)位信號的復(fù)位不能正常地生成時(shí)鐘。
圖12示出了其中在現(xiàn)有技術(shù)的時(shí)鐘生成電路中通電復(fù)位之后出現(xiàn)故障的操作。 如圖10中所示，通電并且正常操作在通電復(fù)位之后開始(S901至S904)。隨后，如果電路的內(nèi)部狀態(tài)由于外部噪聲等而變得不穩(wěn)定，則停止生成時(shí)鐘(S905)。如果未恢復(fù)內(nèi)部狀態(tài)，則保持停止生成時(shí)鐘而不恢復(fù)(S906)。
如上文描述的那樣，在現(xiàn)有技術(shù)的時(shí)鐘生成電路中有如下問題即使通電復(fù)位信號用來從其中停止生成時(shí)鐘的狀態(tài)恢復(fù)狀態(tài)，仍然可能在通電時(shí)不復(fù)位電路，并且不可能在故障出現(xiàn)于正常操作期間時(shí)恢復(fù)正常狀態(tài)。
根據(jù)本發(fā)明一個(gè)方面的一種時(shí)鐘生成電路包括時(shí)鐘提取電路，從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘；以及停止檢測電路，基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止并且輸出將時(shí)鐘提取電路復(fù)位為初始狀態(tài)的復(fù)位信號。
根據(jù)本發(fā)明另一方面的顯示設(shè)備驅(qū)動(dòng)電路包括時(shí)鐘提取電路，從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘；時(shí)鐘輸出電路，輸出通過對提取時(shí)鐘執(zhí)行延遲控制而獲得的恢復(fù)時(shí)鐘；停止檢測電路，基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止并且輸出將時(shí)鐘提取電路復(fù)位為初始狀態(tài)的復(fù)位信號；串行-并行轉(zhuǎn)換電路，基于恢復(fù)時(shí)鐘將嵌入信號中包括的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)；以及驅(qū)動(dòng)信號輸出電路，根據(jù)并行數(shù)據(jù)輸出用于驅(qū)動(dòng)顯示設(shè)備的驅(qū)動(dòng)信號。
另外，根據(jù)本發(fā)明又一方面的一種時(shí)鐘生成電路的控制方法是如下時(shí)鐘生成電路的控制方法，該時(shí)鐘生成電路包括從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘的時(shí)鐘提取電路，并且包括以下步驟基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止；以及當(dāng)檢測到提取時(shí)鐘的停止時(shí)將時(shí)鐘提取電路復(fù)位為初始狀態(tài)。
在本發(fā)明的方面中，基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止，并且使時(shí)鐘提取電路復(fù)位，從而即使當(dāng)時(shí)鐘在通電過程和正常操作期間停止時(shí)仍然可以可靠地恢復(fù)正常狀態(tài)。
根據(jù)本發(fā)明的方面，可以提供一種即使在通電過程和正常操作期間仍然可以從其中停止生成時(shí)鐘的狀態(tài)可靠地恢復(fù)的時(shí)鐘生成電路、顯示設(shè)備驅(qū)動(dòng)電路和時(shí)鐘生成電路的控制方法。


圖I是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的顯示系統(tǒng)的配置的框圖2是示出了根據(jù)本發(fā)明實(shí)施例的時(shí)鐘生成電路的配置的框圖3是示出了根據(jù)本發(fā)明實(shí)施例的時(shí)鐘生成電路的操作的時(shí)序圖4是示出了根據(jù)本發(fā)明實(shí)施例的停止檢測電路的配置的框圖5是示出了根據(jù)本發(fā)明實(shí)施例的停止檢測電路的操作的流程圖6是示出了根據(jù)本發(fā)明實(shí)施例的停止檢測電路的電路配置的電路圖7是示出了根據(jù)本發(fā)明實(shí)施例的停止檢測電路的操作的時(shí)序圖8是示出了根據(jù)本發(fā)明實(shí)施例的停止檢測電路的操作的時(shí)序圖9A和圖9B是用于說明根據(jù)本發(fā)明實(shí)施例的停止檢測電路的操作的圖10是示出了現(xiàn)有技術(shù)的時(shí)鐘生成電路的操作的流程圖11是用于說明現(xiàn)有技術(shù)的時(shí)鐘生成電路中的通電復(fù)位信號的波形圖；以及
圖12是示出了現(xiàn)有技術(shù)的時(shí)鐘生成電路的操作的流程圖。
具體實(shí)施方式
下文將參照附圖具體描述本發(fā)明的一個(gè)實(shí)施例。
首先，將參照圖I描述根據(jù)本發(fā)明實(shí)施例的顯示系統(tǒng)的配置。如圖I中所示，顯示系統(tǒng)包括顯示面板(顯示設(shè)備)200和用于驅(qū)動(dòng)顯示面板的驅(qū)動(dòng)設(shè)備(驅(qū)動(dòng)電路)100。
顯示面板200根據(jù)從驅(qū)動(dòng)設(shè)備100供應(yīng)的驅(qū)動(dòng)信號驅(qū)動(dòng)顯示像素并且生成所需顯示。顯示面板200例如是液晶顯示面板、等離子體顯示面板或者有機(jī)EL顯示面板。顯示面板200具有用于驅(qū)動(dòng)多個(gè)像素的多個(gè)源極線和多個(gè)柵極線，并且驅(qū)動(dòng)設(shè)備100的驅(qū)動(dòng)信號供應(yīng)到該源極線和柵極線。
向驅(qū)動(dòng)設(shè)備100中輸入包括顯示數(shù)據(jù)和時(shí)鐘的嵌入信號，并且驅(qū)動(dòng)設(shè)備100根據(jù)顯示數(shù)據(jù)輸出驅(qū)動(dòng)信號。驅(qū)動(dòng)設(shè)備100包括時(shí)鐘數(shù)據(jù)恢復(fù)電路8和驅(qū)動(dòng)信號輸出電路9。 雖然驅(qū)動(dòng)設(shè)備100例如是一個(gè)芯片的半導(dǎo)體設(shè)備，但是時(shí)鐘數(shù)據(jù)恢復(fù)電路8和驅(qū)動(dòng)信號輸出電路9中的每個(gè)電路可以是一個(gè)芯片的半導(dǎo)體設(shè)備。
向驅(qū)動(dòng)設(shè)備100中輸入的嵌入信號是高速串行I/F接收的串行信號，并且例如嵌入信號在稱為數(shù)據(jù)時(shí)段的時(shí)段中分離地包括數(shù)據(jù)分量和時(shí)鐘分量，并且在稱為直通 (through)時(shí)段的時(shí)段中僅包括時(shí)鐘分量。
時(shí)鐘數(shù)據(jù)恢復(fù)電路8從輸入的嵌入信號再現(xiàn)時(shí)鐘并且將串行信號轉(zhuǎn)換成并行信號。時(shí)鐘數(shù)據(jù)恢復(fù)電路8包括接收電路2、串行-并行轉(zhuǎn)換電路3和時(shí)鐘生成電路I。
接收電路2向串行-并行轉(zhuǎn)換電路3和時(shí)鐘生成電路I輸出輸入的嵌入信號。具體而言，接收電路2將作為差動(dòng)信號輸入的信號轉(zhuǎn)換成串行-并行轉(zhuǎn)換電路3和時(shí)鐘生成電路I可以處理的由高電平和低電平形成的數(shù)字信號并且輸出該數(shù)字信號。在這一例子中，嵌入信號是小幅度差動(dòng)信號，從而提供接收電路2。然而如果嵌入信號是CMOS信號，則可以向串行-并行轉(zhuǎn)換電路3和時(shí)鐘生成電路I中直接輸入嵌入信號而不使用接收電路2。
時(shí)鐘生成電路I從輸入的嵌入信號提取時(shí)鐘以生成恢復(fù)時(shí)鐘并且向串行-并行轉(zhuǎn)換電路3輸出恢復(fù)時(shí)鐘。后文將描述時(shí)鐘生成電路I。
串行-并行轉(zhuǎn)換電路3在基于恢復(fù)時(shí)鐘的定時(shí)將嵌入信號中包括的串行信號的顯示數(shù)據(jù)(灰度數(shù)據(jù))轉(zhuǎn)換成并行信號。
驅(qū)動(dòng)信號輸出電路9根據(jù)轉(zhuǎn)換成并行化信號的顯示數(shù)據(jù)輸出驅(qū)動(dòng)信號。驅(qū)動(dòng)信號輸出電路9包括移位寄存器鎖存電路4、D/A轉(zhuǎn)換器5、電壓跟隨器電路6和邏輯控制電路 7。
移位寄存器鎖存電路4保持輸入的并行信號直至與輸出數(shù)目對應(yīng)的所有灰度信號在鎖存電路中由移位寄存器依次設(shè)置并且在所有并行信號(灰度信號)被設(shè)置時(shí)的定時(shí)向D/A轉(zhuǎn)換器5輸出并行信號(灰度信號)。
D/A轉(zhuǎn)換器5具有數(shù)目與驅(qū)動(dòng)電路的輸出數(shù)目對應(yīng)的D/A轉(zhuǎn)換器、根據(jù)邏輯控制電路7的控制將作為數(shù)字信號輸入的并行信號轉(zhuǎn)換成模擬信號并且向電壓跟隨器電路6輸出模擬信號。
電壓跟隨器電路6具有數(shù)目與驅(qū)動(dòng)電路的輸出數(shù)目對應(yīng)的電壓跟隨器放大器電路、放大輸入的模擬信號以根據(jù)邏輯控制電路7的控制來生成驅(qū)動(dòng)信號并且向顯示面板輸出驅(qū)動(dòng)信號。
接著將描述驅(qū)動(dòng)設(shè)備100的時(shí)鐘數(shù)據(jù)恢復(fù)電路8中提供的時(shí)鐘生成電路I。
圖2示出了時(shí)鐘生成電路I的配置。如圖2中所示，時(shí)鐘生成電路I包括時(shí)鐘提取電路10、DLL (延遲鎖定環(huán))20和停止檢測電路30。
向時(shí)鐘提取電路10中輸入嵌入信號和提取控制信號。時(shí)鐘提取電路10在根據(jù)提取控制信號的提取范圍中從輸入的嵌入信號提取時(shí)鐘并且輸出提取的時(shí)鐘作為提取時(shí)鐘。 時(shí)鐘提取電路10中的內(nèi)部電路狀態(tài)由復(fù)位信號復(fù)位為初始狀態(tài)。具體而言，輸入高電平信號作為復(fù)位信號，復(fù)位圖2等中未示出的觸發(fā)器的狀態(tài)。
DLL 20是時(shí)鐘輸出電路，該電路對時(shí)鐘提取電路10提取的提取時(shí)鐘執(zhí)行延遲控制并且生成和輸出恢復(fù)時(shí)鐘。例如DLL 20輸出具有不同相位的多個(gè)時(shí)鐘(多個(gè)時(shí)鐘)之一作為恢復(fù)時(shí)鐘。DLL 20包括延遲線21、相位比較器22和電荷泵23。
向延遲線21中輸入提取時(shí)鐘和延遲控制信號。延遲線21根據(jù)延遲控制信號延遲提取時(shí)鐘以生成恢復(fù)時(shí)鐘。另外，延遲線21按照提取控制信號控制時(shí)鐘提取電路10的提取范圍。例如提取范圍由恢復(fù)時(shí)鐘控制。
向相位比較器22中輸入恢復(fù)時(shí)鐘。相位比較器22檢測恢復(fù)時(shí)鐘的相位并且根據(jù)相位差輸出相位差信號。雖然圖2中未示出，但是例如相位比較器22比較恢復(fù)時(shí)鐘與提取時(shí)鐘的相位并且根據(jù)相位之差生成相位差信號。
向電荷泵23中輸入相位差信號。電荷泵23升高相位差信號的電壓電平并且輸出相位差信號作為延遲控制信號。延遲線的延遲數(shù)量由延遲控制信號控制。
向停止檢測電路30中輸入提取時(shí)鐘和嵌入信號。停止檢測電路30基于提取時(shí)鐘和嵌入信號檢測提取時(shí)鐘的停止。當(dāng)停止檢測電路30檢測到提取時(shí)鐘的停止時(shí)，停止檢測電路30向時(shí)鐘提取電路10輸出復(fù)位信號。
下文將描述停止檢測電路30。首先，將描述停止檢測電路30將檢測的提取時(shí)鐘。
圖3示出了當(dāng)時(shí)鐘提取電路10正常時(shí)和當(dāng)時(shí)鐘提取電路10異常時(shí)的提取時(shí)鐘。 如圖3(a)中所示，向時(shí)鐘提取電路10中輸入來自DLL 20的提取控制信號以及嵌入信號。
在正常時(shí)間，如圖3(b)中所示，當(dāng)輸入嵌入信號時(shí)，時(shí)鐘提取電路10在提取控制信號控制的范圍中提取時(shí)鐘分量并且生成提取時(shí)鐘。
然后提取時(shí)鐘輸入到DLL 20中并且通過延遲線21、相位比較器22和電荷泵23而反饋回延遲線21。如果向DLL 20中連續(xù)輸入提取時(shí)鐘，則DLL 20處于鎖定狀態(tài)中。
然而，可能有如下操作條件，其中未根據(jù)時(shí)鐘提取電路10的內(nèi)部電路的狀態(tài)和來自DLL 20的輸入的狀態(tài)提取時(shí)鐘。具體而言，時(shí)鐘提取電路10包括用于保持內(nèi)部狀態(tài)的內(nèi)部電路(比如附圖中未示出的觸發(fā)器)，并且如果電路的內(nèi)部狀態(tài)變得不穩(wěn)定并且表明異常值，則故障可能出現(xiàn)。
在這樣的異常時(shí)間期間，時(shí)鐘提取電路10不能正常提取時(shí)鐘，從而停止輸出提取時(shí)鐘。因而如圖3 (c)和圖3 (d)中所示，時(shí)鐘提取電路10的輸出保持于高電平或者低電平。 其中未提取時(shí)鐘分量并且未輸出時(shí)鐘分量的狀態(tài)稱為提取時(shí)鐘的停止。
然后，未向延遲線21、相位比較器22和電荷泵23供應(yīng)時(shí)鐘，從而并無反饋出現(xiàn)且不能鎖定DLL 20。因此，時(shí)鐘提取電路10由于內(nèi)部狀態(tài)而不能提取時(shí)鐘，并且不能鎖定DLL 20，從而時(shí)鐘提取電路10和DLL 20保持于操作停止?fàn)顟B(tài)。
在本發(fā)明中，為了從這一狀態(tài)可靠地恢復(fù)，停止檢測電路30檢測提取時(shí)鐘的停止并且使時(shí)鐘提取電路10復(fù)位。
接著將參照圖4和圖5描述本發(fā)明的停止檢測電路30的配置和操作的概況。
如圖4中所示，停止檢測電路30包括嵌入信號監(jiān)視單元31、提取時(shí)鐘監(jiān)視單元32 和比較器33。
向嵌入信號監(jiān)視單兀31中輸入嵌入信號。嵌入信號監(jiān)視單兀31基于嵌入信號輸出第一比較信號?；谝蚕驎r(shí)鐘提取電路10中輸入的嵌入信號的信號是用于檢測提取時(shí)鐘的停止的信號并且可以通過比較器33進(jìn)行比較。
向提取時(shí)鐘監(jiān)視單元32中輸入提取時(shí)鐘。提取時(shí)鐘監(jiān)視單元32基于提取時(shí)鐘輸出第二比較信號?；谔崛r(shí)鐘的信號是用于檢測提取時(shí)鐘的停止的信號并且可以通過比較器33進(jìn)行比較。
例如，即使向時(shí)鐘生成電路I中輸入的信號是高速串行I/F的嵌入信號，第一比較信號和第二比較信號仍然是具有如下頻率的信號，可以在可靠定時(shí)按照這些頻率比較第一比較信號與第二比較信號。
比較器33比較第一比較信號與第二比較信號、基于比較結(jié)果檢測提取時(shí)鐘的停止并且輸出復(fù)位信號。換而言之，比較器33通過比較基于嵌入信號的信號的信號電平與基于提取時(shí)鐘的信號的信號電平來檢測提取時(shí)鐘的停止。盡管檢測到基于嵌入信號的第一比較信號，但是如果未檢測到基于提取時(shí)鐘的第二比較信號，則比較器33確定提取時(shí)鐘停止。確保在每個(gè)特定時(shí)間段內(nèi)在嵌入信號中輸入時(shí)鐘沿。另一方面，其停止?fàn)顟B(tài)被校驗(yàn)的提取時(shí)鐘是顯示設(shè)備驅(qū)動(dòng)電路的系統(tǒng)時(shí)鐘(恢復(fù)時(shí)鐘)的原始信號，從而需要使用操作嵌入信號來檢測提取時(shí)鐘的停止。如上文描述的那樣，可以僅通過比較嵌入信號與提取時(shí)鐘來正確檢測提取時(shí)鐘的停止。
將描述停止檢測電路30的操作。首先，當(dāng)對包括驅(qū)動(dòng)設(shè)備100的系統(tǒng)通電(SlOl) 時(shí)，向所有內(nèi)部電路(比如時(shí)鐘提取電路10、DLL 20和停止檢測電路30)供電，并且電路的操作開始。
在本實(shí)施例中，接收電路2和DLL 20是模擬電路，而時(shí)鐘提取電路10和停止檢測電路30是數(shù)字電路。模擬電路直至電源電壓達(dá)到指定值才有望正確操作。然而具有簡單電路配置的數(shù)字電路即使在電源電壓仍然低之時(shí)仍可操作。
當(dāng)電源電壓超過某一電平時(shí)，從外界輸入嵌入信號，并且接收電路2操作。時(shí)鐘提取電路10和停止檢測電路30已經(jīng)準(zhǔn)備好如上文描述的那樣操作，從而執(zhí)行提取時(shí)鐘的停止確定(S102)。如后文描述的那樣按照預(yù)定間隔執(zhí)行停止確定。具體而言，嵌入信號監(jiān)視單元31基于嵌入信號生成第一比較信號，提取時(shí)鐘監(jiān)視單元31基于提取時(shí)鐘生成第二比較信號，并且比較器33比較第一比較信號與第二比較信號。
通常，在電源啟動(dòng)期間輸入的嵌入信號是其中僅包括時(shí)鐘沿的數(shù)據(jù)改變的信號或者其中串行信號的數(shù)據(jù)最頻繁改變的信號(例如101010...)。
緊接在通電(SlOl)之后，如上文描述的那樣，作為模擬電路的接收電路2和DLL 20正常操作是不期望的。因此在停止確定(S102)中確定提取時(shí)鐘停止(S103，是)并且重復(fù)復(fù)位時(shí)鐘提取電路(S104)。這以與現(xiàn)有技術(shù)中的通電復(fù)位相同的方式工作。與現(xiàn)有技術(shù)不同在于當(dāng)必需條件變成準(zhǔn)備就緒并且確定提取時(shí)鐘未停止時(shí)，不復(fù)位時(shí)鐘提取電路并且正常操作開始。因而有顯示設(shè)備驅(qū)動(dòng)電路在通電之后的啟動(dòng)時(shí)間為必需的最少這樣的優(yōu)
如果停止確定的結(jié)果是確定提取時(shí)鐘未停止(S103)，則不復(fù)位時(shí)鐘提取電路并且重復(fù)執(zhí)行停止確定(S102)。具體而言，如果第一比較信號的信號電平和第二比較信號的信號電平相互對應(yīng)，則比較器33確定提取時(shí)鐘未停止，從而比較器33不輸出復(fù)位信號。如果在高電平輸出基于嵌入信號的信號并且也在高電平輸出基于提取時(shí)鐘的信號，則確定時(shí)鐘提取電路10正常操作。如果在低電平輸出基于嵌入信號的信號并且也在低電平輸出基于提取時(shí)鐘的信號，則也確定時(shí)鐘提取電路10正常操作。
如果停止確定的結(jié)果是確定提取時(shí)鐘停止(S103)，則復(fù)位時(shí)鐘提取電路(S104)。 在除了在通電過程期間之外的正常操作中，如果復(fù)位時(shí)鐘提取電路10，則一般而言時(shí)鐘提取電路10截至提取時(shí)鐘的下一次停止確定的時(shí)間返回到正常操作。隨后按照后文描述的預(yù)定間隔進(jìn)一步執(zhí)行停止確定(S102)。具體而言，如果第一比較信號的信號電平和第二比較信號的信號電平不相互對應(yīng)，則比較器33確定提取時(shí)鐘停止，從而比較器33輸出復(fù)位信號。如果在高電平輸出基于嵌入信號的信號并且如圖3中的提取時(shí)鐘的異常時(shí)間(d)所示在低電平輸出基于提取時(shí)鐘的信號，則確定時(shí)鐘提取電路10異常。由此例如檢測提取時(shí)鐘在低電平停止。
也有可能檢測到提取時(shí)鐘在高電平停止。例如如果提取時(shí)鐘如在圖3中的提取時(shí)鐘的異常時(shí)間(C)所示在高電平停止，則以與上文描述的方式相同的方式，可以在基于嵌入信號的信號是高電平而基于提取時(shí)鐘的信號是低電平時(shí)檢測提取時(shí)鐘的停止，并且可以在基于嵌入信號的信號是低電平而基于提取時(shí)鐘的信號是高電平時(shí)檢測提取時(shí)鐘的停止。
以這一方式，一直按照預(yù)定間隔重復(fù)確定提取時(shí)鐘的停止。因此如果在通電過程期間未從時(shí)鐘提取電路輸出提取時(shí)鐘，則檢測提取時(shí)鐘的停止并且執(zhí)行復(fù)位，而如果在正常操作期間由于外部噪聲而未從時(shí)鐘提取電路輸出提取時(shí)鐘，則也檢測提取時(shí)鐘的停止并且執(zhí)行復(fù)位。
接著將參照圖6至圖9具體描述本發(fā)明的停止檢測電路30的配置和操作。
如圖6中所示，嵌入信號監(jiān)視單元31包括將嵌入信號的頻率除以2N的分頻電路31a。分頻電路31a包括用于將頻率除以2"的N個(gè)觸發(fā)器311至31N。分頻電路31a也是計(jì)數(shù)器電路，其中多個(gè)觸發(fā)器311至31N以級聯(lián)連接耦合。
向第一級觸發(fā)器311的時(shí)鐘端子中輸入嵌入信號。在每個(gè)觸發(fā)器中，反相輸出端子耦合到數(shù)據(jù)輸入端子，并且正常輸出端子耦合到下一級觸發(fā)器的數(shù)據(jù)輸入端子。從第N 級觸發(fā)器31N的正常輸出端子輸出通過將嵌入信號的頻率除以2N而獲得的1/2N頻率信號。 這里輸出嵌入信號的1//頻率信號作為第一比較信號。
如上文描述的那樣，嵌入信號監(jiān)視單元31是分頻電路并且包括自由運(yùn)行計(jì)數(shù)器， 從而嵌入信號監(jiān)視單元31無論每個(gè)觸發(fā)器的內(nèi)部狀態(tài)如何都可以操作。具體而言，如果每個(gè)觸發(fā)器的內(nèi)部狀態(tài)由于通電過程或者外部噪聲而不穩(wěn)定，則計(jì)數(shù)器的初始值可以變化。 然而如果僅輸入嵌入信號，則計(jì)數(shù)器一直操作并且生成分頻信號。雖然在這一例子中使用低功率消耗的異步計(jì)數(shù)器，但是使用嵌入信號作為輸入時(shí)鐘的同步計(jì)數(shù)器當(dāng)然可以執(zhí)行相同功能。
提取時(shí)鐘監(jiān)視單元32包括將分頻信號移位的移位電路32a。移位電路32a包括一個(gè)觸發(fā)器321。觸發(fā)器321根據(jù)在輸入提取時(shí)鐘時(shí)的定時(shí)鎖存和輸出嵌入信號的1/2N頻率信號。這里，輸出通過按照提取時(shí)鐘將嵌入信號的1/2N頻率信號移位而獲得的移位信號作為第二比較信號。這里，描述其中使用提取時(shí)鐘作為移位電路32a的時(shí)鐘信號(待測試信號)的例子。然而待測試的信號未必限于提取時(shí)鐘，而是可以測試基于提取時(shí)鐘操作的任何信號。例如可以使用恢復(fù)時(shí)鐘等作為待測試信號。
比較器33包括異或電路331和觸發(fā)器332。異或電路331輸出通過對嵌入信號的1/2N頻率信號和在觸發(fā)器321中通過按照提取時(shí)鐘將1/2N頻率信號移位而獲得的移位信號執(zhí)行異或運(yùn)算而獲得的運(yùn)算結(jié)果。具體而言，異或電路331在1/2n頻率信號和移位信號的信號電平相同時(shí)輸出低電平，并且異或電路331在1/^頻率信號和移位信號的信號電平不同時(shí)輸出高電平。
觸發(fā)器332在預(yù)定定時(shí)輸出異或電路331的運(yùn)算結(jié)果。輸出的定時(shí)是基于嵌入信號的定時(shí)。具體而言，該定時(shí)是分頻電路的分頻信號的定時(shí)，并且這里，該定時(shí)是通過將嵌入信號的頻率除以而獲得的IAn-1頻率信號。觸發(fā)器332在l/Y—1頻率信號的下降沿定時(shí)鎖存異或電路331的輸出并且輸出異或電路331的輸出作為復(fù)位信號。
圖7示出了本發(fā)明的停止檢測電路在提取時(shí)鐘被正常提取時(shí)的具體操作。
當(dāng)如圖7(a)中所示向分頻電路31a中輸入嵌入信號時(shí)，從每個(gè)觸發(fā)器依次輸出分頻信號。具體而言，從第一級觸發(fā)器311輸出嵌入信號的1/2頻率信號，如圖7(b)所示從第(N-I)級觸發(fā)器31 (N-I)輸出嵌入信號的l/2N_i頻率信號，并且如圖7(c)中所示從第N 級觸發(fā)器31N輸出嵌入信號的1/2N頻率信號。
如圖7(d)中所示，移位電路32a輸出通過按照提取時(shí)鐘將嵌入信號的1/2N頻率信號移位而獲得的移位信號。具體而言，輸出觸發(fā)器321在提取時(shí)鐘的上升沿定時(shí)鎖存的信號。這里，觸發(fā)器321將1/^頻率信號移位提取時(shí)鐘的一個(gè)時(shí)鐘。
另外如圖7(f)中所示，在1/2H頻率信號的下降沿定時(shí)，1/2N頻率信號和移位信號是高電平，從而復(fù)位信號保持為低電平。具體而言，在1/2H頻率信號的下降沿定時(shí)，1/2n 頻率信號和移位信號是高電平，并且異或電路331的輸出是低電平，從而觸發(fā)器332的輸出是低電平。
如上文描述的那樣，在圖7中，提取時(shí)鐘未停止，從而按照提取時(shí)鐘將1/2N頻率信號移位。向異或電路中輸入的移位信號和在移位之前的1/2N頻率信號在1/2H頻率信號的下降沿總是相同電平，從而觸發(fā)器的輸出一直是低電平。因此盡管時(shí)鐘提取電路10輸出提取時(shí)鐘，但是不向時(shí)鐘提取電路中輸入復(fù)位信號。
圖8示出了本發(fā)明的停止檢測電路在提取時(shí)鐘停止時(shí)的具體操作。
以與圖7中相同的方式，分頻電路31a輸出如圖8中的(a)至(C)所示嵌入信號的1/2N頻率信號。然而這里如圖8(e)所示，提取時(shí)鐘由于通電過程、外部噪聲等的影響而停止。
因此如圖8(d)所示，移位電路32不輸出通過對1/2n頻率信號移位而獲得的移位信號。另外如圖8(f)所示，在l/2N_i頻率信號的下降沿定時(shí)，1/2N頻率信號是高電平，并且移位信號是低電平，從而復(fù)位信號變成高電平，而在1/2H頻率信號的下一下降沿定時(shí)1/2n 頻率信號和移位信號是低電平，從而復(fù)位信號變成低電平。因而復(fù)位信號交替地重復(fù)高電平和低電平。
當(dāng)復(fù)位信號變成高電平時(shí)，初始化時(shí)鐘提取電路10的內(nèi)部電路狀態(tài)，從而時(shí)鐘提取電路10從異常狀態(tài)恢復(fù)并且開始生成提取時(shí)鐘。然后，操作返回到圖7中所示狀態(tài)，并且檢測提取時(shí)鐘，從而停止復(fù)位信號的輸出。例如雖然在圖8中輸出兩個(gè)復(fù)位信號，但是如果一個(gè)復(fù)位信號啟動(dòng)提取時(shí)鐘的生成，則僅輸出一個(gè)復(fù)位信號。如果即使兩個(gè)復(fù)位信號也未啟動(dòng)提取時(shí)鐘的生成，則進(jìn)一步輸出復(fù)位信號并且重復(fù)輸出直至啟動(dòng)提取時(shí)鐘的生成。
在圖8中，提取時(shí)鐘停止，從而移位電路32a的移位信號變成固定值并且嵌入信號的1/2N頻率信號交替地重復(fù)高電平和低電平。因此向異或電路中輸入的1/2N頻率信號和移位信號無法在1/2"-1頻率信號的每兩個(gè)下降沿相互對應(yīng)，從而觸發(fā)器的輸出交替地重復(fù)高電平和低電平。因此，在時(shí)鐘提取電路10上以1/2N頻率信號的頻率交替地重復(fù)復(fù)位信號的輸入和復(fù)位信號的釋放。重復(fù)上述操作直至提取時(shí)鐘開始。雖然在圖8中描述其中提取時(shí)鐘在低電平停止的情況，但是當(dāng)提取時(shí)鐘在高電平停止時(shí)，也不生成移位信號，從而執(zhí)行相似操作而復(fù)位信號的輸入和釋放的定時(shí)顛倒。
這里，在嵌入信號的1/2N頻率信號的高電平時(shí)段或者低電平時(shí)段中檢測提取時(shí)鐘，從而1/2N頻率信號的周期需要至少比提取時(shí)鐘的周期更長。具體而言，在輸入的嵌入信號和時(shí)鐘提取電路10的操作正常時(shí)，1/2N頻率信號的周期比在包括提取時(shí)鐘的嵌入信號上疊加的串行信號的一位長度時(shí)間更長。圖7和圖8示出了將嵌入信號的頻率除以8 (23)作為嵌入信號的1/2N頻率的例子。在這一例子中，假設(shè)嵌入信號中包括的原始串行數(shù)據(jù)的數(shù)據(jù)長度是16位或者更少。可以通過將嵌入信號的頻率除以比在嵌入信號中包括的原始串行數(shù)據(jù)的數(shù)據(jù)長度值更大的數(shù)來正確檢測提取時(shí)鐘。
在嵌入信號中，根據(jù)疊加的串行數(shù)據(jù)的值生成與第一時(shí)鐘的邊沿相同的邊沿，這些邊沿(包括第一時(shí)鐘的邊沿)的數(shù)目上至數(shù)據(jù)長度值的一半。可以通過將嵌入信號的頻率除以比串行數(shù)據(jù)的數(shù)據(jù)長度值更大的數(shù)在原始提取時(shí)鐘的周期中執(zhí)行提取時(shí)鐘的停止確定至多一次。當(dāng)然有如下情況，在該情況下在串行數(shù)據(jù)的所有值相同(僅高值或者低值) 時(shí)在原始提取時(shí)鐘的周期中不出現(xiàn)停止確定。然而根據(jù)嵌入信號的規(guī)范，無誤地生成第一時(shí)鐘的邊沿，從而即使停止確定的周期變得稍微更長仍然無實(shí)質(zhì)問題。
在圖7和圖8中，在比較嵌入信號的1/2N頻率信號與移位信號時(shí)的定時(shí)是嵌入信號的IAn-1頻率信號的下降沿定時(shí)。該定時(shí)在1/2N頻率信號的高電平時(shí)段或者低電平時(shí)段的中心附近，從而可以可靠地比較1/^頻率信號與移位信號。如圖9A中所示，在比較嵌入信號的1/2N頻率信號與移位信號時(shí)的定時(shí)可以是其中1/^頻率信號的高電平時(shí)段和移位信號的高電平時(shí)段相互重疊的其它定時(shí)。然而為了無誤地比較，希望盡可能在兩個(gè)信號的高電平時(shí)段的中心附近比較信號。
在圖7和圖8中示出了其中移位信號從嵌入信號的1/^頻率信號移位提取時(shí)鐘的一個(gè)時(shí)鐘的例子。如圖9B中所示，如果移位信號和1/^頻率信號在比較信號時(shí)的定時(shí)相互重疊，則移位信號可以從1/^頻率信號進(jìn)一步移位。然而為了無誤地比較，希望兩個(gè)信號的高電平時(shí)段在盡可能長的時(shí)段中相互重疊。另一方面，可以在比一個(gè)時(shí)鐘更早的定時(shí)從移位電路輸出1/2N頻率信號。
如上文描述的那樣，在本發(fā)明中檢測來自時(shí)鐘提取電路(該電路從嵌入信號提取時(shí)鐘)的提取時(shí)鐘輸出的停止，并且復(fù)位時(shí)鐘提取電路。由此，即使在通電過程或者正常操作中，也復(fù)位時(shí)鐘提取電路，從而可以初始化時(shí)鐘提取電路的內(nèi)部狀態(tài)并且重新啟動(dòng)提取時(shí)鐘的生成。
另外，基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止，從而即使在嵌入信號的周期不恒定時(shí)仍然可以準(zhǔn)確檢測提取時(shí)鐘的停止。
可以在啟動(dòng)電源之時(shí)執(zhí)行復(fù)位而不像現(xiàn)有技術(shù)的方式中那樣使用通電復(fù)位信號， 并且即使在啟動(dòng)電源之時(shí)完成復(fù)位之后提取時(shí)鐘在正常操作期間停止時(shí)也仍然可以恢復(fù)提取時(shí)鐘。
為了獲得充分通電復(fù)位信號，在啟動(dòng)電源時(shí)需要比必需更多的時(shí)間。然而在本發(fā)明中可以通過將嵌入信號的頻率除以比原始串行數(shù)據(jù)的數(shù)據(jù)長度值更大的數(shù)并且使嵌入信號的數(shù)據(jù)改變最大來以必需的最少的等待時(shí)間完成啟動(dòng)電源。由于觸發(fā)器和異或電路， 所以操作不受內(nèi)部狀態(tài)影響，從而可以檢測提取時(shí)鐘的停止并且通過執(zhí)行復(fù)位來恢復(fù)外部時(shí)鐘而不受通電過程、噪聲等影響。
本發(fā)明并不限于上文描述的實(shí)施例而是可以在不脫離本發(fā)明精神實(shí)質(zhì)和范圍的范圍內(nèi)適當(dāng)加以修改。
權(quán)利要求
1.一種時(shí)鐘生成電路,包括 時(shí)鐘提取電路，從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘；以及停止檢測電路，基于所述嵌入信號和所述提取時(shí)鐘檢測所述提取時(shí)鐘的停止并且輸出將所述時(shí)鐘提取電路復(fù)位為初始狀態(tài)的復(fù)位信號。
2.根據(jù)權(quán)利要求I所述的時(shí)鐘生成電路，其中當(dāng)未檢測到所述提取時(shí)鐘而檢測到所述嵌入信號時(shí)，所述停止檢測電路輸出所述復(fù)位信號。
3.根據(jù)權(quán)利要求I所述的時(shí)鐘生成電路， 其中所述停止檢測電路包括 嵌入信號監(jiān)視單元，基于所述嵌入信號生成第一比較信號， 提取時(shí)鐘監(jiān)視單元，基于所述提取時(shí)鐘生成第二比較信號，以及比較器，比較所述第一比較信號與所述第二比較信號并且基于所述比較的結(jié)果輸出所述復(fù)位信號。
4.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路， 其中所述嵌入信號監(jiān)視單元是將所述嵌入信號的頻率分頻的分頻電路，并且 其中所述第一比較信號是通過將所述嵌入信號的頻率分頻而獲得的分頻信號。
5.根據(jù)權(quán)利要求4所述的時(shí)鐘生成電路，其中所述數(shù)據(jù)是具有固定數(shù)據(jù)長度的串行信號，并且所述分頻電路是將所述嵌入信號的頻率除以比所述串行信號的數(shù)據(jù)長度更大的數(shù)的分頻電路。
6.根據(jù)權(quán)利要求4所述的時(shí)鐘生成電路，其中所述分頻電路將所述嵌入信號的頻率分頻，使得分頻信號的周期比所述提取時(shí)鐘的周期更長。
7.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路，其中所述提取時(shí)鐘監(jiān)視單元基于所述提取時(shí)鐘和所述第一比較信號生成所述第二比較信號。
8.根據(jù)權(quán)利要求7所述的時(shí)鐘生成電路，其中所述提取時(shí)鐘監(jiān)視單元是移位電路，所述移位電路生成通過根據(jù)所述提取時(shí)鐘將所述第一比較信號的定時(shí)移位而獲得的所述第二比較信號。
9.根據(jù)權(quán)利要求8所述的時(shí)鐘生成電路， 其中所述移位電路包括觸發(fā)器，并且 其中所述觸發(fā)器根據(jù)所述提取時(shí)鐘鎖存所述第一比較信號并且輸出所述鎖存信號作為所述第二比較信號。
10.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路，其中當(dāng)所述第一比較信號的信號電平和所述第二比較信號的信號電平未相互對應(yīng)時(shí)，所述比較器輸出所述復(fù)位信號。
11.根據(jù)權(quán)利要求10所述的時(shí)鐘生成電路， 其中所述比較器包括異或電路，并且 其中所述異或電路對所述第一比較信號和所述第二比較信號執(zhí)行異或運(yùn)算并且輸出所述運(yùn)算的結(jié)果作為所述復(fù)位信號。
12.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路，其中在輸出所述提取時(shí)鐘之時(shí)，所述比較器在所述第一比較信號的高電平時(shí)段和所述第二比較信號的高電平時(shí)段相互重疊時(shí)的定時(shí)比較所述第一比較信號與所述第二比較信號。
13.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路，其中所述比較器在基于所述嵌入信號的定時(shí)比較所述第一比較信號與所述第二比較信號。
14.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路，其中所述比較器在比所述第一比較信號的周期更短的周期的定時(shí)比較所述第一比較信號與所述第二比較信號。
15.根據(jù)權(quán)利要求3所述的時(shí)鐘生成電路， 其中所述第一比較信號是通過將所述嵌入信號的頻率除以2N(N是自然數(shù))而獲得的分頻信號，并且 其中所述比較器在通過將所述嵌入信號的頻率除以而獲得的分頻信號的定時(shí)比較所述第一比較信號與所述第二比較信號。
16.根據(jù)權(quán)利要求15所述的時(shí)鐘生成電路， 其中所述比較器包括觸發(fā)器，并且 其中所述觸發(fā)器在通過將所述嵌入信號的頻率除以而獲得的分頻信號的定時(shí)鎖存所述第一比較信號與所述第二比較信號的比較結(jié)果并且輸出所述鎖存信號作為所述復(fù)位信號。
17.根據(jù)權(quán)利要求I所述的時(shí)鐘生成電路，還包括 時(shí)鐘輸出電路，輸出提取控制信號，所述提取控制信號控制時(shí)鐘的提取范圍， 其中所述時(shí)鐘提取電路基于所述提取控制信號而從所述嵌入信號提取出提取時(shí)鐘。
18.根據(jù)權(quán)利要求I所述的時(shí)鐘生成電路，還包括 時(shí)鐘輸出電路，所述時(shí)鐘輸出電路是延遲鎖定環(huán)電路， 其中所述延遲鎖定環(huán)電路包括延遲線電路，根據(jù)所述提取時(shí)鐘生成延遲信號；相位比較器，基于在所述延遲信號與所述提取時(shí)鐘之間的相位差生成相位差信號；以及電荷泵電路，升高所述相位差信號的電壓電平并且控制所述延遲線電路的延遲。
19.一種顯示設(shè)備驅(qū)動(dòng)電路，包括 時(shí)鐘提取電路，從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘； 時(shí)鐘輸出電路，輸出通過對所述提取時(shí)鐘執(zhí)行延遲控制而獲得的恢復(fù)時(shí)鐘； 停止檢測電路，基于所述嵌入信號和所述提取時(shí)鐘檢測所述提取時(shí)鐘的停止并且輸出將所述時(shí)鐘提取電路復(fù)位為初始狀態(tài)的復(fù)位信號； 串行-并行轉(zhuǎn)換電路，基于所述恢復(fù)時(shí)鐘將所述嵌入信號中包括的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)；以及 驅(qū)動(dòng)信號輸出電路，根據(jù)所述并行數(shù)據(jù)輸出用于驅(qū)動(dòng)顯示設(shè)備的驅(qū)動(dòng)信號。
20.一種時(shí)鐘生成電路的控制方法，所述時(shí)鐘生成電路包括從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘的時(shí)鐘提取電路，所述控制方法包括以下步驟 基于所述嵌入信號和所述提取時(shí)鐘檢測所述提取時(shí)鐘的停止；以及 當(dāng)檢測到所述提取時(shí)鐘的停止時(shí)將所述時(shí)鐘提取電路復(fù)位為初始狀態(tài)。
全文摘要
本發(fā)明涉及時(shí)鐘生成電路及其控制方法和顯示設(shè)備驅(qū)動(dòng)電路。提供一種即使在通電過程和正常操作期間仍然可以從其中停止生成時(shí)鐘的狀態(tài)可靠地恢復(fù)的時(shí)鐘生成電路。該時(shí)鐘生成電路包括時(shí)鐘提取電路，從時(shí)鐘和數(shù)據(jù)疊加于其上的嵌入信號提取出提取時(shí)鐘；以及停止檢測電路，基于嵌入信號和提取時(shí)鐘檢測提取時(shí)鐘的停止并且輸出將時(shí)鐘提取電路復(fù)位為初始狀態(tài)的復(fù)位信號。
文檔編號H03L7/099GK102983855SQ20121017244
公開日2013年3月20日 申請日期2012年5月25日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者大橋克尚 申請人:瑞薩電子株式會(huì)社