專利名稱：一種高壓驅動電路的制作方法
技術領域：
本發(fā)明屬于功率集成電路技術領域，涉及ー種高壓驅動電路。
背景技術：
隨著智能功率集成電路的快速發(fā)展，高壓芯片的設計越來越受關注。高壓驅動電路是高壓芯片設計中不可或缺的重要部分，它要求大驅動能力、高耐壓、小功耗和高可靠性等。同時由于控制電平為低壓邏輯，所以高壓電平轉化電路的設計也至關重要。傳統(tǒng)的高壓驅動電路如圖I所示，其包括高壓電平位移電路和輸出級電路。高壓PMOS管Pll和P12、高壓NMOS管Nll和N12、反相器INVll組成了高壓電平位移電路，其中INVll的輸入端和Nll的柵極接輸入信號，INVll的輸出端接N12的柵極，Pll的漏極、P12 的柵極和Nll的漏極相接，Pll的柵極、P12的漏極和N12的漏極耦接于S，作為高壓電平位移電路的輸出端。高壓PMOS管P13和高壓NMOS管N13組成輸出級電路，其中N13的柵極接輸入信號，P13的柵極接高壓電平位移電路的輸出端S，P13的漏極與N13的漏極相接，作為整個高壓驅動電路的輸出端。P11、P12和P13的源極都接高壓電源Vhv，N11、N12和N13的源極都接參考電位Vss (GND)0 Pll和P12寬長比相同，Nll和N12寬長比相同，輸出級P13和N13為提供大的驅動能力，有較大寬長比。當IN為低電平吋，Nll和N13關斷，N12導通；N12的導通導致Pll柵極電壓被拉低，使Pll導通；由于Pll導通，Nll關斷，P12的柵極為高壓，使P12關斷；由于P12關斷，N12導通，高壓電平位移模塊輸出端S為低電平，使P13導通；輸入級P13導通和N13關斷，使OUT輸出為ν,反之，當IN為高電平吋，Nll和N13導通，N12關斷；N11的導通導致P12柵極電壓被拉低，使P12導通；由于P12導通，N12關斷，高壓電平位移模塊輸出端S為高壓，使P13截止；輸入級P13截止和N13導通，使OUT輸出為0V。這種傳統(tǒng)的高壓驅動電路，高壓PMOS管柵極電壓信號的變化范圍都為OV Vhv,所以高壓PMOS管的柵極需要承受高壓，必須為厚柵氧器件；同時由于其包括六個高壓MOS器件，占用了大量的芯片面積；除此之外如果高壓電源Vhv擺動，會對高壓電平位移輸出信號帶來大約兩倍大小的擺動，繼而對輸出信號帶來相應擺動，降低了器件的可靠性。

發(fā)明內容
本發(fā)明針對傳統(tǒng)高壓驅動電路中只能采用高壓厚柵氧PMOS器件，占用芯片面積大和輸出信號不穩(wěn)定的問題，提供ー種高壓驅動電路。本發(fā)明的技術方案是ー種高壓驅動電路，包括高壓電平位移電路、高端輸出級電路、低端輸出級電路、電流源和死區(qū)控制電路；輸入信號IN接死區(qū)控制電路的輸入端，死區(qū)控制電路的輸出端A和B與高壓電平位移電路相接，死區(qū)控制電路的輸出端C與低端輸出級電路相接，高壓電平位移電路與電流源耦接于D，高壓電平位移電路的輸出端E控制高端輸出級電路，高端輸出級電路與低端輸出級電路的連接點F作為整個高壓驅動電路的輸出端；高壓電源Vhv與高壓電平位移電路和高端輸出級電路相連，低壓電源Vdd與死區(qū)控制電路高壓端相連，參考電位Vss與電流源低壓端、死區(qū)控制電路低壓端和低端輸出級電路相連。所述高壓電平位移電路由四個PMOS管M41、M42、M43和M44與兩個高壓NMOS管N41和N42構成。四個PMOS管M41、M42、M43和M44具有相同的寬長比，兩個高壓NMOS管N41和N42具有相同的寬長比。四個PMOS管M41、M42、M43和M44的源極都接高壓電源VHV，兩個高壓NMOS管N41和N42的源極互連并接電流源輸出端D ;第一高壓NMOS管N41的柵極接死區(qū)控制電路的輸出端A，第二高壓NMOS管N42的柵極接死區(qū)控制電路的輸出端B ;第一 PMOS管M41和第二 PMOS管M42的漏極互連并接第一高壓NMOS管N41的漏極，第三PMOS管M43和第四PMOS管M44的漏極互連并接第二高壓NMOS管N42的漏極；第一 PMOS管M41和第三PMOS管M43的柵極互連并接第一高壓NMOS管N41的漏極，第二 PMOS管M42和第四PMOS管M44的柵極互連并接第二高壓NMOS管N42的漏極。第二高壓NMOS管N42的漏極連接點E作為高壓電平位移電路的輸出端。 所述高端輸出級電路由第一高壓PMOS管P41構成；所述低端輸出級電路由第三高壓NMOS管N43構成。第一高壓PMOS管P41和第三高壓NMOS管N43都為薄柵氧器件；第一高壓PMOS管P41的源極接高壓電源Vhv，其柵極接高壓電平位移電路的輸出端E ;第一高壓PMOS管P41的漏極與第三高壓NMOS管N43的漏極互連點F作為整個高壓驅動電路的輸出端；第三高壓NMOS管N43的柵極接死區(qū)控制電路的輸出端C，其源極接參考電位VSS(GND)。所述電流源可為各種形式的電流源，但應滿足提供整個高壓驅動電路所需的電流大小。所述死區(qū)控制電路包括三路死區(qū)控制支路，整個高壓驅動電路的輸入信號IN共同輸入三路死區(qū)控制支路，三路死區(qū)控制支路的輸出端分別為A、B和C。死區(qū)控制電路中，輸出端A與C的信號同相，與B的信號反相,且輸出端A、B和C信號都有適當的延遲，以滿足高端輸出級電路和低端輸出級電路不會同時導通。本發(fā)明提供的高壓驅動電路相比傳統(tǒng)的高壓驅動電路有以下優(yōu)點使用的高壓MOS管都為薄柵氧器件；只使用了四個高壓MOS管，大大節(jié)省了芯片面積，節(jié)約了成本；引入電流源，克服了標準CMOSエ藝高壓電平位移電路輸出信號擺動的問題，提高了高壓驅動電路的可靠性。


圖I是傳統(tǒng)高壓驅動電路圖。圖2是本發(fā)明所述的高壓驅動電路結構示意圖。圖3是本發(fā)明實施例的死區(qū)控制電路模塊電路圖及其輸出端信號示意圖。圖4是本發(fā)明實施例的電平位移電路、高端輸出級、低端輸出級和電流源電路示意圖。圖5是本發(fā)明實施例中重要信號波形示意圖。
具體實施例方式為了使本發(fā)明所要解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一歩詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用干限定本發(fā)明。
ー種高壓驅動電路，包括高壓電平位移電路、高端輸出級電路、低端輸出級電路、電流源和死區(qū)控制電路；輸入信號IN接死區(qū)控制電路的輸入端，死區(qū)控制電路的輸出端A和B與高壓電平位移電路相接，死區(qū)控制電路的輸出端C與低端輸出級電路相接，高壓電平位移電路與電流源耦接于D，高壓電平位移電路的輸出端E控制高端輸出級電路，高端輸出級電路與低端輸出級電路的連接點F作為整個高壓驅動電路的輸出端；高壓電源Vhv與高壓電平位移電路和高端輸出級電路相連，低壓電源Vdd與死區(qū)控制電路高壓端相連，參考電位Vss與電流源低壓端、死區(qū)控制電路低壓端和低端輸出級電路相連。所述高壓電平位移電路由四個PMOS管M41、M42、M43和M44與兩個高壓NMOS管N41和N42構成。四個PMOS管M41、M42、M43和M44具有相同的寬長比，兩個高壓NMOS管N41和N42具有相同的寬長比。四個PMOS管M41、M42、M43和M44的源極都接高壓電源VHV，兩個高壓NMOS管N41和N42的源極互連并接電流源輸出端D ;第一高壓NMOS管N41的柵極接死區(qū)控制電路的輸出端A，第二高壓NMOS管N42的柵極接死區(qū)控制電路的輸出端B ;第 一 PMOS管M41和第二 PMOS管M42的漏極互連并接第一高壓NMOS管N41的漏極，第三PMOS管M43和第四PMOS管M44的漏極互連并接第二高壓NMOS管N42的漏極；第一 PMOS管M41和第三PMOS管M43的柵極互連并接第一高壓NMOS管N41的漏極，第二 PMOS管M42和第四PMOS管M44的柵極互連并接第二高壓NMOS管N42的漏極。第二高壓NMOS管N42的漏極連接點E作為高壓電平位移電路的輸出端。所述高端輸出級電路由第一高壓PMOS管P41構成；所述低端輸出級電路由第三高壓NMOS管N43構成。第一高壓PMOS管P41和第三高壓NMOS管N43都為薄柵氧器件；第一高壓PMOS管P41的源極接高壓電源Vhv，其柵極接高壓電平位移電路的輸出端E ;第一高壓PMOS管P41的漏極與第三高壓NMOS管N43的漏極互連點F作為整個高壓驅動電路的輸出端；第三高壓NMOS管N43的柵極接死區(qū)控制電路的輸出端C，其源極接參考電位VSS(GND)。所述死區(qū)控制電路圖如圖3左邊電路所示，包括三條死區(qū)控制支路，輸出端分別為A、B和C，由九個反相器INV31 INV39、三個電阻R31 R33和三個電容C31 C33構成。整個高壓驅動電路的輸入信號IN分別接第一反相器INV31、第三反相器INV33和第六反相器INV36的輸入端；第一反相器INV31的輸出端接第一電阻R31的一端,第一電阻R31的另一端接第二反相器INV32的輸入端，第二反相器INV32的輸出端就是死區(qū)控制電路圖的輸出端A，第二反相器INV32的輸入端與參考電位Vss (GND)之間連接第一電容C31 ;第三反相器INV33的輸出端接第二電阻R32的一端，第二電阻R32的另一端接第四反相器INV34的輸入端，第四反相器INV34的輸出端接第五反相器INV35的輸入端，第五反相器INV35的輸出端就是死區(qū)控制電路圖的輸出端B，第四反相器INV34的輸入端與參考電位Vss (GND)之間連接第二電容C32 ;第六反相器INV36的輸出端接第三電阻R33的一端，第三電阻R33的另一端接第七反相器INV37的輸入端，第七反相器INV37的輸出端接第八反相器INV38的輸入端，第八反相器INV38的輸出端接第九反相器INV39的輸入端，第九反相器INV39的輸出端就是死區(qū)控制電路圖的輸出端C，第七反相器INV37的輸入端與參考電位Vss (GND)之間連接第三電容C33。所有九個反相器INV31 INV39的高電源端接低壓電源VDD，其低電源端接參考電位Vss。所述電流源由兩個NMOS管M45、M46和ー個PMOS管M47構成，第三、第四NMOS管M45和M46具有相同的寬長比，第五NMOS管M47寬長比與高壓電平位移電路中第一 NMOS管M41相同。第三、第四NMOS管M45和M46的源極和第五NMOS管M47的柵極接參考電位Vss，第五NMOS管M47的源極接低壓電源VDD，第三、第四NMOS管M45和M46的柵極互連并接第五NMOS管M47的漏極，第五NMOS管M47的漏極與第三NMOS管M45的漏極互連，第四NMOS管M46的漏極作為電流源的輸出端D。以上述實施例為例說明本發(fā)明的工作原理對于死區(qū)控制電路，其作用為調節(jié)N41、N42和N43柵控制信號的脈寬及時序，使得聞壓驅動電路輸出級P41和N43不會出現同時導通的情況，有利于減小電路的功耗和提聞電路的可靠性。在靜態(tài)輸入時，死區(qū)控制電路的輸出端A和C信號與輸入IN相同,輸出端B信號與輸入IN相反。當IN為一定頻率方波時，由于每路電阻和電容的存在，輸出端A、B和C的信號有一定延遲，其信號的關系如圖3 (b)所示，A、B和C信號延遲時間的設計需滿足使輸出P41和N43交替開啟而不會出現同時導通的情況。死區(qū)控制電路是信號A、B和C產生的時間延遲相對整個信號周期來說非常小，為了方便闡述本發(fā)明的工作原理，以下分析忽略信號的延遲。·見圖4，輸入信號IN為O Vdd的方波，當IN輸入為OV時，信號A和C為0V，B為VDD, N42導通，N41和N43關斷，通過N42和M44的電流為電流源電流I。，I。大小即為通過M47電流的大小，設計使M47工作在飽和區(qū)，通過M47的電流用Ve表示E的處的電壓，由于I。也為通過M44的電流，可表示為，比較以上兩式可知，Ve=Vhv-Vdd,這樣M42導通；M42導通，N41關斷，使G的電壓為Vhv,M41和M43關斷；由于Ve=Vhv-Vdd,使P41導通，又因為N43關斷，所以電路輸出OUT為Vhv ；此過程N42導通，工作在飽和區(qū)，N41和N43都關斷，P41導通，電路的高壓都由高壓管N41、N42和N43承受。反之，當IN輸入為Vdd時，信號A和C為VDD，B為0V，N41和N43導通，N42關斷，通過N41和M41的電流為電流源電流I。，I。大小即為通過M47電流的大小。同上分析可求得G處的電壓Vg=Vhv-Vd,使M43導通；M43導通，N42關斷，使E電壓為Vhv, M42和M44關斷；由于Ve=Vhv，使P41關斷，又因為N43導通，所以電路輸出OUT為OV。此過程N41導通，工作在飽和區(qū)，N43導通，N42和P41關斷，電路的高壓都由高壓管N41、N42和P41承受。通過以上電路的分析，可知輸入信號IN、低端輸出級N43的柵控制信號C、高端輸出級P41的柵控制信號E和輸出信號OUT的波形示意圖如圖5所示。本發(fā)明實施例實現了輸入O Vdd到輸出反相高壓O Vhv的變化，且高端輸出級高壓PMOS管P41的柵控制信號為Vhv-Vdd I，P41柵承受的電壓為低壓電源VDD。需要說明的是，本發(fā)明還可以采用其他形式的電流源，只要提供的電流與上述分析中Itl相等即可。由以上實施例工作原理的闡述，本發(fā)明的高壓驅動電路中電平位移模塊輸出電平為Vhv-Vdd Vhv，所以電路中輸出級高壓PMOS柵極承受的耐壓與高壓NMOS管一祥，高壓PMOS管為薄柵氧器件。薄柵氧器件比厚柵氧器件具有更穩(wěn)定的閾值特性。本發(fā)明相比傳統(tǒng)高壓驅動電路，エ藝更為簡單，可靠性更高。同時本發(fā)明的高壓驅動電路只使用了四個高壓MOS管，比傳統(tǒng)的高壓驅動電路少了兩個高壓MOS管，因此節(jié)約了芯片面積，節(jié)約了成本。除此之外，本發(fā)明的高壓驅動電路通過引入電流源，使電平位移模塊有穩(wěn)定的放電通路，克服了標準CMOSエ藝電平位移電路輸出電壓擺動的問題，使電平位移模塊輸出更穩(wěn)定的信號，從而提高了高壓驅動電路的可靠性。綜上所述，本發(fā)明所述的ー種高壓驅動電路，包括高壓電平位移電路、高端輸出級電路、低端輸出級電路、電流源和死區(qū)控制電路。電路中高壓PMOS管為薄柵氧結構，相比傳統(tǒng)的高壓驅動電路，大大的節(jié)約了芯片面積，提高了電路的可靠性。結合以上對實施例的詳細說明，本領域技術人員可根據 上述說明做出多種變化例。凡是根據上述描述做出各種可能的等同替換或改變，均應被認為屬于本發(fā)明權利要求的保護范圍。
權利要求
1.ー種高壓驅動電路，包括高壓電平位移電路、高端輸出級電路、低端輸出級電路、電流源和死區(qū)控制電路；輸入信號IN接死區(qū)控制電路的輸入端，死區(qū)控制電路的輸出端A和B與高壓電平位移電路相接，死區(qū)控制電路的輸出端C與低端輸出級電路相接，高壓電平位移電路與電流源耦接于D，高壓電平位移電路的輸出端E控制高端輸出級電路，高端輸出級電路與低端輸出級電路的連接點F作為整個高壓驅動電路的輸出端；高壓電源Vhv與高壓電平位移電路和高端輸出級電路相連，低壓電源Vdd與死區(qū)控制電路高壓端相連，參考電位Vss與電流源低壓端、死區(qū)控制電路低壓端和低端輸出級電路相連。
2.根據權利要求I所述的ー種高壓驅動電路，其特征在于，所述高壓電平位移電路由四個PMOS管M41、M42、M43和M44與兩個高壓NMOS管N41和N42構成；四個PMOS管M41、M42、M43和M44具有相同的寬長比，兩個高壓NMOS-Ml和N42具有相同的寬長比；四個PMOS管M41、M42、M43和M44的源極都接高壓電源Vhv,兩個高壓NMOS管N41和N42的源極互連并接電流源輸出端D ;第一高壓NMOS-Ml的柵極接死區(qū)控制電路的輸出端A，第二高壓NMOS管N42的柵極接死區(qū)控制電路的輸出端B ，第一 PMOS管M41和第二 PMOS管M42的漏極互連并接第一高壓NMOS管N41的漏極，第三PMOS管M43和第四PMOS管M44的漏極互連并接第二高壓NMOS管N42的漏極；第一 PMOS管M41和第三PMOS管M43的柵極互連并接第一高壓NMOS管N41的漏極，第二 PMOS管M42和第四PMOS管M44的柵極互連并接第二高壓NMOS管N42的漏極；第ニ高壓NMOS管N42的漏極連接點E作為高壓電平位移電路的輸出端。
3.根據權利要求I所述的ー種高壓驅動電路，其特征在于，所述高端輸出級電路由第一高壓PMOS管P41構成；所述低端輸出級電路由第三高壓NMOS管N43構成；第一高壓PMOS管P41和第三高壓NMOS管N43都為薄柵氧器件；第一高壓PMOS管P41的源極接高壓電源Vhv，其柵極接高壓電平位移電路的輸出端E ;第一高壓PMOS管P41的漏極與第三高壓NMOS管N43的漏極互連點F作為整個高壓驅動電路的輸出端；第三高壓NMOS管N43的柵極接死區(qū)控制電路的輸出端C，其源極接參考電位Vss。
4.根據權利要求I所述的ー種高壓驅動電路，其特征在于，所述電流源可為各種形式的電流源，但應滿足提供整個高壓驅動電路所需的電流大小。
5.根據權利要求4所述的ー種高壓驅動電路，其特征在于，所述電流源由兩個NMOS管M45、M46和ー個PMOS管M47構成，第三、第四NMOS管M45和M46具有相同的寬長比，第五NMOS管M47寬長比與高壓電平位移電路中第一 NMOS管M41相同；第三、第四匪OS管M45和M46的源極和第五NMOS管M47的柵極接參考電位Vss，第五NMOS管M47的源極接低壓電源VDD，第三、第四NMOS管M45和M46的柵極互連并接第五NMOS管M47的漏極，第五NMOS管M47的漏極與第三NMOS管M45的漏極互連，第四NMOS管M46的漏極作為電流源的輸出端D0
6.根據權利要求I所述的ー種高壓驅動電路，其特征在于，所述死區(qū)控制電路包括三路死區(qū)控制支路，整個高壓驅動電路的輸入信號IN共同輸入三路死區(qū)控制支路，三路死區(qū)控制支路的輸出端分別為A、B和C。死區(qū)控制電路中，輸出端A與C的信號同相，與B的信號反相，且輸出端A、B和C信號都有適當的延遲，以滿足高端輸出級電路和低端輸出級電路不會同時導通。
7.根據權利要求6所述的ー種高壓驅動電路，其特征在于，所述死區(qū)控制電路包括三條死區(qū)控制支路，輸出端分別為A、B和C，由九個反相器INV31 INV39、三個電阻R31 R33和三個電容C3fC33構成；整個高壓驅動電路的輸入信號IN分別接第一反相器INV31、第三反相器INV33和第六反相器INV36的輸入端；第一反相器INV31的輸出端接第一電阻R31的一端，第一電阻R31的另一端接第二反相器INV32的輸入端，第二反相器INV32的輸出端就是死區(qū)控制電路圖的輸出端A，第二反相器INV32的輸入端與參考電位Vss之間連接第一電容C31 ;第三反相器INV33的輸出端接第二電阻R32的一端，第二電阻R32的另一端接第四反相器INV34的輸入端，第四反 相器INV34的輸出端接第五反相器INV35的輸入端，第五反相器INV35的輸出端就是死區(qū)控制電路圖的輸出端B，第四反相器INV34的輸入端與參考電位Vss之間連接第二電容C32 ;第六反相器INV36的輸出端接第三電阻R33的一端，第三電阻R33的另一端接第七反相器INV37的輸入端，第七反相器INV37的輸出端接第八反相器INV38的輸入端，第八反相器INV38的輸出端接第九反相器INV39的輸入端，第九反相器INV39的輸出端就是死區(qū)控制電路圖的輸出端C，第七反相器INV37的輸入端與參考電位Vss之間連接第三電容C33 ;所有九個反相器INV31 INV39的高電源端接低壓電源VDD，其低電源端接參考電位Vss。
全文摘要
一種高壓驅動電路，包括高壓電平位移電路、高端輸出級電路、低端輸出級電路、電流源和死區(qū)控制電路。本發(fā)明提出的高壓驅動電路中高端輸出級電路高壓PMOS管為薄柵氧結構，而不再像傳統(tǒng)高壓驅動電路那樣采用厚柵氧結構；電路只使用四個高壓MOS管，相比傳統(tǒng)高壓驅動電路少使用了兩個高壓MOS管，大大節(jié)約了芯片面積；同時通過引入電流源，減小了高壓端電源浮動對電平位移輸出信號的影響，提高了電路的可靠性。
文檔編號H03K19/003GK102843123SQ20121031681
公開日2012年12月26日 申請日期2012年8月31日 優(yōu)先權日2012年8月31日
發(fā)明者喬明, 何逸濤, 周鋅, 溫恒娟, 向凡, 吳文杰, 張波 申請人:電子科技大學