專利名稱：一種Sigma-Delta調(diào)制器及模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器技術(shù)領(lǐng)域，特別涉及一種Sigma-Delta調(diào)制器及模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
近年來Sigma-Delta模數(shù)轉(zhuǎn)換器由于高精度、高集成度、低功耗等優(yōu)點(diǎn)受到越來越多的關(guān)注。Sigma-Delta模數(shù)轉(zhuǎn)換器根據(jù)其中積分器的實(shí)現(xiàn)方式分為連續(xù)時(shí)間與離散時(shí)間兩種類型。與離散時(shí)間Sigma-Delta模數(shù)轉(zhuǎn)換器相比,連續(xù)時(shí)間Sigma-Delta模數(shù)轉(zhuǎn)換器具有更低的功耗，更快的速度以及固有的抗混疊優(yōu)勢(shì)，這些優(yōu)點(diǎn)可以有效地增加電池壽命，降低系統(tǒng)的復(fù)雜程度，對(duì)于便攜式無線設(shè)備是非常重要的。因此，近年來連續(xù)時(shí)間Sigma-Delta模數(shù)轉(zhuǎn)換器得到越來越多的關(guān)注。Sigma-Delta調(diào)制器屬于Sigma-Delta模數(shù)轉(zhuǎn)換器中的一部分。積分器是Sigma-Delta調(diào)制器中的最基本、最核心的模塊，目前在Sigma-Delta調(diào)制器中應(yīng)用比較廣泛的積分器主要有兩種，RC積分器以及Gm-C積分器。RC積分器相比于Gm-C積分器的主要優(yōu)勢(shì)是具有較高的線性度及較大的輸入信號(hào)幅度。另外，RC積分器的虛地特性也能使反饋DAC的輸出連接到運(yùn)放的虛地輸入端,從而增加反饋DAC的線性度。因此RC積分器更適用于要求線性度高、輸入信號(hào)擺幅大的應(yīng)用場合。由于電阻隨著工藝的偏差較大，例如25%，因此RC積分器的積分系數(shù)1/RC也會(huì)隨著工藝的偏差而偏差。積分系數(shù)的偏差有可能導(dǎo)致Sigma-Delta調(diào)制器整體性能的下降，甚至有可能導(dǎo)致整體電路失去調(diào)制功能或產(chǎn)生振蕩。因此在設(shè)計(jì)過程中，要對(duì)電阻和(或)電容進(jìn)行修正，以避免工藝偏差對(duì)調(diào)制器整體性能的影響。但是，現(xiàn)有技術(shù)對(duì)RC積分器中電阻的修正主要是增加新的器件來完成，這樣將增加環(huán)路延遲，加大設(shè)計(jì)難度，同時(shí)也會(huì)增加額外的芯片面積、功耗和成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種Sigma-Delta調(diào)制器，設(shè)計(jì)簡單、沒有增加環(huán)路延遲，同時(shí)不需要增加額外的芯片面積、功耗和成本。本發(fā)明實(shí)施例提供一種Sigma-Delta調(diào)制器，包括量化器、修正模塊和RC積分器;其中，所述修正模塊包括預(yù)定電阻，通過所述預(yù)定電阻產(chǎn)生修正電平；所述修正模塊，用于利用所述量化器中的比較器將所述修正電平與預(yù)定參考電壓進(jìn)行比較，從而產(chǎn)生數(shù)字修正信號(hào)，根據(jù)所述數(shù)字修正信號(hào)對(duì)所述RC積分器中的電阻修正陣列中的電阻進(jìn)行修正；所述預(yù)定電阻與所述RC積分器中的電阻修正陣列中的電阻的類型相同。優(yōu)選地，所述Sigma-Delta調(diào)制器還包括DAC和D觸發(fā)器，所述D觸發(fā)器的輸入端與所述比較器的輸出端電性相連，所述D觸發(fā)器的輸出端連接所述DAC的輸入端，所述DAC的輸出信號(hào)反饋至RC積分器的輸入端；其中，
所述D觸發(fā)器將RC積分器與預(yù)定參考電壓的比較信號(hào)A進(jìn)行同步，經(jīng)過同步的所述比較信號(hào)A通過所述DAC后作為RC積分器的部分輸入信號(hào)反饋至RC積分器的輸入端；所述DAC的個(gè)數(shù)小于或等于RC積分器的個(gè)數(shù)，一個(gè)DAC的輸出端連接至少一個(gè)RC積分器的輸入端，所述一個(gè)DAC的輸出信號(hào)作為所述至少一個(gè)RC積分器的部分輸入信號(hào)；一個(gè)RC積分器最多對(duì)應(yīng)一個(gè)DAC的輸出作為所述一個(gè)RC積分器的部分輸入信號(hào)，而RC積分器中的第一級(jí)RC積分器連接DAC中一個(gè)DAC的輸出端，所述DAC中一個(gè)DAC的輸出作為所述第一級(jí)RC積分器的部分輸入。優(yōu)選地，還包括前饋電阻陣列，前饋電阻陣列的一端接至前級(jí)電路的輸出端，另一端接至后級(jí)電路的輸入端；所述前級(jí)電路包括為第一級(jí)RC積分器提供輸入的電路或RC積分器電路，所述后級(jí)電路包括RC積分器電路或接收最后一級(jí)RC積分器輸出的電路，前級(jí)電路的輸出信號(hào)通過所述前饋電阻陣列后前饋至后級(jí)電路的輸入端作為所述后級(jí)電路的部 分輸入信號(hào)，所述前饋電阻陣列由數(shù)字修正信號(hào)控制選取其電阻值。優(yōu)選地，所述修正模塊還包括電流源、組合邏輯電路和多個(gè)第一脈沖開關(guān)；所述預(yù)定電阻一端接地，所述預(yù)定電阻另一端與電流源連接，從而使所述預(yù)定電阻另一端產(chǎn)生所述修正電平，所述電流源與所述預(yù)定電阻之間連接一個(gè)所述第一脈沖開關(guān)的一端，所述第一脈沖開關(guān)的另一端連接至量化器中比較器的第一輸入端，當(dāng)所述第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平通過所述第一脈沖開關(guān)輸至所述比較器的第一輸入端；預(yù)定參考電壓輸至量化器中比較器的第二輸入端，所述預(yù)定參考電壓由偏置模塊提供；所述量化器包括多個(gè)比較器，每個(gè)比較器的輸出端均通過一個(gè)所述第一脈沖開關(guān)連接所述組合邏輯電路的輸入端，當(dāng)所述一個(gè)第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平與預(yù)定參考電壓的比較結(jié)果B輸至所述組合邏輯電路的輸入端；所述組合邏輯電路的輸出端連接至所述電阻修正陣列，所述邏輯組合電路對(duì)所述比較結(jié)果B進(jìn)行邏輯變換以還原信號(hào)順序，輸出與比較器位數(shù)相同的數(shù)字修正信號(hào)。優(yōu)選地，還包括第二脈沖開關(guān)，最后一級(jí)RC積分器的輸出端通過一個(gè)所述第二脈沖開關(guān)連接至量化器中比較器的第一輸入端，當(dāng)所述第二脈沖開關(guān)連通信號(hào)時(shí)，所述最后一級(jí)RC積分器的輸出信號(hào)輸至所述量化器中比較器的第一輸入端，每個(gè)所述比較器的輸出端均通過一個(gè)所述第二脈沖開關(guān)連接至D觸發(fā)器的輸入端，當(dāng)所述一個(gè)第二脈沖開關(guān)連通信號(hào)時(shí)，所述最后一級(jí)RC積分器的輸出與預(yù)定參考電壓的比較結(jié)果A輸至所述D觸發(fā)器的輸入端。優(yōu)選地，所述電阻修正陣列包括依次串聯(lián)的多個(gè)電阻，分別為第一電阻直至第N電阻，N為整數(shù)；第一電阻至第N-I電阻的兩端分別并聯(lián)一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與所述邏輯組合電路的輸出一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻接入前級(jí)電路，所述第N電阻接入后級(jí)電路；每個(gè)所述RC積分器包括兩個(gè)所述電阻修正陣列；其中一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的正相輸入端；另一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的反相輸入端。優(yōu)選地，所述前饋電阻陣列包括依次串聯(lián)的多個(gè)電阻；分別為第一電阻直至第N電阻，第一電阻至第N-I電阻的兩端分別并聯(lián)一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與邏輯組合電路的輸入一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻的一端接入前級(jí)電路，所述第N電阻的一端接入后級(jí)電路。優(yōu)選地，所述第一脈沖開關(guān)由第一時(shí)鐘信號(hào)控制，第二脈沖開關(guān)由第二時(shí)鐘信號(hào)控制；當(dāng)調(diào)制器開始工作時(shí)，第一時(shí)鐘信號(hào)為高電平，對(duì)應(yīng)的第一脈沖開關(guān)均導(dǎo)通，第二時(shí)鐘信號(hào)為低電平，對(duì)應(yīng)的第二脈沖開關(guān)均關(guān)斷；當(dāng)?shù)谝粫r(shí)鐘信號(hào)為高電平持續(xù)了預(yù)設(shè)個(gè)數(shù)的時(shí)鐘周期后，所述第一時(shí)鐘信號(hào)為低電平，對(duì)應(yīng)的第一脈沖開關(guān)均關(guān)斷，第二時(shí)鐘信號(hào)為高電平，對(duì)應(yīng)的第二脈沖開關(guān)均導(dǎo)通。
本發(fā)明實(shí)施例還提供一種Sigma-Delta模數(shù)轉(zhuǎn)換器,包括所述的Sigma-Delta調(diào)制器。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)該Sigma-Delta調(diào)制器，包括量化器、修正模塊和RC積分器；本發(fā)明實(shí)施例提供的Sigma-Delta調(diào)制器在現(xiàn)有Sigma-Delta調(diào)制器的基礎(chǔ)上,增加了修正模塊,修正模塊利用現(xiàn)有量化器中的比較器完成對(duì)RC積分器中電阻修正陣列的修正。由于產(chǎn)生修正電平的預(yù)定電阻與被修正的電阻修正陣列中的電阻的類型相同，因此，預(yù)定電阻的工藝偏差(電阻工藝角偏差)可以準(zhǔn)確表征被修正的電阻修正陣列中的電阻的阻值變化。同理，預(yù)定電阻上的修正電平也可以表征電阻修正陣列中的電阻的阻值變化。本發(fā)明不需要添加太多的額外器件，因此也不需要增加較多的額外芯片面積，也不增加功耗和成本。


圖I是本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例一示意圖；圖2是本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例二示意圖；圖3是本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例三示意圖；圖4是本發(fā)明提供的電阻修正陣列/前饋電阻陣列示意圖；圖5是本發(fā)明提供的修正模塊示意圖；圖6是本發(fā)明提供的第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)時(shí)序圖；圖7是本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例四示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。參見圖1，該圖為本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例一示意圖。本發(fā)明實(shí)施例提供一種Sigma-Delta調(diào)制器，包括量化器300、修正模塊400和RC積分器I ;其中，所述修正模塊400包括預(yù)定電阻，通過所述預(yù)定電阻產(chǎn)生修正電平；所述修正模塊400，用于利用所述量化器300中的比較器將所述修正電平與預(yù)定參考電壓進(jìn)行比較，從而產(chǎn)生數(shù)字修正信號(hào)，根據(jù)所述數(shù)字修正信號(hào)對(duì)所述RC積分器I中的電阻修正陣列中的電阻進(jìn)行修正；所述預(yù)定電阻與所述RC積分器I中的電阻修正陣列中的電阻的類型相同。本發(fā)明實(shí)施例提供的Sigma-Delta調(diào)制器在現(xiàn)有Sigma-Delta調(diào)制器的基礎(chǔ)上，增加了修正模塊400，修正模塊400利用現(xiàn)有量化器300中的比較器完成對(duì)RC積分器I中電阻修正陣列的修正。由于產(chǎn)生修正電平的預(yù)定電阻與被修正的電阻修正陣列中的電阻的類型相同，因此，預(yù)定電阻的工藝偏差(電阻工藝角偏差)可以準(zhǔn)確表征被修正的電阻修正陣列中的電阻的阻值變化。同理，預(yù)定電阻上的修正電平也可以表征電阻修正陣列中的電阻的阻值變化。本發(fā)明不需要添加太多的額外器件，因此也不需要增加較多的額外芯片面積，也不增加功耗和成本。
·
參見圖2，該圖為本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例二示意圖。本實(shí)施例提供的Sigma-Delta調(diào)制器還包括DAC和D觸發(fā)器，所述D觸發(fā)器的輸入端與所述比較器的輸出端電性相連，所述D觸發(fā)器的輸出端連接所述DAC的輸入端，所述DAC的輸出信號(hào)反饋至RC積分器的輸入端；其中，所述D觸發(fā)器將RC積分器與預(yù)定參考電壓的比較信號(hào)A進(jìn)行同步，經(jīng)過同步的所述比較信號(hào)A通過所述DAC后作為RC積分器的部分輸入信號(hào)反饋至RC積分器的輸入端，所述RC積分器部分輸入信號(hào)與該RC積分器輸入端的其他信號(hào)相加形成該RC積分器的輸A ；所述DAC的個(gè)數(shù)小于或等于RC積分器的個(gè)數(shù)，一個(gè)DAC的輸出端連接至少一個(gè)RC積分器的輸入端，所述一個(gè)DAC的輸出信號(hào)作為所述至少一個(gè)RC積分器的部分輸入信號(hào)；一個(gè)RC積分器最多對(duì)應(yīng)一個(gè)DAC的輸出作為所述一個(gè)RC積分器的部分輸入信號(hào)，而RC積分器中的第一級(jí)RC積分器連接DAC中一個(gè)DAC的輸出端，所述DAC中一個(gè)DAC的輸出作為所述第一級(jí)RC積分器的部分輸入。需要說明的是，Sigma-Delta調(diào)制器可以包括多級(jí)RC積分器,相應(yīng)地可以包括多個(gè)DAC和加法模塊,加法模塊將RC積分器部分輸入信號(hào)與該RC積分器輸入端的其他信號(hào)相加形成該RC積分器的輸入，可以理解的是，從原理上來講，只包括一個(gè)RC積分器、一個(gè)DAC和一個(gè)加法模塊也可以實(shí)現(xiàn)；但是實(shí)際應(yīng)用中，一般至少包括兩級(jí)RC積分器。圖2所不的Sigma-Delta調(diào)制器中僅包括一個(gè)RC積分器和一個(gè)DAC、一個(gè)加法模塊為例。本發(fā)明實(shí)施例提供的Sigma-Delta調(diào)制器，包括量化器300、修正模塊400、D觸發(fā)器500、至少一個(gè)加法模塊A、至少一個(gè)DAC600和至少一個(gè)RC積分器I ;所述加法模塊A，用于將前級(jí)電路輸入的模擬信號(hào)與所述DAC600反饋的模擬信號(hào)置加；所述RC積分器I，用于將加法模塊A輸出的模擬信號(hào)進(jìn)行積分，所述RC積分器I包括電阻修正陣列；所述量化器300，用于將所述RC積分器I積分得到的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述量化器300中包括比較器，用于將預(yù)定電阻上產(chǎn)生的修正電平與預(yù)定參考電壓進(jìn)行比較，產(chǎn)生比較結(jié)果；所述D觸發(fā)器500，用于將量化器輸出的數(shù)字信號(hào)與時(shí)鐘同步，同時(shí)抵消量化器對(duì)數(shù)字信號(hào)的延遲；所述DAC600，用于將所述D觸發(fā)器500輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)反饋到所述加法模塊A ；
所述修正模塊400，用于根據(jù)所述比較結(jié)果產(chǎn)生數(shù)字修正信號(hào)對(duì)所述RC積分器I中的電阻修正陣列中的電阻進(jìn)行修正；所述預(yù)定電阻與所述RC積分器I中的電阻修正陣列中的 電阻的類型相同。需要說明的是，RC積分器包括電阻修正陣列、電容和運(yùn)算放大器；其中，電容和電阻修正陣列中的電阻完成積分的功能；運(yùn)算放大器的正向輸入端連接電阻修正陣列，運(yùn)算放大器的反相輸入端連接電阻修正陣列；運(yùn)算放大器的正相輸入端和負(fù)輸出端之間連接電容；運(yùn)算放大器的反相輸入端和正輸出端之間連接電容。需要說明的是,從工作原理上來說，Sigma-Delta調(diào)制器中一個(gè)RC積分器也可以工作，但是一般應(yīng)用時(shí)均最少使用兩個(gè)RC積分器?？梢岳斫獾氖?，一般應(yīng)用時(shí)，RC積分器的數(shù)量可以為大于或等于2的整數(shù)。下面以Sigma-Delta調(diào)制器中包括三個(gè)RC積分器為例進(jìn)行介紹。參見圖3，該圖為本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例三示意圖。需要說明的是，所述DAC的個(gè)數(shù)小于或等于RC積分器的個(gè)數(shù)，當(dāng)所述DAC的個(gè)數(shù)為一時(shí)，所述DAC用于將所述D觸發(fā)器輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)反饋到第一級(jí)RC積分器前的加法模塊，還可以同時(shí)反饋到其他級(jí)RC積分器前的加法模塊；當(dāng)所述DAC的個(gè)數(shù)大于一時(shí)，其中一個(gè)DAC用于將所述D觸發(fā)器輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)反饋到第一級(jí)RC積分器前的所述加法模塊，其余DAC用于將D觸發(fā)器輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)反饋到對(duì)應(yīng)的RC積分器之前的所述加法模塊。需要說明的是，距離調(diào)制器的輸入端最近的RC積分器為所述第一級(jí)RC積分器。比如有三個(gè)RC積分器，可以有I個(gè)DAC反饋到第一級(jí)RC積分器輸入端；也可以有兩個(gè)DAC反饋信號(hào)，一個(gè)反饋到第一級(jí)RC積分器，一個(gè)反饋到第二級(jí)RC積分器或第三級(jí)RC積分器。簡單來說，第一級(jí)RC積分器的輸入端一定有DAC反饋信號(hào)，但是后面幾級(jí)RC積分器有沒有DAC反饋信號(hào)都可以，DAC的個(gè)數(shù)與RC積分器的個(gè)數(shù)不一定相同。需要說明的是，Sigma-Delta調(diào)制器中的DAC可以為一個(gè)RC積分器反饋模擬信號(hào)，也可以為部分或所有RC積分器反饋模擬信號(hào)。例如，Sigma-Delta調(diào)制器中包括三個(gè)RC積分器，一個(gè)加法模塊，一個(gè)DAC ;DAC只為第一級(jí)RC積分器反饋模擬信號(hào)?？梢岳斫獾氖牵?，Sigma-Delta調(diào)制器中包括三個(gè)RC積分器，三個(gè)加法模塊，一個(gè)DAC ；DAC為所有RC積分器反饋模擬信號(hào)。同理，例如，Sigma-Delta調(diào)制器中包括三個(gè)RC積分器，兩個(gè)加法模塊，兩個(gè)DAC ;其中一個(gè)DAC為第一級(jí)RC積分器；另一個(gè)DAC為第三級(jí)RC積分器反饋模擬 目號(hào)。可以理解的是，例如，Sigma-Delta調(diào)制器中包括二個(gè)RC積分器,二個(gè)加法模塊,二個(gè)DAC ;每個(gè)DAC為對(duì)應(yīng)的RC積分器反饋模擬信號(hào)。當(dāng)然，只要DAC反饋模擬信號(hào)給對(duì)應(yīng)的RC積分器，則RC積分器之前就需要有加法模塊，加法模塊通常為一個(gè)電阻接入運(yùn)算放大器的輸入端，以執(zhí)行加法功能。圖3所示實(shí)施例，Sigma-Delta調(diào)制器中所述RC積分器為三個(gè)，分別為第一級(jí)RC積分器II、第二級(jí)RC積分器12和第三級(jí)RC積分器13 ;所述加法模塊為三個(gè)，分別為第一級(jí)加法模塊Al、第二級(jí)加法模塊Α2和第三級(jí)加法模塊A3 ;所述DAC600為一個(gè)；所述第一級(jí)加法模塊Al的輸入端連接外部輸入的模擬信號(hào)Vin和DAC600的輸出
信號(hào);所述第一級(jí)加法模塊Al的輸出端連接所述第一級(jí)RC積分器Il的輸入端；
所述第一級(jí)RC積分器Il的輸出端連接第二級(jí)加法模塊A2的輸入端，同時(shí)第二級(jí)加法模塊A2的輸入端還連接所述DAC600的輸出端；所述第二級(jí)加法模塊A2的輸出端連接所述第二級(jí)RC積分器12的輸入端；所述第二級(jí)RC積分器12的輸出端連接第三級(jí)加法模塊A3的輸入端，同時(shí)第三級(jí)加法模塊A3的輸入端還連接所述DAC600的輸出端；所述第三級(jí)加法模塊A3的輸出端連接所述第三級(jí)RC積分器13的輸入端；所述第三級(jí)RC積分器13的輸出端連接所述量化器300的輸入端；所述量化器300的輸出端連接所述D觸發(fā)器500 ；所述D觸發(fā)器500的輸出端連接所述DAC600的輸入端； 修正模塊400輸出的N位數(shù)字修正信號(hào)輸送給每個(gè)RC積分器中的電阻修正陣列，N為整數(shù)。需要說明的是，本發(fā)明實(shí)施例中的RC積分器與現(xiàn)有的RC積分器的區(qū)別是，其中的電阻是電阻修正陣列，電阻修正陣列可以采用串聯(lián)陣列，也可以采用并聯(lián)陣列，還可以采用串并聯(lián)陣列。本發(fā)明實(shí)施例中的電阻修正陣列選擇串聯(lián)陣列為例進(jìn)行介紹。電阻修正陣列包括依次串聯(lián)的多個(gè)電阻，分別為第一電阻直至第N電阻，第一電阻至第N-I電阻的兩端分別并聯(lián)一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與所述邏輯組合電路的輸出一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻的一端接入前級(jí)電路，所述第N電阻的一端接入后級(jí)電路；下面以N為整數(shù)5，及對(duì)應(yīng)四位數(shù)字修正信號(hào)，進(jìn)行舉例說明電阻修正陣列。
參見圖4，該圖為本發(fā)明提供的電阻修正陣列示意圖。所述電阻修正陣列包括依次串聯(lián)的第一電阻R、第二電阻2R、第三電阻4R、第四電阻8R和第五電阻RO ；第一電阻R、第二電阻2R、第三電阻4R和第四電阻SR的兩端分別并聯(lián)一個(gè)開關(guān)；其中，第一電阻R —端a為不連接第二電阻2R的一端；第五電阻RO的另一端b為不連接第四電阻4R的一端；每個(gè)所述RC積分器中包括兩個(gè)所述電阻修正陣列；其中一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的正相輸入端；另一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的反相輸入端。所述第四電阻SR、第三電阻4R和第二電阻2R的阻值分別是第一電阻R的阻值的八倍、四倍和二倍。之所以這樣選擇四個(gè)電阻之間的倍數(shù)關(guān)系，是為了使電阻修正陣列對(duì)外呈現(xiàn)的電阻可以從I倍到15倍的第一電阻R連續(xù)跳變，例如第一電阻R的阻值是lk，則該電阻修正陣列對(duì)外呈現(xiàn)的電阻通過改變開關(guān)的狀態(tài)可以獲得Ik的從I到15每個(gè)整數(shù)倍的阻值，即 lk、2k、3k、4k、5k、6k、7k、8k、9k、10k、llk、12k、13k、14k、15k。電阻修正陣列中的開關(guān)由修正模塊輸出的四位數(shù)字修正信號(hào)進(jìn)行控制，下面介紹修正模塊。需要說明的是，在實(shí)際應(yīng)用中，數(shù)字修正信號(hào)的位數(shù)可以為大于等于I的整數(shù)，但是數(shù)字修正信號(hào)的位數(shù)與量化器中比較器的個(gè)數(shù)相同。
所述修正模塊還包括電流源、組合邏輯電路和第一脈沖開關(guān)；所述預(yù)定電阻一端接地，所述預(yù)定電阻另一端與電流源連接，從而使所述預(yù)定電阻另一端產(chǎn)生所述修正電平，所述電流源與所述預(yù)定電阻之間連接一個(gè)第一脈沖開關(guān)的一端，所述第一脈沖開關(guān)的另一端連接至量化器中比較器的第一輸入端，當(dāng)所述第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平通過所述第一脈沖開關(guān)輸至所述比較器的第一輸入端；預(yù)定參考電壓輸至量化器中比較器的第二輸入端，所述預(yù)定參考電壓由偏置模塊提供；所述量化器包括多個(gè)比較器，每個(gè)比較器的輸出端均通過一個(gè)第一脈沖開關(guān)連接所述組合邏輯電路的輸入端，當(dāng)所述一個(gè)第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平與預(yù)定參考電壓的比較結(jié)果B輸至所述組合邏輯電路的輸入端；所述組合邏輯電路的輸出端連接至所述電阻修正陣列， 所述邏輯組合電路對(duì)所述比較結(jié)果B進(jìn)行邏輯變換以還原信號(hào)順序，輸出與比較器位數(shù)相同的數(shù)字修正信號(hào)。下面結(jié)合實(shí)施例介紹修正模塊的具體實(shí)現(xiàn)方式。參見圖5，該圖為本發(fā)明提供的修正模塊示意圖。所述修正模塊包括預(yù)定電阻Rx、組合邏輯電路401、五個(gè)第一脈沖開關(guān)和五個(gè)第二脈沖開關(guān)；所述第一脈沖開關(guān)由第一時(shí)鐘信號(hào)CLKl控制，第二脈沖開關(guān)由第二時(shí)鐘信號(hào)CLK2控制；所述預(yù)定電阻Rx上產(chǎn)生的修正電平Vx通過一個(gè)所述第一脈沖開關(guān)連接量化器中四個(gè)比較器B的第一輸入端；求和后的信號(hào)Vsum通過一個(gè)所述第二脈沖開關(guān)連接量化器中四個(gè)比較器B的第
一輸入端；四個(gè)預(yù)定參考電壓Vrefl、Vref2, Vref3、和Vref4分別連接量化器中四個(gè)比較器B的第二輸入端；所述四個(gè)預(yù)定參考電壓由偏置模塊產(chǎn)生；所述四個(gè)比較器B的輸出端分別經(jīng)過四個(gè)所述第一脈沖開關(guān)連接所述組合邏輯電路401的輸入端；同時(shí)，所述四個(gè)比較器B的輸出端分別經(jīng)過四個(gè)所述第二脈沖開關(guān)連接所述D觸發(fā)器500的輸入端；所述組合邏輯電路401輸出四位開關(guān)信號(hào)D〈3>、D〈2>、D<1>和D〈0>，該四位開關(guān)信號(hào)便是所述數(shù)字修正信號(hào)，所述數(shù)字修正信號(hào)用于控制電阻修正陣列和/或前饋電阻陣列中的四個(gè)開關(guān)。需要說明的是，所述組合邏輯電路401是由邏輯門組成的，組合邏輯電路401的作用是將輸入的四位數(shù)字信號(hào)經(jīng)過邏輯組合輸出為需要的四位數(shù)字修正信號(hào)，例如，輸入組合邏輯電路401的四位數(shù)字信號(hào)是1100，但是需要的四位數(shù)字修正信號(hào)是1010，則組合邏輯電路401需要內(nèi)部的邏輯門電路將1100變?yōu)?010進(jìn)行輸出。需要說明的是，Sigma-Delta調(diào)制器可以包括前饋電阻陣列，也可以不包括前饋電阻陣列。本發(fā)明實(shí)施例中以包括前饋電阻陣列為例進(jìn)行介紹。前饋電阻陣列的一端接至前級(jí)電路的輸出端，另一端接至后級(jí)電路的輸入端；所述前級(jí)電路包括為第一級(jí)RC積分器提供輸入的電路或RC積分器電路，所述后級(jí)電路包括RC積分器電路或接收最后一級(jí)RC積分器輸出的電路，前級(jí)電路的輸出信號(hào)通過所述前饋電阻陣列后前饋至后級(jí)電路的輸入端作為所述后級(jí)電路的部分輸入信號(hào)，所述前饋電阻陣列由數(shù)字修正信號(hào)控制選取其電阻值。
前饋電阻陣列的結(jié)構(gòu)與電阻修正陣列的結(jié)構(gòu)完全相同。所述前饋電阻陣列包括依次串聯(lián)的多個(gè)電阻；分別為第一電阻直至第N電阻，第一電阻至第N-I電阻的兩端分別并聯(lián)一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與所述邏輯組合電路的輸入一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻接入前級(jí)電路，所述第N電阻接入后級(jí)電路，前后級(jí)電路以電路中信號(hào)總的流向進(jìn)行區(qū)分，信號(hào)率先通過的電路為前級(jí)電路，信號(hào)后通過的電路為后級(jí)電路。下面以前饋電阻陣列中N為5進(jìn)行舉例說明。可參見圖4，所述前饋電阻陣列包括依次串聯(lián)的第六電阻、第七電阻、第八電阻、第 九電阻和第十電阻；所述第六電阻、第七電阻、第八電阻和第九電阻的兩端分別并聯(lián)一個(gè)所述開關(guān)；所述第九電阻、第八電阻和第七電阻的阻值分別是第六電阻的阻值的八倍、四倍
和二倍。需要說明的是，所述前饋電阻中的第六電阻、第七電阻、第八電阻、第九電阻和第十電阻的位置以及之間的連接關(guān)系與所述電阻修正陣列中的第一電阻R、第二電阻2R、第三電阻4R、第四電阻SR和第五電阻RO分別相同，在此不再詳細(xì)贅述。當(dāng)調(diào)制器包括三級(jí)RC積分器時(shí)，如圖7所示的實(shí)施例。所述第一級(jí)RC積分器的正輸入端(第一級(jí)RC積分器的前級(jí)電路的輸出端)和第三級(jí)RC積分器的負(fù)輸出端(最后一級(jí)RC積分器后級(jí)電路的輸入端)之間連接一個(gè)該前饋電阻陣列；所述第一級(jí)RC積分器的負(fù)輸入端和第三級(jí)RC積分器的正輸出端之間連接一個(gè)該前饋電阻陣列；所述第二級(jí)RC積分器的正輸入端(第一級(jí)RC積分器的負(fù)輸出端)和第三級(jí)RC積分器的正輸出端之間連接一個(gè)該前饋電阻陣列；所述第二級(jí)RC積分器的負(fù)輸入端(第一級(jí)RC積分器的正輸出端)和第三級(jí)RC積分器的負(fù)輸出端之間連接一個(gè)該前饋電阻陣列；所述第三級(jí)RC積分器的正輸入端(第二級(jí)RC積分器的負(fù)輸出端)和第三級(jí)RC積分器的負(fù)輸出端之間連接一個(gè)該前饋電阻陣列；所述第三級(jí)RC積分器的負(fù)輸入端(第二級(jí)RC積分器的正輸出端)和第三級(jí)RC積分器的正輸出端之間連接一個(gè)該前饋電阻陣列。本發(fā)明實(shí)施例僅示出了前饋至最后一級(jí)RC積分器輸出端(最后一級(jí)RC積分器后級(jí)電路的輸入端)的前饋電阻陣列連接方式，本領(lǐng)域技術(shù)人員可以理解的是，前饋電阻也可將前級(jí)電路的輸出信號(hào)前饋至任何一級(jí)RC積分器的輸入，但需要前級(jí)電路輸出信號(hào)前饋至后級(jí)電路的輸入是同相的。當(dāng)調(diào)制器開始工作時(shí)，第一時(shí)鐘信號(hào)CLKl為高電平，對(duì)應(yīng)的第一脈沖開關(guān)均導(dǎo)通，第二時(shí)鐘信號(hào)CLK2為低電平，對(duì)應(yīng)的第二脈沖開關(guān)均關(guān)斷；此時(shí)，四位開關(guān)信號(hào)作為RC積分器中電阻修正陣列的輸入，通過控制電阻接入陣列的阻值完成對(duì)電阻陣列的修正，即改變圖4所示的電阻修正陣列對(duì)外呈現(xiàn)的電阻值。當(dāng)?shù)谝粫r(shí)鐘信號(hào)CLKl為高電平持續(xù)了預(yù)設(shè)個(gè)數(shù)的時(shí)鐘周期后，即當(dāng)修正過程結(jié)束后，所述第一時(shí)鐘信號(hào)CLKl為低電平，對(duì)應(yīng)的第一脈沖開關(guān)均關(guān)斷，第二時(shí)鐘信號(hào)CLK2為高電平，對(duì)應(yīng)的第二脈沖開關(guān)均導(dǎo)通。此時(shí)調(diào)制器中的Vsum作為比較器的輸入，比較器的輸出端接D觸發(fā)器的輸入端，調(diào)制器開始正常工作。
參見圖6，該圖為本發(fā)明提供的第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)時(shí)序圖。Sigma-Delta調(diào)制器開始工作時(shí)，第一時(shí)鐘信號(hào)CLKl為高電平，第二時(shí)鐘信號(hào)CLK2為低電平；圖中示出T0-T3時(shí)間段內(nèi)的三個(gè)時(shí)鐘周期CLKl為高電平，即在前三個(gè)時(shí)鐘周期內(nèi)對(duì)RC積分器的電阻進(jìn)行修正。三個(gè)時(shí)鐘周期后，對(duì)電阻的修正完成，CLKl跳變?yōu)榈碗娖?，CLK2跳變?yōu)楦唠娖?，Sigma-Delta調(diào)制器開始正常工作。圖中示出了，在T4-T5之間CLK2跳變?yōu)楦唠娖?，從T5以后Sigma-Delta調(diào)制器開始正常工作。參見圖7，該圖為本發(fā)明提供的Sigma-Delta調(diào)制器實(shí)施例四示意圖。本實(shí)施例提供的Sigma-Delta調(diào)制器中，每個(gè)RC積分器對(duì)應(yīng)一個(gè)前饋電阻陣列，所述前饋電阻陣列用于將對(duì)應(yīng)RC積分器的輸入信號(hào)均前饋到最后一級(jí)RC積分器的輸出 端；最后一級(jí)RC積分器的輸出端連接求和模塊，所述求和模塊用于將最后一級(jí)RC積分器的輸出信號(hào)和所有前饋電阻陣列前饋的信號(hào)進(jìn)行求和，將求和后的信號(hào)輸出給所述量化器。如圖所示，第一級(jí)RC積分器的前饋電阻陣列為R4，第二級(jí)RC積分器的前饋電阻陣列為R5，第三級(jí)RC積分器的前饋電阻陣列為R6。由于前饋電阻陣列的存在，所以調(diào)制器還包括求和模塊700。本實(shí)施例提供的調(diào)制器中包括一個(gè)DAC600，用于將D觸發(fā)器輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后反饋給第一級(jí)RC積分器之前的加法模塊。RC積分器中的Rf R3為電阻修正陣列，其示意圖如圖4所示。對(duì)此電阻修正陣列進(jìn)行數(shù)字修正的電阻修正模塊的具體實(shí)現(xiàn)方式如圖5所示。其中，電阻Rx與積分器中電阻修正陣列Rf R3是由相同類型電阻組成，因此在芯片制造過程中，Rx的工藝偏差能夠準(zhǔn)確表征積分器中電阻修正陣列RfR3的電阻值變化。同樣，一個(gè)穩(wěn)定電流源Iref流過預(yù)定電阻Rx產(chǎn)生的修正電平Vx也能表征電阻修正陣列Rf R3的電阻值變化。在Sigma-Delta調(diào)制器中，量化器是必不可少的模塊，通常量化器由一個(gè)或多個(gè)比較器組成。本發(fā)明提供的Sigma-Delta調(diào)制器降低了 Sigma-Delta調(diào)制器的性能受電阻工藝角變化的影響，且電阻修正利用了 Sigma-Delta調(diào)制器本身的比較器，不增加額外的芯片面積。本發(fā)明中的電阻修正模塊只在工作開始的幾個(gè)周期內(nèi)完成調(diào)整，之后一直處理關(guān)斷狀態(tài)，因此不消耗任何額外功耗和面積。電阻修正模塊的靈活性強(qiáng)，產(chǎn)生的修正數(shù)字位數(shù)可以根據(jù)調(diào)節(jié)精度和面積的折衷進(jìn)行靈活設(shè)計(jì)。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種Sigma-Delta調(diào)制器，其特征在于，包括量化器、修正模塊和RC積分器；其中， 所述修正模塊包括預(yù)定電阻，通過所述預(yù)定電阻產(chǎn)生修正電平； 所述修正模塊，用于利用所述量化器中的比較器將所述修正電平與預(yù)定參考電壓進(jìn)行比較，從而產(chǎn)生數(shù)字修正信號(hào)，根據(jù)所述數(shù)字修正信號(hào)對(duì)所述RC積分器中的電阻修正陣列中的電阻進(jìn)行修正；所述預(yù)定電阻與所述RC積分器中的電阻修正陣列中的電阻的類型相同。
2.根據(jù)權(quán)利要求I所述的Sigma-Delta調(diào)制器，其特征在于，所述Sigma-Delta調(diào)制器還包括DAC和D觸發(fā)器，所述D觸發(fā)器的輸入端與所述比較器的輸出端電性相連，所述D觸發(fā)器的輸出端連接所述DAC的輸入端，所述DAC的輸出信號(hào)反饋至RC積分器的輸入端；其中， 所述D觸發(fā)器將RC積分器與預(yù)定參考電壓的比較信號(hào)A進(jìn)行同步，經(jīng)過同步的所述比較信號(hào)A通過所述DAC后作為RC積分器的部分輸入信號(hào)反饋至RC積分器的輸入端； 所述DAC的個(gè)數(shù)小于或等于RC積分器的個(gè)數(shù)，一個(gè)DAC的輸出端連接至少一個(gè)RC積分器的輸入端，所述一個(gè)DAC的輸出信號(hào)作為所述至少一個(gè)RC積分器的部分輸入信號(hào)；一個(gè)RC積分器最多對(duì)應(yīng)一個(gè)DAC的輸出作為所述一個(gè)RC積分器的部分輸入信號(hào),而RC積分器中的第一級(jí)RC積分器連接DAC中一個(gè)DAC的輸出端，所述DAC中一個(gè)DAC的輸出作為所述第一級(jí)RC積分器的部分輸入。
3.根據(jù)權(quán)利要求I或2所述的Sigma-Delta調(diào)制器，其特征在于，還包括前饋電阻陣列，前饋電阻陣列的一端接至前級(jí)電路的輸出端，另一端接至后級(jí)電路的輸入端；所述前級(jí)電路包括為第一級(jí)RC積分器提供輸入的電路或RC積分器電路，所述后級(jí)電路包括RC積分器電路或接收最后一級(jí)RC積分器輸出的電路，前級(jí)電路的輸出信號(hào)通過所述前饋電阻陣列后前饋至后級(jí)電路的輸入端作為所述后級(jí)電路的部分輸入信號(hào)，所述前饋電阻陣列由數(shù)字修正信號(hào)控制選取其電阻值。
4.根據(jù)權(quán)利要求I或2所述的Sigma-Delta調(diào)制器，其特征在于，所述修正模塊還包括電流源、組合邏輯電路和多個(gè)第一脈沖開關(guān)；所述預(yù)定電阻一端接地，所述預(yù)定電阻另一端與電流源連接，從而使所述預(yù)定電阻另一端產(chǎn)生所述修正電平，所述電流源與所述預(yù)定電阻之間連接一個(gè)所述第一脈沖開關(guān)的一端，所述第一脈沖開關(guān)的另一端連接至量化器中比較器的第一輸入端，當(dāng)所述第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平通過所述第一脈沖開關(guān)輸至所述比較器的第一輸入端；預(yù)定參考電壓輸至量化器中比較器的第二輸入端，所述預(yù)定參考電壓由偏置模塊提供； 所述量化器包括多個(gè)比較器，每個(gè)比較器的輸出端均通過一個(gè)所述第一脈沖開關(guān)連接所述組合邏輯電路的輸入端，當(dāng)所述一個(gè)第一脈沖開關(guān)連通信號(hào)時(shí)，所述修正電平與預(yù)定參考電壓的比較結(jié)果B輸至所述組合邏輯電路的輸入端； 所述組合邏輯電路的輸出端連接至所述電阻修正陣列，所述邏輯組合電路對(duì)所述比較結(jié)果B進(jìn)行邏輯變換以還原信號(hào)順序，輸出與比較器位數(shù)相同的數(shù)字修正信號(hào)。
5.根據(jù)權(quán)利要求2所述的Sigma-Delta調(diào)制器，其特征在于，還包括第二脈沖開關(guān)，最后一級(jí)RC積分器的輸出端通過一個(gè)所述第二脈沖開關(guān)連接至量化器中比較器的第一輸入端，當(dāng)所述第二脈沖開關(guān)連通信號(hào)時(shí)，所述最后一級(jí)RC積分器的輸出信號(hào)輸至所述量化器中比較器的第一輸入端，每個(gè)所述比較器的輸出端均通過一個(gè)所述第二脈沖開關(guān)連接至D觸發(fā)器的輸入端，當(dāng)所述一個(gè)第二脈沖開關(guān)連通信號(hào)時(shí)，所述最后一級(jí)RC積分器的輸出與預(yù)定參考電壓的比較結(jié)果A輸至所述D觸發(fā)器的輸入端。
6.根據(jù)權(quán)利要求4所述的Sigma-Delta調(diào)制器，其特征在于，所述電阻修正陣列包括依次串聯(lián)的多個(gè)電阻，分別為第一電阻直至第N電阻，N為整數(shù)；第一電阻至第N-I電阻的兩端分別并聯(lián)一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與所述邏輯組合電路的輸出一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻接入前級(jí)電路，所述第N電阻接入后級(jí)電路； 每個(gè)所述RC積分器包括兩個(gè)所述電阻修正陣列；其中一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的正相輸入端；另一個(gè)電阻修正陣列串聯(lián)于RC積分器中運(yùn)算放大器的反相輸入端。
7.根據(jù)權(quán)利要求3所述的Sigma-Delta調(diào)制器，其特征在于，所述前饋電阻陣列包括依 次串聯(lián)的多個(gè)電阻；分別為第一電阻直至第N電阻，第一電阻至第N-I電阻的兩端分別并聯(lián) 一個(gè)開關(guān)，所述開關(guān)的數(shù)量與所述數(shù)字修正信號(hào)的位數(shù)相同，所述開關(guān)與邏輯組合電路的輸入一一對(duì)應(yīng)相連；所述第一電阻至第N-I電阻的阻值分別是前一電阻的二倍；所述第一電阻的一端接入前級(jí)電路，所述第N電阻的一端接入后級(jí)電路。
8.根據(jù)權(quán)利要求5所述的Sigma-Delta調(diào)制器，其特征在于，所述第一脈沖開關(guān)由第一時(shí)鐘信號(hào)控制，第二脈沖開關(guān)由第二時(shí)鐘信號(hào)控制； 當(dāng)調(diào)制器開始工作時(shí)，第一時(shí)鐘信號(hào)為高電平，對(duì)應(yīng)的第一脈沖開關(guān)均導(dǎo)通，第二時(shí)鐘信號(hào)為低電平，對(duì)應(yīng)的第二脈沖開關(guān)均關(guān)斷； 當(dāng)?shù)谝粫r(shí)鐘信號(hào)為高電平持續(xù)了預(yù)設(shè)個(gè)數(shù)的時(shí)鐘周期后，所述第一時(shí)鐘信號(hào)為低電平，對(duì)應(yīng)的第一脈沖開關(guān)均關(guān)斷，第二時(shí)鐘信號(hào)為高電平，對(duì)應(yīng)的第二脈沖開關(guān)均導(dǎo)通。
9.一種Sigma-Delta模數(shù)轉(zhuǎn)換器，其特征在于，包括權(quán)利要求1_9任一項(xiàng)所述的Sigma-Delta 調(diào)制器。
全文摘要
本發(fā)明提供一種Sigma-Delta調(diào)制器及模數(shù)轉(zhuǎn)換器；Sigma-Delta調(diào)制器包括量化器、修正模塊和RC積分器；其中，所述修正模塊包括預(yù)定電阻，通過所述預(yù)定電阻產(chǎn)生修正電平；所述修正模塊，用于利用所述量化器中的比較器將所述修正電平與預(yù)定參考電壓進(jìn)行比較，從而產(chǎn)生數(shù)字修正信號(hào)，根據(jù)所述數(shù)字修正信號(hào)對(duì)所述RC積分器中的電阻修正陣列中的電阻進(jìn)行修正；所述預(yù)定電阻與所述RC積分器中的電阻修正陣列中的電阻的類型相同；本發(fā)明能夠修正RC積分器中的電阻偏差。
文檔編號(hào)H03M3/00GK102801424SQ20121032226
公開日2012年11月28日 申請(qǐng)日期2012年9月3日 優(yōu)先權(quán)日2012年9月3日
發(fā)明者趙喆, 陳嵐, 呂志強(qiáng) 申請(qǐng)人:中國科學(xué)院微電子研究所