一種高頻時鐘占空比測試電路的制作方法
【專利摘要】本發(fā)明提出一種高頻時鐘占空比測試電路，利用開關(guān)電容結(jié)構(gòu)將時間量轉(zhuǎn)換為電壓量，通過電壓的量化比較將時鐘高低電平時間等比例放大，實現(xiàn)高頻時鐘信號占空比的準(zhǔn)確測試。占空比的測試精度不依賴于實現(xiàn)工藝，只取決于設(shè)計精度。
【專利說明】—種高頻時鐘占空比測試電路
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及一種高頻時鐘占空比的測試電路，利用開關(guān)電容結(jié)構(gòu)將時間量轉(zhuǎn)換為電壓量，通過電壓的量化比較將時鐘高低電平時間等比例放大，實現(xiàn)高頻時鐘占空比性能的準(zhǔn)確測試，可用于時鐘雙沿工作系統(tǒng)測試評估時鐘占空比。
【背景技術(shù)】:
[0002]片上時鐘產(chǎn)生電路，如鎖相環(huán)、頻率合成器、振蕩器等，廣泛地應(yīng)用于各種芯片，提供數(shù)字電路工作的時鐘，通信接口數(shù)據(jù)傳輸?shù)亩〞r等。為了提高芯片工作速度，一些應(yīng)用場合使用時鐘雙沿工作。為保證時序的正確性，對時鐘信號的占空比性能提出一定的約束。因此時鐘占空比的可測性成為電路設(shè)計時需要考慮的一個問題。
[0003]對于低頻時鐘可以直接輸出測試其占空比；對于高頻時鐘如果采用直接輸出測試的方法，通常受限于IO驅(qū)動能力，測試準(zhǔn)確度極低。為了防止時鐘波形出現(xiàn)畸變，影響測試結(jié)果的準(zhǔn)確性，占空比測試對IO驅(qū)動能力要求很高，但IO驅(qū)動能力過大會對同一電源系下其他電路產(chǎn)生干擾。高頻時鐘如果采用數(shù)字分頻降低時鐘頻率，分頻后無法對時鐘占空比進行測試。
[0004]本發(fā)明提出的一種高頻時鐘占空比測試電路,可以將高頻時鐘的高低電平時間等比例放大，降低對輸出IO的要求，準(zhǔn)確測試時鐘占空比。

【發(fā)明內(nèi)容】
:
[0005]本發(fā)明的目的是解決片上高頻時鐘占空比測試的問題，提供一種占空比測試方法和電路，主要結(jié)構(gòu)包括三部分:積分電路，比較電路及控制邏輯，如圖1所示。
[0006]積分電路的作用是將N個周期內(nèi)高低電平的時間量轉(zhuǎn)換為電壓量，將此段時間定義為積分區(qū)間。積分電路包括兩個開關(guān)電容積分單元，一個積分單元將N個時鐘周期內(nèi)高電平的時間量積分為評估電壓Veval，另一個積分單元在此時間內(nèi)保持常通，將N個時鐘周期內(nèi)總的時間量積分為參考電壓Vtotal。積分結(jié)束后保持電壓值不變。
【權(quán)利要求】
1.一種高頻時鐘占空比測試電路，其特征在于包括三部分:積分電路，比較電路及控制邏輯，其中: 積分電路包括兩個開關(guān)電容積分單元，每個開關(guān)電容積分單元由開關(guān)電容充放電電路及源跟隨電路組成，一個開關(guān)電容積分單元將N個時鐘周期內(nèi)高電平的時間量積分為評估電壓Veval，另一個開關(guān)電容積分單元在N個時鐘周期內(nèi)保持常通，將此時鐘周期內(nèi)總的時間量積分為參考電壓Vtotal，N≥l； 比較電路用于將評估電壓Veval與參考電壓Vtotal的分壓依次進行比較，比較 的結(jié)果DC TEST通過比較器串行輸出，η≥I ; 控制邏輯產(chǎn)生控制積分電路、比較電路工作的信號C0N，以及測試標(biāo)志信號FLAG，用于標(biāo)識比較輸出信號DC TEST的有效時間。
2.如權(quán)利要求1所述的一種高頻時鐘占空比測試電路，其特征在于比較電路由分壓電阻串、開關(guān)陣列及比較器組成，分壓電阻串根據(jù)設(shè)計選擇的η值及功耗選擇合適的電阻值；開關(guān)陣列受控制邏輯控制，依次將電阻串各節(jié)點的電壓傳輸至比較器輸入端，比較器的另一端連接評估電壓Veval，比較器輸出的結(jié)果為測試信號DC TEST。
3.如權(quán)利要求1所述的一種高頻時鐘占空比測試電路，其特征在于信號CON作為一個開關(guān)電容積分單兀的輸入，產(chǎn)生參考電壓Vtotal ;信號CON與時鐘信號CLK相與作為另一開關(guān)電容積分單元的輸入，產(chǎn)生評估電壓Veval。
4.如權(quán)利要求1所述的一種高頻時鐘占空比測試電路,其特征在于測試時直接測量DCTEST高電平的時間，及FLAG高電平的時間，其比值即為時鐘信號的占空比。
5.如權(quán)利要求1所述的一種高頻時鐘占空比測試電路，其特征在于時鐘信號的占空比的測試精度不依賴于實現(xiàn)工藝，只取決于設(shè)計精度，誤差為±*，η的取值根據(jù)測試精度的需求確定。
【文檔編號】H03K5/19GK103684365SQ201210351414
【公開日】2014年3月26日 申請日期:2012年9月18日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】高慧 申請人:北京中電華大電子設(shè)計有限責(zé)任公司