專利名稱：晶體振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體振蕩器制造領(lǐng)域，具體涉及一種晶體振蕩器電路。
背景技術(shù)：
石英晶體振蕩器是一種高精度和高穩(wěn)定度的振蕩器，被廣泛應(yīng)用于彩電、計(jì)算機(jī)、遙控器等各類振蕩電路中，以及通信系統(tǒng)中作為頻率發(fā)生器，為數(shù)據(jù)處理設(shè)備產(chǎn)生時(shí)鐘信號(hào)和為特定系統(tǒng)提供基準(zhǔn)信號(hào)。恒溫控制晶體振蕩器(OCXO)是目前頻率穩(wěn)定度和精確度最高的晶體振蕩器，它在老化率、溫度穩(wěn)定性、長(zhǎng)期穩(wěn)定度和短期穩(wěn)定度方面的性能都非常優(yōu)秀，因此，作為精密時(shí)頻信號(hào)源被廣泛應(yīng)用在各個(gè)領(lǐng)域中。目前恒溫控制晶體振蕩器在常溫下剛通電時(shí)，其輸出頻率為內(nèi)部石英晶體冷態(tài)頻率，其與標(biāo)稱頻率的偏差在200ppm以上。通電后，晶振的輸出頻率隨著恒溫電路對(duì)恒溫槽的加熱過程而迅速變化，直到恒溫槽達(dá)到穩(wěn)定的溫度點(diǎn)，恒溫控制晶體振蕩器的輸出頻率一般需要2分鐘以上才能達(dá)到與標(biāo)稱頻率的偏差在2ppm以內(nèi)，其頻率穩(wěn)定時(shí)間較長(zhǎng)，導(dǎo)致使用恒溫控制晶體振蕩器的電路上電后要等待較長(zhǎng)的時(shí)間才能夠正常工作。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種較短時(shí)間即可輸出標(biāo)稱頻率的晶體振蕩器電路，在保證晶體振蕩器電路性能的同時(shí)，縮短電路上電后到正常工作的等待時(shí)間。本發(fā)明公開了一種晶體振蕩器電路，包括第一晶體振蕩器、第二晶體振蕩器以及輸出控制電路；所述第二晶體振蕩器的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器；所述輸出控制電路用于在所述第一晶體振蕩器頻率穩(wěn)定前輸出第二晶體振蕩器產(chǎn)生的信號(hào)，在所述第一晶體振蕩器頻率穩(wěn)定后輸出第一晶體振蕩器產(chǎn)生的信號(hào)。優(yōu)選地，所述輸出控制電路包括頻率比較電路和輸出切換電路；所述頻率比較電路用于比較所述第一晶體振蕩器和所述第二晶體振蕩器的頻率，在第一晶體振蕩器和所述第二晶體振蕩器頻率差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換；所述輸出切換電路用于在頻率比較電路觸發(fā)切換后由輸出第二晶體振蕩器信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。優(yōu)選地，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。優(yōu)選地，所述輸出控制電路包括相位比較電路和輸出切換電路；所述相位比較電路用于比較所述第一晶體振蕩器和所述第二晶體振蕩器的相位，在第一晶體振蕩器和所述第二晶體振蕩器相位差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換；所述輸出切換電路用于在相位比較電路觸發(fā)切換后由輸出第二晶體振蕩器信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。優(yōu)選地，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。優(yōu)選地，所述輸出控制電路包括延時(shí)電路和輸出切換電路；
所述延時(shí)電路用于在所述晶體振蕩器電路上電預(yù)定時(shí)間后觸發(fā)切換；所述輸出切換電路用于在所述延時(shí)電路觸發(fā)切換后由輸出第二晶體振蕩器信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。優(yōu)選地，述輸出控制電路利用單片機(jī)(MCU)、FPGA、CPLD、或延時(shí)繼電器實(shí)現(xiàn)。優(yōu)選地，所述第一晶體振蕩器為恒溫控制晶體振蕩器。優(yōu)選地，所述恒溫控制晶體振蕩器包括恒溫槽，置于所述恒溫槽中的振蕩電路以及連接到恒溫槽的恒溫電路。優(yōu)選地，所述第二晶體振蕩器為電壓控制晶體振蕩器(VCX0)，溫度補(bǔ)償晶體振蕩 (TCXO)，微機(jī)補(bǔ)償晶體振蕩器(MCXO)或溫度補(bǔ)償電壓控制晶體振蕩器(TCVCXO)。本發(fā)明通過將穩(wěn)定性強(qiáng)但頻率穩(wěn)定時(shí)間長(zhǎng)的晶體振蕩器和穩(wěn)定性較弱但頻率穩(wěn)定時(shí)間短的晶體振蕩器通過輸出控制電路結(jié)合在一起，在上電后先輸出頻率穩(wěn)定時(shí)間短的晶體振蕩器的信號(hào)，待頻率穩(wěn)定后再切換輸出穩(wěn)定性強(qiáng)的晶體振蕩器的信號(hào)，實(shí)現(xiàn)了將兩者優(yōu)點(diǎn)結(jié)合，在保證晶體振蕩電路的工作性能的同時(shí)，大大縮短了電路上電后正常工作的等待時(shí)間。


圖I是本發(fā)明實(shí)施例的晶體振蕩器電路的不意圖；圖2是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖；圖3是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖；圖4是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖。
具體實(shí)施例方式下面結(jié)合附圖并通過具體實(shí)施方式
來進(jìn)一步說明本發(fā)明的技術(shù)方案。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分。圖I是本發(fā)明實(shí)施例的晶體振蕩器電路的示意圖。如圖I所示，所述晶體振蕩器電路包括第一晶體振蕩器10、第二晶體振蕩器20以及輸出控制電路30 ;所述第二晶體振蕩器20的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器10。所述輸出控制電路30用于在所述第一晶體振蕩器10頻率穩(wěn)定前輸出第二晶體振蕩器20產(chǎn)生的信號(hào),在所述第一晶體振蕩器頻率10穩(wěn)定后輸出第一晶體振蕩器10產(chǎn)生的信號(hào)。所述輸出控制電路30的輸出端連接到頻率輸出電路40，所述頻率輸出電路用于穩(wěn)定將輸出控制電路選擇輸出的信號(hào)輸出。在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，所述第一晶體振蕩器選用恒溫控制晶體振蕩器，所述恒溫控制晶體振蕩器10包括恒溫槽11，置于所述恒溫槽中的振蕩電路12以及連接到恒溫槽的恒溫電路13。圖2是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖。如圖2所不，所述晶體振蕩器電路包括第一晶體振蕩器10、第二晶體振蕩器20以及輸出控制電路30 ;所述第二晶體振蕩器20的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器10。
所述輸出控制電路30通過比較第一晶體振蕩器10和第二晶體振蕩器20的頻率差判斷第一晶體振蕩器10是否達(dá)到頻率穩(wěn)定。所述輸出控制電路30包括頻率比較電路31和輸出切換電路32 ；所述頻率比較電路31用于比較所述第一晶體振蕩器10和所述第二晶體振蕩器20的頻率，在第一晶體振蕩器10和所述第二晶體振蕩器20的頻率差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換。由于第二晶體振蕩器20具有較短的頻率穩(wěn)定時(shí)間，其在上電后很短時(shí)間就會(huì)穩(wěn)定輸出標(biāo)定頻率，此時(shí)，通過周期性地或連續(xù)地比較第一晶體振蕩器10和第二晶體振蕩器20的信號(hào)頻率判斷兩者的頻率差是否位于預(yù)定范圍內(nèi)，也即比較第一晶體振蕩10的信號(hào)頻率是否達(dá)到標(biāo)定頻率，如果兩者頻率差在預(yù)定范圍內(nèi)，說明第一晶體振蕩10的信號(hào)頻率已經(jīng)穩(wěn)定，可以進(jìn)行切換操作。所述輸出切換電路32用于在頻率比較電路觸發(fā)切換后由輸出第二晶體振蕩器20的信號(hào)切換到輸出第一晶體振蕩器10的信號(hào)。圖2并不用于限制頻率比較電路31和輸出切換電路32的連接關(guān)系，兩者可以如圖2所示，由頻率比較電路31連接到第一、第二晶體振蕩器10、20，再由頻率比較電路31將晶體振蕩器的信號(hào)以及切換觸發(fā)信號(hào)輸出到輸出切換電路34。也可以頻率比較電路31、輸出切換電路32同時(shí)與第一、第二晶體振蕩器10、20連接，頻率比較電路31僅將切換觸發(fā)信號(hào)輸出到輸出切換電路32。優(yōu)選地，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。優(yōu)選地，所述第一晶體振蕩器10選用恒溫控制晶體振蕩器，所述恒溫控制晶體振蕩器10包括恒溫槽11，置于所述恒溫槽中的振蕩電路12以及連接到恒溫槽的恒溫電路13。圖3是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖。如圖3所不，所述晶體振蕩 器電路包括第一晶體振蕩器10、第二晶體振蕩器20以及輸出控制電路30 ;所述第二晶體振蕩器20的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器10。所述輸出控制電路30通過比較第一晶體振蕩器10和第二晶體振蕩器20的相位差判斷第一晶體振蕩器10是否達(dá)到頻率穩(wěn)定。所述輸出控制電路30包括相位比較電路33和輸出切換電路34。所述相位比較電路33用于比較所述第一晶體振蕩器10和所述第二晶體振蕩器20的相位，在第一晶體振蕩器10和所述第二晶體振蕩器20的相位差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換。由于第二晶體振蕩器20具有較短的頻率穩(wěn)定時(shí)間，其在上電后很短時(shí)間就會(huì)穩(wěn)定輸出標(biāo)定頻率，此時(shí)，通過周期性地或連續(xù)地比較第一晶體振蕩器10和第二晶體振蕩器20的信號(hào)相位判斷兩者的頻率是否相同或幾乎相同，也即比較第一晶體振蕩10的信號(hào)相位是否與標(biāo)定頻率相位相同(相位相同則頻率必然相同)，如果兩者相位差在預(yù)定范圍內(nèi)，說明第一晶體振蕩10的信號(hào)頻率已經(jīng)穩(wěn)定，可以進(jìn)行切換操作。所述輸出切換電路34用于在相位比較電路觸發(fā)切換后由輸出第二晶體振蕩器20的信號(hào)切換到輸出第一晶體振蕩器10的信號(hào)。圖3并不用于限制相位比較電路33和輸出切換電路34的連接關(guān)系，兩者可以如圖3所示，由相位比較電路33連接到第一、第二晶體振蕩器10、20，再由相位比較電路33將晶體振蕩器的信號(hào)以及切換觸發(fā)信號(hào)輸出到輸出切換電路34。也可以相位比較電路33、輸出切換電路34同時(shí)與第一、第二晶體振蕩器10、20連接。相位比較電路33僅將切換觸發(fā)信號(hào)輸出到輸出切換電路34。優(yōu)選地，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。優(yōu)選地，所述第一晶體振蕩器10選用恒溫控制晶體振蕩器，所述恒溫控制晶體振蕩器10包括恒溫槽11，置于所述恒溫槽中的振蕩電路12以及連接到恒溫槽的恒溫電路13。圖4是本發(fā)明另一實(shí)施例的晶體振蕩電路的不意圖。如圖4所不，所述晶體振蕩器電路包括第一晶體振蕩器10、第二晶體振蕩器20以及輸出控制電路30 ;所述第二晶體振蕩器的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器。所述輸出控制電路30根據(jù)電路上電時(shí)間判斷第一晶體振蕩器10是否達(dá)到頻率穩(wěn) 定。由于晶體振蕩器本身的特征，每個(gè)種類的晶體振蕩器均具有固定的頻率穩(wěn)定時(shí)間，即上電后到穩(wěn)定輸出標(biāo)定頻率的時(shí)間間隔。本實(shí)施例利用上電后經(jīng)過的時(shí)間判斷第一晶體振蕩器10頻率是否穩(wěn)定。所述輸出控制電路30包括延時(shí)電路35和輸出切換電路36。所述延時(shí)電路35用于在所述晶體振蕩器電路上電預(yù)定時(shí)間后觸發(fā)切換；所述輸出切換電路36用于在所述延時(shí)電路35觸發(fā)切換后由輸出第二晶體振蕩器20的信號(hào)切換到輸出第一晶體振蕩器10的信號(hào)。圖4并不用于限制延時(shí)電路35和輸出切換電路36的連接關(guān)系，兩者可以如圖4所示，由延時(shí)電路35連接到第一、第二晶體振蕩器10、20，再由延時(shí)電路35將晶體振蕩器的信號(hào)以及切換觸發(fā)信號(hào)輸出到輸出切換電路36。也可以延時(shí)電路35、輸出切換電路36同時(shí)與第一、第二晶體振蕩器10、20連接。延時(shí)電路35僅將切換觸發(fā)信號(hào)輸出到輸出切換電路36。優(yōu)選地，所述輸出控制電路利用單片機(jī)(MCU)、FPGA, CPLD或延時(shí)繼電器實(shí)現(xiàn)。優(yōu)選地，所述第一晶體振蕩器10選用恒溫控制晶體振蕩器，所述恒溫控制晶體振蕩器10包括恒溫槽11，置于所述恒溫槽中的振蕩電路12以及連接到恒溫槽的恒溫電路13。本領(lǐng)域技術(shù)人員可以理解，還可以采用計(jì)算第一晶體振蕩器10的其它參數(shù)的方式來確定所述第一晶體振蕩器10是否已經(jīng)達(dá)到頻率穩(wěn)定，輸出標(biāo)定頻率。在本發(fā)明的所有實(shí)施例中，第二晶體振蕩器20可以選用頻率穩(wěn)定時(shí)間極短的電壓控制晶體振蕩器(VCXO)，溫度補(bǔ)償晶體振蕩(TCXO)，微機(jī)補(bǔ)償晶體振蕩器(MCXO)或溫度補(bǔ)償電壓控制晶體振蕩器(TCVCXO )。本發(fā)明通過將穩(wěn)定性強(qiáng)但頻率穩(wěn)定時(shí)間長(zhǎng)的晶體振蕩器和穩(wěn)定性較弱但頻率穩(wěn)定時(shí)間短的晶體振蕩器通過輸出控制電路結(jié)合在一起，在上電后先輸出頻率穩(wěn)定時(shí)間短的晶體振蕩器的信號(hào)，待頻率穩(wěn)定后再切換輸出穩(wěn)定性強(qiáng)的晶體振蕩器的信號(hào)，實(shí)現(xiàn)了將兩者優(yōu)點(diǎn)結(jié)合，在保證晶體振蕩電路的工作性能的同時(shí)，大大縮短了電路上電后正常工作的等待時(shí)間。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本 領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種晶體振蕩器電路，包括第一晶體振蕩器、第二晶體振蕩器以及輸出控制電路；所述第二晶體振蕩器的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器； 所述輸出控制電路用于在所述第一晶體振蕩器頻率穩(wěn)定前輸出第二晶體振蕩器產(chǎn)生的信號(hào)，在所述第一晶體振蕩器頻率穩(wěn)定后輸出第一晶體振蕩器產(chǎn)生的信號(hào)。
2.根據(jù)權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述輸出控制電路包括頻率比較電路和輸出切換電路； 所述頻率比較電路用于比較所述第一晶體振蕩器和所述第二晶體振蕩器的頻率，在第一晶體振蕩器和所述第~■晶體振蕩器頻率差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換； 所述輸出切換電路用于在頻率比較電路觸發(fā)切換后由輸出第二晶體振蕩器的信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。
3.根據(jù)權(quán)利要求2所述的晶體振蕩器電路，其特征在于，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。
4.根據(jù)權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述輸出控制電路包括相位比較電路和輸出切換電路； 所述相位比較電路用于比較所述第一晶體振蕩器和所述第二晶體振蕩器的相位，在第一晶體振蕩器和所述第二晶體振蕩器相位差在預(yù)定范圍內(nèi)時(shí)觸發(fā)切換； 所述輸出切換電路用于在相位比較電路觸發(fā)切換后由輸出第二晶體振蕩器信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。
5.根據(jù)權(quán)利要求4所述的晶體振蕩器電路，其特征在于，所述輸出控制電路利用鎖相環(huán)、單片機(jī)(MCU)、FPGA或CPLD實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述輸出控制電路包括延時(shí)電路和輸出切換電路； 所述延時(shí)電路用于在所述晶體振蕩器電路上電預(yù)定時(shí)間后觸發(fā)切換； 所述輸出切換電路用于在所述延時(shí)電路觸發(fā)切換后由輸出第二晶體振蕩器的信號(hào)切換到輸出第一晶體振蕩器的信號(hào)。
7.根據(jù)權(quán)利要求I所述的晶體振蕩器電路，其特征在于，述輸出控制電路利用單片機(jī)(MCU)、FPGA、CPLD或延時(shí)繼電器實(shí)現(xiàn)。
8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的晶體振蕩器電路，其特征在于，所述第一晶體振蕩器為恒溫控制晶體振蕩器。
9.根據(jù)權(quán)利要求8所述的晶體振蕩器電路，其特征在于，所述恒溫控制晶體振蕩器包括恒溫槽，置于所述恒溫槽中的振蕩電路以及連接到恒溫槽的恒溫電路。
10.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的晶體振蕩器電路，其特征在于，所述第二晶體振蕩器為電壓控制晶體振蕩器(VCXO)、溫度補(bǔ)償晶體振蕩(TCXO)、微機(jī)補(bǔ)償晶體振蕩器(MCXO )或溫度補(bǔ)償電壓控制晶體振蕩器(TCVCXO )。
全文摘要
本發(fā)明公開了一種晶體振蕩器電路，所述晶體振蕩器電路包括第一晶體振蕩器、第二晶體振蕩器以及輸出控制電路；所述第二晶體振蕩器的頻率穩(wěn)定時(shí)間小于所述第一晶體振蕩器；所述輸出控制電路用于在所述第一晶體振蕩器頻率穩(wěn)定前輸出第二晶體振蕩器產(chǎn)生的信號(hào)，在所述第一晶體振蕩器頻率穩(wěn)定后輸出第一晶體振蕩器產(chǎn)生的信號(hào)。所述晶體振蕩器電路在保證晶體振蕩電路的工作性能的同時(shí)，大大縮短了電路上電后正常工作的等待時(shí)間。
文檔編號(hào)H03B5/04GK102868365SQ201210376628
公開日2013年1月9日 申請(qǐng)日期2012年9月29日 優(yōu)先權(quán)日2012年9月29日
發(fā)明者王丹 申請(qǐng)人:廣東大普通信技術(shù)有限公司