專利名稱：電子電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進(jìn)行上電復(fù)位的電子電路。
背景技術(shù)：
接通電源時(shí)的數(shù)字電路的初始化(復(fù)位)通常通過上電復(fù)位來進(jìn)行。在上電復(fù)位中，例如，當(dāng)接通了電子設(shè)備的電源時(shí)，電源接通后稍作延遲，將復(fù)位信號提供給數(shù)字電路來進(jìn)行初始化。圖3是示出通過上電復(fù)位來將數(shù)字電路非同步復(fù)位的電子電路的一個(gè)例子的電路圖。圖4是示出圖3所示的電子電路中的時(shí)鐘信號、上電復(fù)位信號、以及輸出端子的狀態(tài)的一個(gè)例子的時(shí)序圖。在圖3所示的電子電路中，時(shí)鐘產(chǎn)生電路2和上電復(fù)位電路3連接在集成電路(IC =Integrated Circuit)芯片101上。從時(shí)鐘產(chǎn)生電路2對IC芯片101的CLK端子輸入時(shí)鐘信號CLK，并從上電復(fù)位電路3對IC芯片101的POR端子輸入上電復(fù)位信號P0R。IC芯片101具有數(shù)字電路111，數(shù)字電路111的輸出信號經(jīng)由輸出緩沖器112被施加到輸出端子TAR。在噪聲多的環(huán)境中，當(dāng)該上電復(fù)位信號直接用作非同步復(fù)位的信號時(shí)，會(huì)因噪聲而使數(shù)字電路111錯(cuò)誤地被復(fù)位，因此，通過除噪電路113來去除上電復(fù)位信號的噪聲。經(jīng)由輸入緩沖器114對除噪電路113提供時(shí)鐘信號CLK，并經(jīng)由輸入緩沖器115對除噪電路113提供上電復(fù)位信號P0R，去除噪聲后的信號(復(fù)位信號RST)被用于數(shù)字電路111的非同步復(fù)位。除噪電路113使上電復(fù)位信號延遲預(yù)定時(shí)鐘，進(jìn)行延遲后的上電復(fù)位信號和該時(shí)間點(diǎn)的上電復(fù)位信號之間的邏輯運(yùn)算來去除上電復(fù)位信號的噪聲，并輸出通過該邏輯運(yùn)算獲得的去除噪聲后的復(fù)位信號RST。由此，如圖4所示，即便對上電復(fù)位信號產(chǎn)生噪聲，數(shù)字電路111也不被復(fù)位。然而，在如上所述地進(jìn)行數(shù)字電路111的初始化的情況下，將直到基于上電復(fù)位信號的復(fù)位狀態(tài)被解除、復(fù)位信號RST被提供到數(shù)字電路111為止的延遲期間(圖4中的從接通電源的定時(shí)To起、到時(shí)刻Tl為止的期間)設(shè)定為大于等于除噪電路113中的延遲的長度，因此，該延遲期間的數(shù)字電路111的輸出信號的值無效(不定)。因此，在該期間中，存在連接在輸出端子TAR上的電路或設(shè)備誤動(dòng)作的可能性。例如，在從輸出端子TAR輸出電機(jī)的控制信號的情況下，在接通電源后，在數(shù)字電路111的輸出信號的值為無效(不定)的期間，控制信號的值成為不期望的值，電機(jī)可能進(jìn)行不期望的動(dòng)作。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述的問題而完成的，其目的在于，獲得減少因復(fù)位而引起的數(shù)字電路的初始化時(shí)的誤動(dòng)作的電子電路。為了解決上述的課題，本發(fā)明所涉及的電子電路包括除噪電路，所述除噪電路去除復(fù)位信號的噪聲；數(shù)字電路，所述數(shù)字電路被通過所述除噪電路去除噪聲之后的信號復(fù)位；以及初始有效化電路，所述初始有效化電路在直到基于所述復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，將所述數(shù)字電路的輸出信號固定為預(yù)定的值。根據(jù)上述本發(fā)明的電子電路，在直到基于上電復(fù)位信號等的復(fù)位狀態(tài)被解除為止的期間，只要數(shù)字電路的輸出信號的值不是不定的即可，從而能夠減少因復(fù)位而引起的數(shù)字電路的初始化時(shí)的誤動(dòng)作。


圖1是示出本發(fā)明的實(shí)施方式所涉及的電子電路的構(gòu)成的電路圖；圖2是示出圖1所示的電子電路中的時(shí)鐘信號、上電復(fù)位信號、以及輸出端子的狀態(tài)的一個(gè)例子的時(shí)序圖；圖3是示出通過上電復(fù)位來將數(shù)字電路非同步復(fù)位的電子電路的一個(gè)例子的電路圖；圖4是示出圖3所示的電子電路中的時(shí)鐘信號、上電復(fù)位信號、以及輸出端子的狀態(tài)的一個(gè)例子的時(shí)序圖。
具體實(shí)施例方式以下，基于

本發(fā)明的實(shí)施方式。圖1是示出本發(fā)明的實(shí)施方式所涉及的電子電路的構(gòu)成的電路圖。在圖1所示的電子電路中，在IC芯片I上連接有時(shí)鐘產(chǎn)生電路2和上電復(fù)位電路3。從時(shí)鐘產(chǎn)生電路2對IC芯片I的CLK端子輸入時(shí)鐘信號CLK，從上電復(fù)位電路3對IC芯片I的POR端子輸入上電復(fù)位信號P0R。另外，在IC芯片I的輸出端子TAR連接有未圖示的電路或設(shè)備。IC芯片I具有數(shù)字電路11、輸出緩沖器12、除噪電路13、輸入緩沖器14，15、以及初始有效化電路16。數(shù)字電路11是具有觸發(fā)器21、22的時(shí)序電路。另外，在圖1中，省略了數(shù)字電路11內(nèi)的除了觸發(fā)器21、22以外的元件的圖示。經(jīng)由輸入緩沖器14對除噪電路13提供時(shí)鐘信號CLK，并經(jīng)由輸入緩沖器15對除噪電路13提供上電復(fù)位信號P0R，去除噪聲后的信號(復(fù)位信號RST)被用于數(shù)字電路11的非同步復(fù)位。除噪電路13使上電復(fù)位信號延遲預(yù)定時(shí)鐘，進(jìn)行延遲后的上電復(fù)位信號和未作延遲的上電復(fù)位信號之間的邏輯運(yùn)算來去除上電復(fù)位信號的噪聲，并將通過該邏輯運(yùn)算獲得的去除噪聲后的復(fù)位信號RST輸出給數(shù)字電路11。因此，在通過上電復(fù)位信號繼續(xù)復(fù)位的期間，被設(shè)定為大于等于除噪電路13中的延遲的長度。初始有效化電路16被設(shè)置在數(shù)字電路11和連接在輸出端子TAR上的輸出緩沖器12之間，在直到基于上電復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，將數(shù)字電路11的輸出信號固定為預(yù)定的值，一旦基于上電復(fù)位信號的復(fù)位狀態(tài)被解除，則將數(shù)字電路11的輸出信號直接提供給輸出緩沖器12。在該實(shí)施方式中，數(shù)字電路11從觸發(fā)器21、22輸出兩個(gè)輸出信號。初始有效化電路16具有兩個(gè)OR運(yùn)算電路31、32，分別進(jìn)行數(shù)字電路11的兩個(gè)輸出信號和上電復(fù)位信號之間的邏輯運(yùn)算，并輸出該邏輯運(yùn)算的結(jié)果。在該實(shí)施方式中，一旦復(fù)位狀態(tài)被解除，上電復(fù)位信號的值變?yōu)镠(高)電平，因而上電復(fù)位信號被作為這些OR運(yùn)算電路31、32的一個(gè)輸入而被反轉(zhuǎn)輸入。與在直到基于上電復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間應(yīng)當(dāng)輸出的固定值對應(yīng)地，OR運(yùn)算電路31的另一個(gè)輸入以及輸出兩者被反轉(zhuǎn)或不反轉(zhuǎn)，OR運(yùn)算電路32的另一個(gè)輸入以及輸出兩者被反轉(zhuǎn)或不反轉(zhuǎn)。另外，也可以代替OR運(yùn)算電路31、32而使用AND運(yùn)算電路。在該情況下也是一樣，針對AND運(yùn)算電路的兩個(gè)輸入和一個(gè)輸出恰當(dāng)?shù)卦O(shè)定反轉(zhuǎn)還是不反轉(zhuǎn)。輸出緩沖器12是三態(tài)緩沖器，從OR運(yùn)算電路31提供輸入信號，從OR運(yùn)算電路32提供控制信號。接下來，說明上述電子電路的動(dòng)作。圖2是示出圖1所示的電子電路中的時(shí)鐘信號、上電復(fù)位信號、以及輸出端子的狀態(tài)的一個(gè)例子的時(shí)序圖。當(dāng)接通內(nèi)置于該電子電路中的電氣設(shè)備的電源時(shí)(時(shí)刻To)，該電子電路的各部開始起動(dòng)。如圖2所示，時(shí)鐘產(chǎn)生電路2在電源接通(時(shí)刻To)后稍作延遲，開始時(shí)鐘信號CLK的輸出。同樣地，上電復(fù)位電路3在電源接通(時(shí)刻To)后稍作延遲，解除基于上電復(fù)位信號POR的復(fù)位狀態(tài)(在該實(shí)施方式中，通過將上電復(fù)位信號POR從L (低)電平改變成H電平來解除復(fù)位狀態(tài))。IC芯片I的除噪電路13被供應(yīng)時(shí)鐘信號CLK和上電復(fù)位信號P0R，使上電復(fù)位信號延遲預(yù)定時(shí)鐘，如果當(dāng)前時(shí)間點(diǎn)的上電復(fù)位信號為L電平且延遲后的上電復(fù)位信號為L電平，則將復(fù)位信號RST(L電平的脈沖信號)提供給數(shù)字電路11。在提供復(fù)位信號RST之前(即，從時(shí)刻To至?xí)r刻Tl的期間)，數(shù)字電路11的輸出信號的值為無效(不定)，當(dāng)提供復(fù)位信號RST后(時(shí)刻Tl)，數(shù)字電路11被初始化，之后的輸出信號的值成為有效。另一方面，在從時(shí)刻To至?xí)r刻Tl的期間(即，數(shù)字電路11的輸出為不定的期間)，由于上電復(fù)位信號為L電平，因此，基于初始有效化電路16的固定值被提供給輸出緩沖器12，將由初始有效化電路16指定的電平的信號從輸出緩沖器12施加到輸出端子TAR，從而輸出端子TAR的電平成為有效。但是，在剛剛接通電源之后，由于電源電壓低、無法保證輸入緩沖器15、初始有效化電路16、輸出緩沖器12的正常動(dòng)作，因此輸出端子TAR的電平也不是有效的。在時(shí)刻Tl之后的期間，上電復(fù)位信號成為H電平，因此，通過初始有效化電路16將數(shù)字電路11的輸出信號保持原樣提供給輸出緩沖器12，并將由數(shù)字電路11指定的電平的信號從輸出緩沖器12施加到輸出端子TAR。因此，在該期間，輸出端子TAR的電平也成為有效的。如圖2所示，在時(shí)刻Tl之后的期間對上電復(fù)位信號產(chǎn)生了噪聲的情況下，由于噪聲，基于初始有效化電路16的固定值被提供給輸出緩沖器12。此時(shí)，無法保證該固定值與本來應(yīng)當(dāng)輸出的數(shù)字電路11的輸出信號的值相同，因此，在對上電復(fù)位信號產(chǎn)生有噪聲的期間的輸出端子TAR的電平變成不是有效的。然而，該噪聲被除噪電路13除去，因此，不會(huì)由于該噪聲而對數(shù)字電路11提供復(fù)位信號RST，數(shù)字電路11繼續(xù)正常動(dòng)作。由于數(shù)字電路11繼續(xù)正常動(dòng)作，因此，當(dāng)噪聲從上電復(fù)位信號中消失時(shí)，輸出端子TAR的電平馬上變回有效。如上所述，根據(jù)上述實(shí)施方式，除噪電路13去除上電復(fù)位信號的噪聲，數(shù)字電路11被通過除噪電路13去除噪聲之后的信號復(fù)位。初始有效化電路16在直到基于上電復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，將數(shù)字電路11的輸出信號固定為預(yù)定的值。由此，在基于上電復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，只要數(shù)字電路11的輸出信號的值不是不定的即可，因此，減少了在通過上電復(fù)位對數(shù)字電路11進(jìn)行初始化時(shí)的誤動(dòng)作的產(chǎn)生。另外，上述的實(shí)施方式是本發(fā)明的優(yōu)選的例子，但是，本發(fā)明并不限于此，在不脫離本發(fā)明的主要技術(shù)思想的范圍內(nèi)可以進(jìn)行各種變形和改變。例如，在上述實(shí)施方式中，也可以代替上電復(fù)位信號而使用通過用戶的復(fù)位操作等而產(chǎn)生的強(qiáng)制復(fù)位信號。在該情況下，代替上電復(fù)位電路3而使用產(chǎn)生強(qiáng)制復(fù)位信號的強(qiáng)制復(fù)位電路。另外，在上述實(shí)施方式中，初始就將輸入到與輸出端子TAR連接的輸出緩沖器12的信號有效化，然而也可以初始就將輸入到與輸入端子連接的輸入緩沖器(三態(tài)緩沖器等)的控制信號同樣地有效化。同樣地，也可以初始就將輸入到與輸出端子TAR連接的輸入輸出緩沖器的信號有效化。
權(quán)利要求
1.一種電子電路，其特征在于，包括 除噪電路，所述除噪電路去除復(fù)位信號的噪聲； 數(shù)字電路，所述數(shù)字電路被通過所述除噪電路去除噪聲之后的信號復(fù)位；以及 初始有效化電路，所述初始有效化電路在直到基于所述復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，將所述數(shù)字電路的輸出信號固定為預(yù)定的值。
2.如權(quán)利要求1所述的電子電路，其特征在于， 所述復(fù)位信號為上電復(fù)位信號。
3.如權(quán)利要求1所述的電子電路，其特征在于， 所述初始有效化電路進(jìn)行所述數(shù)字電路的輸出信號和所述復(fù)位信號之間的邏輯運(yùn)算，并輸出該邏輯運(yùn)算的結(jié)果。
4.如權(quán)利要求1所述的電子電路，其特征在于， 所述數(shù)字電路為時(shí)序電路， 通過由所述除噪電路去除噪聲之后的信號對所述時(shí)序電路進(jìn)行非同步復(fù)位。
5.如權(quán)利要求1所述的電子電路，其特征在于， 所述除噪電路使所述復(fù)位信號延遲預(yù)定時(shí)鐘，進(jìn)行延遲后的所述復(fù)位信號和未作延遲的所述復(fù)位信號之間的邏輯運(yùn)算來去除所述復(fù)位信號的噪聲，并輸出通過所述邏輯運(yùn)算所獲得的去除噪聲后的信號。
6.如權(quán)利要求1所述的電子電路，其特征在于， 所述電子電路包括IC芯片，所述IC芯片具有所述除噪電路、所述數(shù)字電路、所述初始有效化電路， 所述IC芯片具有所述復(fù)位信號的輸入端子和輸出端子、以及與所述輸出端子連接的輸出緩沖器， 所述初始有效化電路與所述輸出緩沖器連接。
全文摘要
本發(fā)明提供進(jìn)行上電復(fù)位的電子電路。本發(fā)明的電子電路包括除噪電路，去除復(fù)位信號的噪聲；數(shù)字電路，被通過所述除噪電路去除噪聲之后的信號復(fù)位；以及初始有效化電路，在直到基于所述復(fù)位信號的復(fù)位狀態(tài)被解除為止的期間，將所述數(shù)字電路的輸出信號固定為預(yù)定的值。根據(jù)本發(fā)明，能夠減少在通過復(fù)位信號進(jìn)行數(shù)字電路的復(fù)位時(shí)的誤動(dòng)作的產(chǎn)生。
文檔編號H03K17/22GK103036545SQ20121039111
公開日2013年4月10日 申請日期2012年10月8日 優(yōu)先權(quán)日2011年9月30日
發(fā)明者長田嘉浩 申請人:京瓷辦公信息系統(tǒng)株式會(huì)社