接口電路的制作方法
【專利摘要】一種接口電路，包括接收器、第一終端電阻、第二終端電阻、共模電容、第一開(kāi)關(guān)、第二開(kāi)關(guān)及共模電位調(diào)整電路。接收器包括第一通道及第二通道。第一通道接收第一通道電壓，而第二通道接收第二通道電壓。共模電容提供一共模電位。第一開(kāi)關(guān)將第一終端電阻電性連接至共模電容，且第二開(kāi)關(guān)將第二終端電阻電性連接至共模電容。共模電位調(diào)整電路耦接第一開(kāi)關(guān)、第二開(kāi)關(guān)及共模電容，并根據(jù)第一通道電壓及第二通道電壓調(diào)整共模電位。
【專利說(shuō)明】接口電路
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及一種電路，且特別涉及一種接口電路。
【背景技術(shù)】
[0002]請(qǐng)同時(shí)參照?qǐng)D1及圖2，圖1繪示為傳統(tǒng)接口電路的電路圖，圖2繪示為傳統(tǒng)接口電路的信號(hào)時(shí)序圖。傳統(tǒng)接口電路I包括接收器11、共模電容c_、終端電阻R1、終端電阻R2、開(kāi)關(guān)SWl及開(kāi)關(guān)SW2，且接收器11包括通道chi及通道ch2。開(kāi)關(guān)SWl及開(kāi)關(guān)SW2分別受控于開(kāi)關(guān)控制信號(hào)Sswi及Ssw2將終端電阻Rl及終端電阻R2耦接至共模電容C?！贰ｉ_(kāi)關(guān)Sffl及開(kāi)關(guān)SW2的導(dǎo)通瞬間將因共模電容Cram的瞬間放電而于通道chi及通道ch2上產(chǎn)生噪聲Λ Vl及AV2。

【發(fā)明內(nèi)容】

[0003]本公開(kāi)涉及一種接口電路。
[0004]根據(jù)本公開(kāi)，提出一種接口電路。接口電路包括接收器、第一終端電阻、第二終端電阻、共模電容、第一開(kāi)關(guān)、第二開(kāi)關(guān)及共模電位調(diào)整電路。接收器包括第一通道及第二通道。第一通道接收第一通道電壓，而第二通道接收第二通道電壓。共模電容提供一共模電位。第一開(kāi)關(guān)將第一終端電阻電性連接至共模電容，且第二開(kāi)關(guān)將第二終端電阻電性連接至共模電容。共模電位調(diào)整電路耦接第一開(kāi)關(guān)、第二開(kāi)關(guān)及共模電容，并根據(jù)第一通道電壓及第二通道電壓調(diào)整共模電位。
[0005]為了對(duì)本公開(kāi)的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下:
【專利附圖】

【附圖說(shuō)明】
[0006]圖1繪示為傳統(tǒng)接口電路的電路圖。
[0007]圖2繪示為傳統(tǒng)接口電路的信號(hào)時(shí)序圖。
[0008]圖3繪示為一種接口電路的示意圖。
[0009]圖4繪示為依照第一實(shí)施例的接口電路的電路圖。
[0010]圖5繪不為一種依照第一實(shí)施例的一種信號(hào)時(shí)序圖。
[0011]圖6繪示為依照第二實(shí)施例的接口電路的電路圖。
[0012]圖7繪示為依照第三實(shí)施例的接口電路的電路圖。
[0013]圖8繪示為依照第四實(shí)施例的接口電路的電路圖。
[0014]圖9繪示為依照第五實(shí)施例的接口電路的電路圖。
[0015]圖10繪示為依照第六實(shí)施例的接口電路的電路圖。
[0016]圖11繪示為依照第七實(shí)施例的接口電路的電路圖。
[0017]圖12繪示為依照第八實(shí)施例的接口電路的電路圖。
[0018]圖13繪示為依照第九實(shí)施例的接口電路的電路圖。[0019] 【主要元件符號(hào)說(shuō)明】
[0020]1:傳統(tǒng)接口電路
[0021]3、3 (1)、3 (2)、3 (3)、3 (4)、3 (5)、3 (7)、3 (8)、3 (9):接口電路
[0022]11,31:接收器
[0023]32,32 (1),32 (2),32 (7),32 (8),32 (9):共模電位調(diào)整電路
[0024]C1、C2:電容
[0025]Cram:共模電容
[0026]Dl ~D4:二極管
[0027]chl、ch2:通道
[0028]R1、R2:終端電阻
[0029]Sffl ~SW2:開(kāi)關(guān)
[0030]Ml~M8:場(chǎng)效晶體管
[0031]Ssw1、Ssw2:開(kāi)關(guān)控制信號(hào)
[0032]Vchl、Vch2:通道電壓
[0033]模電位
[0034]Λ V1、A V2、A ν?，、Λ V2，:噪聲
【具體實(shí)施方式】
[0035]請(qǐng)參照?qǐng)D3，圖3繪示為一種接口電路的示意圖。接口電路3能操作于大電壓擺幅的低速低功率信號(hào)模式或低電壓擺幅的高速差動(dòng)信號(hào)模式。接口電路3包括接收器31、共模電容C.、終端電阻Rl、終端電阻R2、開(kāi)關(guān)SWl、開(kāi)關(guān)SW2及共模電位調(diào)整電路32。在高速差動(dòng)信號(hào)模式下，開(kāi)關(guān)SWl及開(kāi)關(guān)SW2分別受控于開(kāi)關(guān)控制信號(hào)Sswi及開(kāi)關(guān)控制信號(hào)Ssw2將終端電阻Rl及終端電阻R2電性連接至提供共模電位V.的共模電容C.。
[0036]接收器31包通道chi及通道ch2。通道chi接收通道電壓Vehl，而通道ch2接收通道電壓Vm。在高速差動(dòng)信號(hào)模式下，通道電壓Vdll及通道電壓Vdl2作為差動(dòng)信號(hào)。
[0037]共模電位調(diào)整電路32耦接開(kāi)關(guān)SWl、開(kāi)關(guān)SW2及共模電容C.，并根據(jù)通道電壓Vcw及通道電壓Veh2調(diào)整共模電位V。》，以抑制開(kāi)關(guān)SWl或開(kāi)關(guān)SW2導(dǎo)通的瞬間所產(chǎn)生的噪聲。
[0038]第一實(shí)施例
[0039]請(qǐng)同時(shí)參照?qǐng)D4及圖5，圖4繪示為依照第一實(shí)施例的接口電路的電路圖，圖5繪不為一種依照第一實(shí)施例的一種信號(hào)時(shí)序圖。前述接口電路3于第一實(shí)施例以接口電路3(1)為例說(shuō)明，而共模電位調(diào)整電路32于第一實(shí)施例以共模電位調(diào)整電路32(1)為例說(shuō)明。共模電位調(diào)整電路32(1)包括二極管Dl及二極管D2。二極管Dl的陰極耦接至通道chl，二極管D2的陽(yáng)極耦接至二極管Dl的陽(yáng)極、開(kāi)關(guān)SW1、開(kāi)關(guān)SW2及共模電容C.，且二極管D2的陰極耦接至通道ch2。
[0040]當(dāng)通道電壓Vehl由高電位轉(zhuǎn)換為低電位后，二極管Dl隨之被導(dǎo)通。二極管Dl于共模電容C.與通道chl之間提供一放電路徑，使得共模電位V.開(kāi)始下降。后續(xù)當(dāng)通道電壓Vdl2由高電位轉(zhuǎn)換為低電位后，二極管D2隨之被導(dǎo)通。二極管D2于共模電容C。》與通道ch2之間提供另一放電路徑，使得共模電位V?！犯M(jìn)一步地下降。
[0041]開(kāi)關(guān)SWl及開(kāi)關(guān)SW2導(dǎo)通前，共模電容C?！芳唇?jīng)由二極管Dl及二極管D2進(jìn)行放電來(lái)調(diào)整共模電位V.。如此一來(lái)，將能抑制開(kāi)關(guān)SWl及開(kāi)關(guān)SW2導(dǎo)通的瞬間于通道Chl及通道ch2上所產(chǎn)生的噪聲Λ VI’及Λ V2’。
[0042]第二實(shí)施例
[0043]請(qǐng)參照?qǐng)D6，圖6繪示為依照第二實(shí)施例的接口電路的電路圖。前述接口電路3于第二實(shí)施例以接口電路3 (2)為例說(shuō)明，而共模電位調(diào)整電路32于第二實(shí)施例以共模電位調(diào)整電路32(2)為例說(shuō)明。第二實(shí)施例與第一實(shí)施例主要不同之處在于共模電位調(diào)整電路32(2)的二極管Dl的陰極耦接至終端電阻Rl與開(kāi)關(guān)SWl的連接處，而共模電位調(diào)整電路32 (2)的二極管D2的陰極耦接至終端電阻R2與開(kāi)關(guān)SW2的連接處。
[0044]第三實(shí)施例
[0045]請(qǐng)同時(shí)參照?qǐng)D6及圖7，圖7繪示為依照第三實(shí)施例的接口電路的電路圖。前述接口電路3于第三實(shí)施例以接口電路3 (3)為例說(shuō)明。第三實(shí)施例與第二實(shí)施例主要不同之處在于共模電位調(diào)整電路32(2)的開(kāi)關(guān)SWl及二極管Dl于接口電路3 (3)以場(chǎng)效晶體管Ml實(shí)現(xiàn)，而共模電位調(diào)整電路32⑵的開(kāi)關(guān)312及二極管02于接口電路3(3)以場(chǎng)效晶體管M2實(shí)現(xiàn)。場(chǎng)效晶體管Ml及場(chǎng)效晶體管M2例如為N型金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。
[0046]場(chǎng)效晶體管Ml的源極及本體耦接至共模電容C?！罚覉?chǎng)效晶體管Ml的漏極耦接至終端電阻R1，使得場(chǎng)效晶體管Ml的源極與漏極之間形成一個(gè)相當(dāng)于前述二極管Dl的放電路徑。相似地，場(chǎng)效晶體管M2的源極及本體耦接至共模電容C.，且場(chǎng)效晶體管M2的漏極耦接至終端電阻R2，使得場(chǎng)效晶體管M2的源極與漏極之間形成一個(gè)相當(dāng)于前述二極管D2的放電路徑。
[0047]第四實(shí)施例
[0048]請(qǐng)同時(shí)參照?qǐng)D7及圖8，圖8繪示為依照第四實(shí)施例的接口電路的電路圖。前述接口電路3于第四實(shí)施例以接口電路3(4)為例說(shuō)明。第四實(shí)施例與第三實(shí)施例主要不同之處在于接口電路3 (4)還包括場(chǎng)效晶體管M3及場(chǎng)效晶體管M4,且場(chǎng)效晶體管M3及場(chǎng)效晶體管M4例如為P型金屬氧化物半導(dǎo)體場(chǎng)效晶體管。場(chǎng)效晶體管M3的源極及本體耦接至共模電容C.，且場(chǎng)效晶體管M3的漏極耦接至終端電阻Rl。相似地，場(chǎng)效晶體管M4的源極及本體耦接至共模電容C.，且場(chǎng)效晶體管M4的漏極耦接至終端電阻R2。
[0049]第五實(shí)施例
[0050]請(qǐng)同時(shí)參照?qǐng)D6及圖9，圖9繪示為依照第五實(shí)施例的接口電路的電路圖。前述接口電路3于第五實(shí)施例以接口電路3 (5)為例說(shuō)明。第五實(shí)施例與第二實(shí)施例主要不同之處在于共模電位調(diào)整電路32 (2)的開(kāi)關(guān)SWl及二極管Dl于接口電路3 (5)以場(chǎng)效晶體管M5實(shí)現(xiàn)，而共模電位調(diào)整電路32 (2)的開(kāi)關(guān)SW2及二極管D2于接口電路3 (5)以場(chǎng)效晶體管M6實(shí)現(xiàn)。場(chǎng)效晶體管M5及場(chǎng)效晶體管M6例如為P型金屬氧化物半導(dǎo)體場(chǎng)效晶體管。
[0051]場(chǎng)效晶體管M5的源極及本體耦接至終端電阻Rl，且場(chǎng)效晶體管Ml的漏極耦接至共模電容C.，使得場(chǎng)效晶體管M5的源極與漏極之間形成一個(gè)相當(dāng)于前述二極管Dl的放電路徑。相似地，場(chǎng)效晶體管M6的源極及本體耦接至終端電阻R2，且場(chǎng)效晶體管M6的漏極耦接至共模電容C.，使得場(chǎng)效晶體管M6的源極與漏極之間形成一個(gè)相當(dāng)于前述二極管D2的放電路徑。
[0052]第六實(shí)施例[0053]請(qǐng)同時(shí)參照?qǐng)D9及圖10，圖10繪示為依照第六實(shí)施例的接口電路的電路圖。前述接口電路3于第六實(shí)施例以接口電路3 (6)為例說(shuō)明。第六實(shí)施例與第五實(shí)施例主要不同之處在于接口電路3 (6)還包括場(chǎng)效晶體管M7及場(chǎng)效晶體管M8,且場(chǎng)效晶體管M7及場(chǎng)效晶體管M8例如為N型金屬氧化物半導(dǎo)體場(chǎng)效晶體管。場(chǎng)效晶體管M7的源極及本體耦接至共模電容Cram，且場(chǎng)效晶體管M7的漏極耦接至終端電阻R1。相似地，場(chǎng)效晶體管M8的源極及本體耦接至共模電容C.，且場(chǎng)效晶體管M8的漏極耦接至終端電阻R2。
[0054]第七實(shí)施例
[0055]請(qǐng)同時(shí)參照?qǐng)D6及圖11，圖11繪示為依照第七實(shí)施例的接口電路的電路圖。前述接口電路3于第七實(shí)施例以接口電路3(7)為例說(shuō)明，而共模電位調(diào)整電路32于第七實(shí)施例以共模電位調(diào)整電路32(7)為例說(shuō)明。第七實(shí)施例與第二實(shí)施例主要不同之處在于共模電位調(diào)整電路32(7)還包括電容Cl及電容C2。電容Cl的一端耦接至通道chl，而電容C2的一端耦接至通道ch2。電容C2的另一端耦接至電容Cl的另一端及共模電容C_。
[0056]當(dāng)通道電壓Vehl由高電位轉(zhuǎn)換為低電位后，二極管Dl隨之被導(dǎo)通。共模電容Crani能經(jīng)二極管Dl及電容Cl進(jìn)行放電，使得共模電位V?！烽_(kāi)始下降。后續(xù)當(dāng)通道電壓Vdl2由高電位轉(zhuǎn)換為低電位后，二極管D2隨之被導(dǎo)通。共模電容Cram能經(jīng)二極管D2及電容C2進(jìn)行放電，使得共模電位V.更進(jìn)一步地下降。
[0057]第八實(shí)施例
[0058]請(qǐng)同時(shí)參照?qǐng)D6及圖12，圖12繪示為依照第八實(shí)施例的接口電路的電路圖。前述接口電路3于第八實(shí)施例以接口電路3(8)為例說(shuō)明，而共模電位調(diào)整電路32于第八實(shí)施例以共模電位調(diào)整電路32(8)為例說(shuō)明。第八實(shí)施例與第二實(shí)施例主要不同之處在于共模電位調(diào)整電路32(8)還包括 二極管D3及二極管D4。二極管D3的陰極耦接至通道chl，而二極管D4的陰極耦接至通道ch2。二極管D4的陽(yáng)極耦接至二極管D3的陽(yáng)極及共模電容
C
v^com0
[0059]當(dāng)通道電壓Vehl由高電位轉(zhuǎn)換為低電位后，二極管Dl及二極管D3隨之被導(dǎo)通。共模電容C?！纺芙?jīng)二極管Dl及二極管D3進(jìn)行放電，使得共模電位V.開(kāi)始下降。后續(xù)當(dāng)通道電壓Vdl2由高電位轉(zhuǎn)換為低電位后，二極管D2及二極管D4隨之被導(dǎo)通。共模電容C_能經(jīng)二極管D2及二極管D4進(jìn)行放電，使得共模電位V.更進(jìn)一步地下降。
[0060]第九實(shí)施例
[0061]請(qǐng)同時(shí)參照?qǐng)D5及圖13，圖13繪示為依照第九實(shí)施例的接口電路的電路圖。前述接口電路3于第九實(shí)施例以接口電路3(9)為例說(shuō)明，而共模電位調(diào)整電路32于第九實(shí)施例以共模電位調(diào)整電路32(9)為例說(shuō)明。第九實(shí)施例與第二實(shí)施例主要不同之處在于共模電位調(diào)整電路32(9)包括電容Cl及電容C2。電容Cl的一端耦接至通道chl，而電容C2的一端耦接至通道ch2。電容C2的另一端耦接至電容Cl的另一端及共模電容C_。
[0062]當(dāng)通道電壓Vehl由高電位轉(zhuǎn)換為低電位后，共模電容C.能經(jīng)電容Cl進(jìn)行放電，使得共模電位V.開(kāi)始下降。后續(xù)當(dāng)通道電壓Vdl2由高電位轉(zhuǎn)換為低電位后，共模電容Cram能經(jīng)電容C2進(jìn)行放電，使得共模電位V.更進(jìn)一步地下降。
[0063]綜上所述，雖然本公開(kāi)已以實(shí)施例公開(kāi)如上，然其并非用以限定本公開(kāi)。本領(lǐng)域技術(shù)人員在不脫離本公開(kāi)的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本公開(kāi)的保護(hù)范圍當(dāng)視所附權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種接口電路，包括: 一接收器，包括: 一第一通道，用以接收一第一通道電壓 '及 一第二通道，用以接收一第二通道電壓； 一第一終端電阻； 一第二終端電阻； 一共模電容，用以提供一共模電位； 一第一開(kāi)關(guān)，用以將該第一終端電阻電性連接至該共模電容； 一第二開(kāi)關(guān)，用以將該第二終端電阻電性連接至該共模電容； 一共模電位調(diào)整電路， 耦接該第一開(kāi)關(guān)、該第二開(kāi)關(guān)及該共模電容，并根據(jù)該第一通道電壓及該第二通道電壓調(diào)整該共模電位。
2.如權(quán)利要求1所述的接口電路，其中該共模電位調(diào)整電路包括: 一第一二極管，該第一二極管的陰極耦接至該第一通道；以及 一第二二極管，該第二二極管的陽(yáng)極耦接至該第一二極管的陽(yáng)極、該第一開(kāi)關(guān)、該第二開(kāi)關(guān)及該共模電容，且該第二二極管的陰極耦接至該第二通道。
3.如權(quán)利要求1所述的接口電路，其中該共模電位調(diào)整電路包括: 一第一二極管，該第一二極管的陰極耦接至該第一終端電阻及該第一開(kāi)關(guān)；以及一第二二極管，該第二二極管的陽(yáng)極耦接至該第一二極管的陽(yáng)極及該共模電容，且該第二二極管的陰極耦接至該第二終端電阻及該第二開(kāi)關(guān)。
4.如權(quán)利要求3所述的接口電路,其中該共模電位調(diào)整電路還包括: 一第一電容，該第一電容的一端稱接至該第一通道；以及 一第二電容，該第二電容的一端耦接至該第二通道，且該第二電容的另一端耦接至該第一電容的另一端及該共模電容。
5.如權(quán)利要求3所述的接口電路，其中該共模電位調(diào)整電路還包括: 一第三二極管，該第三二極管的陰極耦接至該第一通道；以及 一第四二極管，該第四二極管的陰極耦接至該第二通道，且該第四二極管的陽(yáng)極耦接至該第三二極管的陽(yáng)極及該共模電容。
6.如權(quán)利要求3所述的接口電路，其中該第一開(kāi)關(guān)及該第一二極管為一第一場(chǎng)效晶體管，而該第二開(kāi)關(guān)及該第二二極管為一第二場(chǎng)效晶體管。
7.如權(quán)利要求6所述的接口電路，其中該第一場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第一場(chǎng)效晶體管的漏極耦接至該第一終端電阻，該第二場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第二場(chǎng)效晶體管的漏極耦接至該第二終端電阻。
8.如權(quán)利要求7所述的接口電路,其中該共模電位調(diào)整電路還包括: 一第三場(chǎng)效晶體管，該第三場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第三場(chǎng)效晶體管的漏極耦接至該第一終端電阻；以及 一第四場(chǎng)效晶體管，該第四場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第四場(chǎng)效晶體管的漏極耦接至該第二終端電阻。
9.如權(quán)利要求6所述的接口電路，其中該第一場(chǎng)效晶體管的源極及本體耦接至該第一終端電阻，且該第一場(chǎng)效晶體管的漏極耦接至該共模電容，該第二場(chǎng)效晶體管的源極及本體耦接至該第二終端電阻，且該第二場(chǎng)效晶體管的漏極耦接至該共模電容。
10.如權(quán)利要求9所述的接口電路，其中該共模電位調(diào)整電路還包括: 一第三場(chǎng)效晶體管，該第三場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第三場(chǎng)效晶體管的漏極耦接至該第一終端電阻；以及 一第四場(chǎng)效晶體管，該第四場(chǎng)效晶體管的源極及本體耦接至該共模電容，且該第四場(chǎng)效晶體管的漏極耦接至該第二終端電阻。
11.如權(quán)利要求1所述的接口電路,其中該共模電位調(diào)整電路還包括: 一第一電容， 該第一電容的一端稱接至該第一通道；以及 一第二電容，該第二電容的一端耦接至該第二通道，且該第二電容的另一端耦接至該第一電容的另一端及該共模電容。
【文檔編號(hào)】H03K19/0185GK103780244SQ201210394831
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2012年10月17日 優(yōu)先權(quán)日:2012年10月17日
【發(fā)明者】吳澤宏, 涂超凱 申請(qǐng)人:聯(lián)詠科技股份有限公司