專利名稱：半導(dǎo)體集成電路和使用它的光傳感器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路和使用它的光傳感器設(shè)備。
背景技術(shù)：
對攜帶設(shè)備所內(nèi)置的光傳感器來說，期望高靈敏度和高精度。在上述光傳感器的 制造中，光接收靈敏度的偏差或發(fā)光強(qiáng)度的特性偏差成為問題，需要在構(gòu)成上述光傳感器的半導(dǎo)體集成電路中包括內(nèi)置了熔絲的調(diào)整電路(trimmingcircuit)，通過將熔絲熔斷而進(jìn)行上述半導(dǎo)體集成電路的調(diào)整，從而降低上述光傳感器的制造偏差。在該情況下，熔絲的熔斷對上述半導(dǎo)體集成電路造成損傷，所以優(yōu)選盡可能減少要熔斷的熔絲的數(shù)量。作為上述那樣的、包括了內(nèi)置熔絲的調(diào)整電路的半導(dǎo)體集成電路，有特開昭63-164239號公報所公開的半導(dǎo)體集成電路裝置。如圖8所示，在該半導(dǎo)體集成電路裝置中，包括:作為被校正電路的模擬電路3 ;將模擬電路3的電路常數(shù)在增加方向上進(jìn)行修正的第I調(diào)整電路I ;以及將模擬電路3的電路常數(shù)在減少方向上進(jìn)行修正的第2調(diào)整電路
2。第I調(diào)整電路I具有加權(quán)的電阻值R、2R、4R的電阻R1、R2、R3，另一方面，第2調(diào)整電路2具有加權(quán)的電阻值R、2R、4R的電阻R4、R5、R6。上述各電阻Rl R6通過開關(guān)元件(晶體管)Ql Q6和反相器，連接到具有存儲元件功能的熔絲元件Fl F6，通過在端子焊盤(pad)P上施加規(guī)定的編程電壓進(jìn)行對各熔絲元件Fl F6的程序(寫入)。S卩，由上述端子焊盤P施加了編程電壓的熔絲元件被熔斷而成為截止?fàn)顟B(tài)，僅與其對應(yīng)的電阻從模擬電路3分開。相對于此，未熔斷的電阻并聯(lián)地連接到模擬電路3的發(fā)射極負(fù)載電阻Re。由此，選擇通過上述程序分開的電阻，修正模擬電路3的電路常數(shù)。此外，作為包括檢測被調(diào)整電路熔斷的熔絲的信息而生成并輸出調(diào)整信息的調(diào)整信息生成電路的半導(dǎo)體集成電路，有特開2008-293206號公報所公開的半導(dǎo)體集成電路裝置。如圖9所示，該半導(dǎo)體集成電路裝置包括調(diào)整信號生成電路6和可變電阻元件7。上述調(diào)整信號生成電路6檢測內(nèi)置的熔絲的熔斷信息并作為調(diào)整信息輸出。在上述可變電阻元件7上設(shè)置串聯(lián)連接的5個電阻RO R4，各電阻R0、RU R2、1 3、1 4具有加權(quán)的電阻值1 、1 、21 、41 、81 。而且，在電阻Rl的兩端，連接有具有開關(guān)元件功能的晶體管MNO的源極和漏極。以下，同樣地，在電阻R2的兩端連接有晶體管麗I的源極和漏極，在電阻R3的兩端連接有晶體管MN2的源極和漏極，在電阻R4的兩端連接有晶體管麗3的源極和漏極。此外，在上述晶體管MNO的柵極上，連接有調(diào)整信號生成電路6的調(diào)整信號端子FUSE
。以下，同樣地，在晶體管麗I的柵極上連接有調(diào)整信號端子FUSE [I]，在晶體管MN2的柵極上連接有調(diào)整信號端子FUSE [2]，在晶體管MN3的柵極上連接有調(diào)整信號端子FUSE。這里，如上所述，優(yōu)選盡可能減少為了進(jìn)行半導(dǎo)體集成電路裝置5的調(diào)整而要熔斷的熔絲的數(shù)，因此優(yōu)選使上述調(diào)整所需要的熔絲的數(shù)本身少。作為這樣的使上述調(diào)整用的熔絲少的調(diào)整信號生成電路6，考慮圖10所示的電路結(jié)構(gòu)。在圖10所示的調(diào)整信號生成電路6中，每個調(diào)整信號端子FUSE
FUSE[3]具有內(nèi)部電路6a 6d,對應(yīng)于各個內(nèi)部電路6a 6d分別設(shè)置一個熔絲。而且，在內(nèi)部電路6a中，連接到調(diào)整信號端子FUSE
的節(jié)點NO通過上拉電阻RbO連接到電源Vcc，并且通過熔絲而被接地。以下，在內(nèi)部電路6b 6d中也同樣地，調(diào)整信號端子FUSE[1]通過上拉電阻RbI連接到電源Vcc，并且通過熔絲Fl而被接地，調(diào)整信號端子FUSE [2]通過上拉電阻Rb2連接到電源Vcc，并且通過熔絲F2而被接地，調(diào)整信號端子FUSE [3]通過上拉電阻Rb3連接到電源Vcc，并且通過熔絲F3而被接地。在上述結(jié)構(gòu)的半導(dǎo)體集成電路裝置5中，例如，若內(nèi)部電路6c的熔絲F2被熔斷，則從對應(yīng)的調(diào)整信號端子FUSE[2]輸出接近電源電壓Vcc的電位的調(diào)整信號。由此，可變電阻元件7的晶體管麗2導(dǎo)通，電阻R3的兩端被短路。另一方面，在內(nèi)部電路6b的熔絲Fl沒有被熔斷的情況下，對應(yīng)的調(diào)整信號端子FUSE [I]仍然被接地。由此，可變電阻元件7的晶體管MNl維持截止?fàn)顟B(tài)而電阻R2的兩端沒有被短路。于是，對應(yīng)于熔斷的熔絲的晶體管導(dǎo)通，從而對應(yīng)的電阻的兩端被短路。其結(jié)果，串聯(lián)連接的電阻RO R4的合成電阻值成為與沒有被熔斷的熔絲對應(yīng)的電阻的電阻值的合計值。圖11表示為了從上述可變電阻元件7的電阻Rl R4的串中選擇進(jìn)行短路而無效的電阻，以表示從調(diào)整信號端子FUSE
FUSE[3]同時輸出的四個調(diào)整信號的4比特的比特序列組成的調(diào)整信息(最低位比特而關(guān)聯(lián)調(diào)整信號端子FUSE
)(圖11A)、以表示在晶體管MNO 麗3的柵極上同時輸入的四個電阻選擇信號的4比特的比特序列組成的電阻選擇信息(最低位比特對應(yīng)于晶體管MN0)(圖11B)、電阻RO 電阻R4的合成電阻值(圖11C)、熔斷的熔絲的根數(shù)(圖11D)、獲得的半導(dǎo)體集成電路裝置5的某個特性值的出現(xiàn)頻度分布(以下，也有簡稱為分布的情況)(圖11E)。這里，在上述調(diào)整信息中，‘I’意味著‘H’電平的調(diào)整信號，并意味著熔斷熔絲，另一方面，‘0’意味著‘L’電平的調(diào)整信號，并意味著不熔斷熔絲。而且，在上述電阻選擇信息中，‘I’意味著‘H’電平的電阻選擇信號，并意味著晶體管的導(dǎo)通，另一方面，‘0’意味著‘L’電平的電阻選擇信號，并意味著晶體管的截止。如圖11所示，在所制造的半導(dǎo)體集成電路裝置5中的制造偏差的大多數(shù)(95.45%)進(jìn)入的‘平均值±2 O (標(biāo)準(zhǔn)偏差)’的范圍中，熔斷熔絲的為合計10根。再有，熔斷熔絲的根數(shù)是對應(yīng)的調(diào)整信息中的‘I’的數(shù)。但是，在上述以往的半導(dǎo)體集成電路裝置5中，有以下問題。S卩，上述熔絲的熔斷對半導(dǎo)體造成不少損傷。此外，有在熔斷的可靠性上發(fā)生問題的顧慮，對質(zhì)量產(chǎn)生不良影響。因此，優(yōu)選盡可能降低熔絲熔斷的個數(shù)。在圖11中，在制造偏差‘平均值±2o (標(biāo)準(zhǔn)偏差)’的范圍內(nèi)，每一個調(diào)整信息的熔斷熔絲的根數(shù)為I根 3根，看似很少。但是，制造偏差的大多數(shù)即95.45%進(jìn)入制造偏差‘平均值±2o (標(biāo)準(zhǔn)偏差)’的范圍內(nèi)，所以實際熔斷的熔絲的總根數(shù)多，相應(yīng)地對質(zhì)量造成不良影響的幾率也高。這樣的問題，在上述專利文獻(xiàn)I所公開的半導(dǎo)體集成電路裝置的情況下也是同樣的。再有，如圖8所示，輸入到各熔絲元件Fl F6的程序為6比特，由于比圖9所示的半導(dǎo)體集成電路裝置5的情況的4比特多，相應(yīng)該部分的制造偏差‘平均值±2 O (標(biāo)準(zhǔn)偏差)’的范圍內(nèi)的熔斷熔絲的根數(shù)也多。

發(fā)明內(nèi)容
發(fā)明要解決的課題因此，本發(fā)明的課題是，提供可以減少對特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的產(chǎn)品的調(diào)整時的熔絲熔斷根數(shù)的半導(dǎo)體集成電路，以及使用它的光傳感器設(shè)備。用于解決課題的方案為了解決上述課題，本發(fā)明的半導(dǎo)體集成電路包括:動作電路，具有電路常數(shù)，并且進(jìn)行與所述電路常數(shù)對應(yīng)的動作；元件陣列，內(nèi)置被排列的多個元件，并且根據(jù)元件選擇信息而將一部分元件選擇性地截止，從而基于所述多個元件的輸出，修正所述動作電路的電路常數(shù)；調(diào)整信息生成電路，內(nèi)置多個熔絲，并且生成并輸出以與各熔絲對應(yīng)的比特的序列表示了所述多個熔絲的各個熔絲是否被熔斷的調(diào)整信息；以及變換電路，將從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的比特序列，變換為以與各元件對應(yīng)的比特的序列表示了是否將所述元件陣列中的所述多個元件的各個元件截止的所述元件選擇信息，分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)是可取的熔斷根數(shù)中最少根數(shù)的調(diào)整信息，作為所述特性值呈現(xiàn)該特性值的出現(xiàn)頻度分布中的平均值的情況下的所述調(diào)整信息，分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為次于所述最少根數(shù)的根數(shù)的調(diào)整信息，作為所述動作電路的特性值進(jìn)入所述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的情況下的所述調(diào)整信息。根據(jù)上述結(jié)構(gòu)，分配表示上述熔絲的熔斷根數(shù)為最少根數(shù)的調(diào)整信息，作為上述特性值呈現(xiàn)上述出現(xiàn)頻度分布中的平均值的情況下的上述調(diào)整信息，分配表示上述熔絲的熔斷根數(shù)次于上述最少根數(shù)的調(diào)整信息，作為上述特性值進(jìn)入上述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)范圍的情況下的上述調(diào)整信息。因此，可以減少對修正前的上述特性值進(jìn)入上述特征值的出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)范圍的產(chǎn)品的調(diào)整時的熔絲熔斷根數(shù)。S卩，根據(jù)本發(fā)明，可以減少調(diào)整時的上述熔絲的熔斷造成的對半導(dǎo)體的損傷，抑制對本半導(dǎo)體集成電路的質(zhì)量產(chǎn)生不良影響。特別地，分配表示上述熔絲的熔斷根數(shù)為最少數(shù)的調(diào)整信息，作為來自上述動作電路的修正前的上述特性值呈現(xiàn)上述出現(xiàn)頻度分布中的平均值的情況下的上述調(diào)整信息。因此，在對許多‘修正前的上述特性值呈現(xiàn)上述出現(xiàn)頻度分布中的平均值’的產(chǎn)品進(jìn)行調(diào)整時，可以使上述熔絲的熔斷根數(shù)最少，防止對本半導(dǎo)體集成電路的質(zhì)量產(chǎn)生不良影響。此外，在一實施方式的半導(dǎo)體集成電路中，所述元件陣列中內(nèi)置的所述多個元件串聯(lián)地排列，將通過所述元件陣列中沒有被截止的元件的組合所得的多個合成物性值以升序排列或降序排列的情況下的中心值，與所述出現(xiàn)頻度分布中的平均值關(guān)聯(lián)，并且將呈現(xiàn)比所述中心值小的值或大的值的各合成物性值，根據(jù)所述出現(xiàn)頻度分布的偏差而與比所述出現(xiàn)頻度分布的平均值小的所述特性值關(guān)聯(lián)，另一方面，將呈現(xiàn)比所述中心值大的值或小的值的各合成物性值，根據(jù)所述出現(xiàn)頻度分布的偏差而與比所述出現(xiàn)頻度分布的平均值大的所述特性值關(guān)聯(lián)，所述變換電路的所述變換如下進(jìn)行:將表示所述熔絲的熔斷根數(shù)為所述最少根數(shù)的調(diào)整信息變換為可以選擇所述截止元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為所述多個合成物性值的中心值，將表示所述熔絲的熔斷根數(shù)為次于所述最少根數(shù)的根數(shù)的調(diào)整信息變換為可以選擇所述截止元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)所述出現(xiàn)頻度分布的偏差而與進(jìn)入所述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的所述特性值關(guān)聯(lián)的所述合成物性值。根據(jù)該實施方式，可以將通過所述元件陣列中沒有被截止的元件的組合所得的多個合成物性值，對于比上述出現(xiàn)頻度中的平均值小的值側(cè)的多個上述特性值和比上述平均值大的值側(cè)的多個上述特性值，各大致同數(shù)升序排列或降序排列地對應(yīng)。而且，通過上述變換電路，可以將表示上述熔絲的熔斷根數(shù)為上述最少根數(shù)和次于該根數(shù)的根數(shù)的調(diào)整信息，變換為用于成為與上述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的上述合成物性值關(guān)聯(lián)的上述元件選擇信息。此外，在一實施方式的半導(dǎo)體集成電路中，從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的分配如下進(jìn)行:分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為0根的調(diào)整信息，作為所述特性值呈現(xiàn)所述出現(xiàn)頻度分布中的平均值的情況下的所述調(diào)整信息，分配對于呈現(xiàn)所述平均值的情況下的所述調(diào)整信息分配的調(diào)整信息中連續(xù)的調(diào)整信息，作為在所述特性值進(jìn)入從所述出現(xiàn)頻度分布中的平均值到平均值+2 X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的其中一個的情況下的所述調(diào)整信息，分配對于呈現(xiàn)所述平均值的情況下的所述調(diào)整信息、以及進(jìn)入從平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的所述一方的情況下的所述調(diào)整信息所分配的調(diào)整信息的最高位比特反轉(zhuǎn)所得的調(diào)整信息，作為在所述特性值進(jìn)入從所述出現(xiàn)頻度分布中的平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的另一個的情況下的所述調(diào)整信息。根據(jù)該實施方式，可以使上述修正前的上述特性值進(jìn)入從上述出現(xiàn)頻度分布中的平均值到平均值+2 X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2 X (標(biāo)準(zhǔn)偏差)的范圍的上述另一方的情況下的上述調(diào)整信息中的除了上述最高位比特以外的低位的所有比特的比特數(shù)據(jù)，與呈現(xiàn)上述平均值的情況下的上述調(diào)整信息和進(jìn)入從平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2 X (標(biāo)準(zhǔn)偏差)的范圍的上述一方的情況下的上述調(diào)整信息中的除了上述最高位的低位的所有比特的比特數(shù)據(jù)相同。此外，在一實施方式的半導(dǎo)體集成電路中，所述變換電路的所述變換如下進(jìn)行:
表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為0根的調(diào)整信息變換為可以選擇所述截止的元件的組合的所述元件選擇信息，所述截止的元件的組合使所述元件陣列中的所述元件的合成物性值為多個合成物性值的中心值，表示所述熔絲的熔斷根數(shù)為0根的調(diào)整信息中連續(xù)的調(diào)整信息，變換為可以選擇所述截止的元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)偏差而與從所述出現(xiàn)頻度分布中的平均值到平均值+2 X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2 X (標(biāo)準(zhǔn)偏差)的范圍的所述一方關(guān)聯(lián)的所述合成物性值，反轉(zhuǎn)了表示所述熔絲的熔斷根數(shù)為0根的調(diào)整信息和該調(diào)整信息上連續(xù)的調(diào)整信息的最高位比特所得的調(diào)整信息，變換為可以選擇所述截止的元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)偏差而與從所述出現(xiàn)頻度分布中的平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的所述另一方關(guān)聯(lián)的所述合成物性值。根據(jù)該實施方式，上述變換電路，將表示上述熔絲的熔斷根數(shù)為0根的第I調(diào)整信息、接續(xù)上述第I調(diào)整信息的第2調(diào)整信息、反轉(zhuǎn)上述第1、第2調(diào)整信息的最高位比特所得的調(diào)整信息，變換為可以選擇上述截止的元件的組合的上述元件選擇信息，以使調(diào)整信息成為與升序排列或降序排列由上述元件陣列中未截止的元件的組合所得的多個合成物性值的情況下的中心值，以及與上述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍關(guān)聯(lián)的同時還處于上述中心值前后的上述合成物性值，所以可以使上述變換電路的電路結(jié)構(gòu)簡單。此外，在一實施方式的半導(dǎo)體集成電路中，所述變換電路包括:“非”門，反轉(zhuǎn)所述調(diào)整信息中的最高位比特的比特數(shù)據(jù)，作為所述元件選擇信息的最高位比特的比特數(shù)據(jù)輸出；以及多個“異或”門，輸入低于所述調(diào)整信息中的所述最高位比特的任何一個低位比特的比特數(shù)據(jù)和所述調(diào)整信息中的所述最高位比特的比特數(shù)據(jù)，輸出低于所述元件選擇信息的所述最高位比特的任何一個低位比特的比特數(shù)據(jù)。根據(jù)該實施方式，可以用一個“非”門和多個“異或”門簡單地構(gòu)成上述變換電路的電路結(jié)構(gòu)。此外，在一實施方式的半導(dǎo)體集成電路中，在進(jìn)行了從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的所述分配后，進(jìn)行再分配，以使所述出現(xiàn)頻度分布中的出現(xiàn)頻度越高，所述熔絲的熔斷根數(shù)越少，在所述出現(xiàn)頻度的減少的同時所述熔絲的熔斷根數(shù)單純地增加，所述變換電路對于進(jìn)行了所述再分配的所述調(diào)整信息進(jìn)行所述變換。根據(jù)該實施方式，進(jìn)行再分配，以使上述出現(xiàn)頻度分布中的出現(xiàn)頻度越高，上述熔絲的熔斷根數(shù)越少，在減少上述出現(xiàn)頻度的同時單純地增加上述熔絲的熔斷根數(shù)。因此，可進(jìn)一步減少對修正前的上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)范圍的產(chǎn)品進(jìn)行調(diào)整時的熔絲熔斷根數(shù)。此外，本發(fā)明的光傳感器設(shè)備的特征在于，包括:發(fā)光元件和光接收元件；
控制所述發(fā)光元件而發(fā)射光的發(fā)光控制電路；以及將來自所述光接收元件的電信號放大的光接收電路，在所述發(fā)光控制電路和所述光接收電路的至少一方中，裝載了所述本發(fā)明的半導(dǎo)體集成電路。根據(jù)上述結(jié)構(gòu)，在上述發(fā)光控制電路和上述光接收電路的至少一方中，可以裝載上述半導(dǎo)體集成電路，可以減少對修正前的特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)范圍的產(chǎn)品進(jìn)行調(diào)整時的熔絲熔斷根數(shù)，減少上述熔絲的熔斷造成的對半導(dǎo)體的損傷，從而抑制對質(zhì)量產(chǎn)生不良影響。因此，可以不損害上述發(fā)光控制電路和上述光接收電路的質(zhì)量，而抑制光接收靈敏度的偏差或發(fā)光強(qiáng)度特性的偏差。其結(jié)果，可以抑制產(chǎn)生不合格品，可以實現(xiàn)成本下降。從以上可知，本發(fā)明的半導(dǎo)體集成電路，分配表示調(diào)整信息生成電路的熔絲的熔斷根數(shù)為最少根數(shù)的調(diào)整信息，作為動作電路的特性值呈現(xiàn)該特性值的出現(xiàn)頻度分布中的平均值的情況下的調(diào)整信息，分配表示上述熔絲的熔斷根數(shù)為次于上述最少根數(shù)的調(diào)整信息，作為上述特性值進(jìn)入上述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)范圍的情況下的調(diào)整信息。而且，通過變換電路，將從上述調(diào)整信息生成電路輸出的上述調(diào)整信息的比特序列，變換為以各元件關(guān)聯(lián)的比特序列表示是否截止上述元件陣列中的上述多個元件的各個元件的上述元件選擇信息。因此，可以減少對修正前的特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的平均值±2X(標(biāo)準(zhǔn)偏差)范圍的產(chǎn)品的調(diào)整時的熔絲熔斷根數(shù)。其結(jié)果，可以減少調(diào)整時的上述熔絲的熔斷造成的對半導(dǎo)體的損傷，從而抑制對本半導(dǎo)體集成電路的質(zhì)量產(chǎn)生不良影響。特別地，分配表述上述熔絲的熔斷根數(shù)為最少根數(shù)的調(diào)整信息，作為來自上述動作電路的修正前的上述特性值呈現(xiàn)上述出現(xiàn)頻度分布中的平均值的情況下的上述調(diào)整信息。因此，在對多數(shù)‘修正前的上述特性值呈現(xiàn)上述出現(xiàn)頻度分布中的平均值’的產(chǎn)品進(jìn)行調(diào)整時，可以使上述熔絲的熔斷根數(shù)最少，從而防止對本半導(dǎo)體集成電路的質(zhì)量產(chǎn)生不良影響。此外，本發(fā)明的光傳感器設(shè)備，在發(fā)光控制電路和光接收電路的至少一方中，裝載了本發(fā)明的半導(dǎo)體集成電路，可以減少對修正前的上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的平均值±2X(標(biāo)準(zhǔn)偏差)范圍的產(chǎn)品的調(diào)整時的熔絲熔斷根數(shù)，減少因上述熔絲的熔斷造成的對半導(dǎo)體的損傷，從而抑制對質(zhì)量產(chǎn)生不良影響，所以可以不損害上述發(fā)光控制電路和上述光接收電路的質(zhì)量，而抑制光接收靈敏度特性的偏差或發(fā)光強(qiáng)度特性的偏差。因此，可以抑制產(chǎn)生不合格品，可以實現(xiàn)成本降低。


圖1是本發(fā)明的半導(dǎo)體集成電路的概略結(jié)構(gòu)圖。圖2是圖1的元件陣列的具體的電路圖。圖3是圖1的調(diào)整信息生成電路的具體的電路圖。圖4是圖1的變換電路的具體的電路圖。
圖5A 圖5E是表示調(diào)整信息、電阻選擇信息、電阻R的合成電阻值、熔斷熔絲根數(shù)和某個特性值的分布的圖。圖6是與圖4不同的變換電路的具體的電路圖。圖7A 圖7E是表示與圖5A 圖5E不同的調(diào)整信息、電阻選擇信息、電阻R的合成電阻值、熔斷熔絲根數(shù)和某個特性值的分布的圖。圖8是表示以往的具備調(diào)整電路的半導(dǎo)體集成電路裝置的圖。圖9是表示以往的具備調(diào)整信息生成電路的半導(dǎo)體集成電路裝置的概略的圖。圖10是表不圖9的一例調(diào)整"[目號生成電路的圖。圖1lA 圖1lE是表示調(diào)整信息、電阻選擇信息、電阻R的合成電阻值、熔斷熔絲根數(shù)和某個特性值的分布的圖。圖12是表示光傳感器設(shè)備的結(jié)構(gòu)的方框圖。標(biāo)號說明11. 半導(dǎo)體集成電路12.…調(diào)整信息生成電路13. 變換電路14...元件陣列15. 動作電路RO R4…電阻MNO MN3...晶體管FO F3. 熔絲16...“非”門17 19.“異或’’門20,21,23,24,26,27,28,29...“與，，門22，25，30…“或，，門

31. 邏輯電路101發(fā)光元件102光接收元件103發(fā)光控制電路104光接收電路
具體實施例方式以下，根據(jù)圖示的實施方式更詳細(xì)地說明本發(fā)明。第I實施方式圖1是本實施方式的半導(dǎo)體集成電路的概略結(jié)構(gòu)圖。在圖1中，11是半導(dǎo)體集成電路，包括調(diào)整信息生成電路12、變換電路13、元件陣列14和動作電路15。在上述結(jié)構(gòu)中，上述調(diào)整信息生成電路12如后面詳述那樣內(nèi)置多個熔絲，生成表示上述各熔絲是否因調(diào)整而被熔斷的調(diào)整信號，并輸出作為表示所有熔絲的調(diào)整信號的比特序列構(gòu)成的調(diào)整信息。
上述變換電路13將從調(diào)整信息生成電路12輸出的調(diào)整信息的比特序列，進(jìn)行如后面詳述那樣的變換，生成作為比特序列的元件選擇信息。元件陣列14根據(jù)由變換電路13生成的元件選擇信息，使內(nèi)置的電阻陣列或電容陣列等的元件陣列中的一部分選擇性地截止，基于上述元件陣列的輸出來修正動作電路15的電路常數(shù)。由此，修正動作電路15的特性值、即半導(dǎo)體集成電路11的特性值。圖2是表示上述元件陣列14的具體的電路圖。再有，本實施方式的元件陣列14具有電阻陣列，具有與圖9所示的以往的半導(dǎo)體集成電路裝置5中的可變電阻元件7相同的結(jié)構(gòu)。但是，元件陣列14不限于電阻陣列，即使為電容陣列等其他元件陣列也完全沒有關(guān)系。S卩，在上述元件陣列14中設(shè)置串聯(lián)連接的5個電阻RO R4，各電阻R0、RU R2、1 3、1 4具有加權(quán)的電阻值1 、1 、21 、41 、81 。而且，在電阻Rl的兩端，連接具有開關(guān)元件功能的晶體管MNO的源極和漏極。以下，同樣地，在電阻R2的兩端，連接晶體管MNl的源極和漏極，在電阻R3的兩端，連接晶體管麗2的源極和漏極，在電阻R4的兩端，連接晶體管麗3的源極和漏極。以下，在統(tǒng)稱電阻R0、R1、R2、R3、R4的情況下稱為電阻R。此外，在統(tǒng)稱晶體管MNO 麗3的情況下稱為晶體管麗。再有，在本發(fā)明中，上述元件陣列14中包含的調(diào)整用的電阻R和晶體管麗的數(shù)不限定于4個，也可以根據(jù)動作電路15中的上述電路常數(shù)的修正的程度而適當(dāng)設(shè)定。此 外，在上述晶體管MNO的柵極上連接有電阻選擇端子DATA
。以下，同樣地，在晶體管MNl的柵極上連接有電阻選擇端子DATA[1]，在晶體管MN2的柵極上連接有電阻選擇端子DATA[2]，在晶體管麗3的柵極上連接有電阻選擇端子DATA[3]。圖3表示上述調(diào)整信息生成電路12的具體的電路圖。調(diào)整信息生成電路12對每個調(diào)整信號端子FUSE
FUSE [3]具有內(nèi)部電路12a 12d。而且，內(nèi)部電路12a包括:連接在輸出節(jié)點AO和電源電位VDD之間的熔絲R);連接在輸出節(jié)點AO和接地電位GND之間的下拉電阻R1O ;柵極連接到輸出節(jié)點A0，并且源極連接到接地電位GND，另一方面，漏極連接到調(diào)整信號端子FUSE
的晶體管MNaO ;以及連接在調(diào)整信號端子FUSE
和電源電位VDD之間的上拉電阻民0。此外，內(nèi)部電路12b 12d對應(yīng)于調(diào)整信號端子FUSE[1] FUSE[3]而設(shè)置，具有與內(nèi)部電路12a完全相同的結(jié)構(gòu)。這里，上述熔絲R) F3的電阻值為幾百Q(mào)以下，下拉電阻R1O-RJ的電阻值為幾kQ 幾十kQ。以下，在統(tǒng)稱熔絲 F3的情況下稱為熔絲F。此外，在統(tǒng)稱調(diào)整信號端子FUSE[1] FUSE[3]的情況下稱為調(diào)整信號端子FUSE。在具有上述結(jié)構(gòu)的調(diào)整信息生成電路12中，例如，若內(nèi)部電路12c的熔絲F2被熔斷，則輸出節(jié)點Al和電源電位VDD之間的電阻值為幾百kQ以上，所以輸出節(jié)點A2的電位與接地電位GND為同電位。于是，晶體管MNa2為截止?fàn)顟B(tài)，從調(diào)整信號端子FUSE [2]輸出與電源電位VDD同電位的(‘H’電平的)調(diào)整信號。另一方面，在內(nèi)部電路12b的熔絲Fl未被熔斷的情況下，輸出節(jié)點Al和電源電位VDD之間的電阻值為幾百Q(mào)以下，所以輸出節(jié)點Al的電位與電源電位VDD成為同電位。于是，晶體管MNaI導(dǎo)通，從調(diào)整信號端子FUSE[1]輸出與接地電位GND同電位的(‘L’電平的)調(diào)整信號。由此，從對應(yīng)于被熔斷的熔絲F的調(diào)整信號端子FUSE輸出‘H’電平的調(diào)整信號，從對應(yīng)于未被熔斷的熔絲的調(diào)整信號端子FUSE輸出‘L’電平的調(diào)整信號。
可是，本實施方式的元件陣列14的結(jié)構(gòu)與圖9所示的以往的半導(dǎo)體集成電路裝置5的可變電阻元件7的結(jié)構(gòu)完全相同。因此，如上所述，在將調(diào)整信息生成電路12生成的調(diào)整信息直接輸入到元件陣列14的電阻選擇端子DATA
DATA [3]的情況下，獲得與圖11相同的‘某個特性值’的分布和熔斷熔絲根數(shù)之間的關(guān)系。因此，不能減少進(jìn)入上述特性值分布中的‘平均值±2o ’的范圍的熔絲熔斷根數(shù)。這里，從圖11可知，上述某個特性值的分布中的‘平均值’位于圖1lC中升序排列的合成電阻值的大致中心‘8R’。此外，上述特性值的分布中的‘平均值±2o ’的范圍，位于將圖1lC中降序排列的合成電阻值的大致中心‘8R’為中心、合計5個電阻值‘10R、9R、8R、7R、6R’的范圍內(nèi)。該情況下，若觀察圖1lA所示的4比特的比特序列的調(diào)整信息(最低位比特對應(yīng)于調(diào)整信號端子FUSE
)，則低位3比特的排列以電阻值‘9R’和‘SR’之間的邊界為分界，從而小電阻值側(cè)和大電阻值側(cè)相同。即，在以10進(jìn)制數(shù)表示4比特的調(diào)整信息的情況下，從調(diào)整信息‘0’向調(diào)整信息‘7’低位3比特中的比特值‘I’的數(shù)大致增加。同樣地，從調(diào)整信息‘8’向調(diào)整信息‘15’低位3比特中的比特值‘I’的數(shù)大致增加。這里，上述以2進(jìn)制數(shù)表示的調(diào)整信息中的比特值‘I’的數(shù)表示熔斷熔絲根數(shù)。S卩，在圖11中，對應(yīng)于圖1lC的合成電阻值‘9R’和‘10R’的以10進(jìn)制表示的上述調(diào)整信息為‘6’和‘7’，所以合成電阻值‘9R’和‘10R’的以2進(jìn)制表示的調(diào)整信息中的低位3比特的比特值‘I’的數(shù)多，其結(jié)果，熔斷熔絲根數(shù)為‘3根’和‘2根’的情況居多。因此，在降低上述合成電阻值‘9R’和‘10R’的熔斷熔絲根數(shù)中，將對應(yīng)于從合成電阻值‘16R’到‘9R’的上述調(diào)整信息的排列，在10進(jìn)制數(shù)表示的情況下設(shè)為從調(diào)整信息‘7’到調(diào)整信息‘0’的降序即可。由此，由于合成電阻值‘9R’和‘10R’的熔斷熔絲根數(shù)的對應(yīng)的調(diào)整信息(10進(jìn)制)為‘I’和‘0’，所以熔斷熔絲根數(shù)也可以降低為‘I根’和‘0根’。至此為止，僅關(guān)注了 4比特的調(diào)整信息中的低位3比特。但是，實際上調(diào)整信息為4比特的信息。而且，如上所述，將對應(yīng)于從合成電阻值‘16R’到‘9R’的上述調(diào)整信息的排列，按10進(jìn)制數(shù)設(shè)為從‘7’到‘0’的降序，另一方面，在將對應(yīng)于從合成電阻值‘SR’到‘IR’的上述調(diào)整信息的排列，按10進(jìn)制數(shù)設(shè)為從‘8’到‘15’的升序的情況下，在對應(yīng)于上述特性值的分布中的‘平均值±2 O ’的范圍的5個電阻值‘10R 6R’的5個調(diào)整信息中，最高位比特的比特值為‘I’(即，以10進(jìn)制數(shù)表示的調(diào)整信息為‘8’以上)的調(diào)整信息包含3個，相當(dāng)該部分的熔斷熔絲根數(shù)增加3根。這里，將對應(yīng)于上述‘從合成電阻值‘16R’到‘9R’的調(diào)整信息的排列，設(shè)為按10進(jìn)制數(shù)從‘7’到‘0’的降序，另一方面，將對應(yīng)于從合成電阻值‘SR’到‘IR’的調(diào)整信息的排列，設(shè)為按10進(jìn)制數(shù)從‘8’到‘15’的升序那樣的上述調(diào)整信息的排列’，以合成電阻值‘9R’和‘SR’之間的邊界為分界來調(diào)換小電阻值側(cè)和大電阻值側(cè)的排列，并且將調(diào)換后的排列看作將上述小電阻值側(cè)變更為升序排列，將上述大電阻值側(cè)變更為降序排列。S卩，將對應(yīng)于從上述合成電阻值‘16R’到‘9R’的調(diào)整信息的排列按10進(jìn)制數(shù)設(shè)為從‘15’到‘8’的降序，另一方面，將對應(yīng)于從上述合成電阻值‘SR’到‘IR’的調(diào)整信息的排列按10進(jìn)制數(shù)設(shè)為從‘0’到‘7’的升序。由此，在對應(yīng)于上述特性值的分布中的‘平均值±2 O ’的范圍的5個電阻值‘10R 6R’的5個調(diào)整信息中，最高位比特的比特值為‘I’(即，以10進(jìn)制數(shù)表示的調(diào)整信息為‘8’以上)的調(diào)整信息僅包含2個，可以將熔斷熔絲根數(shù)從上述3根減少到2根。其結(jié)果，在上述特性值的分布中的‘平均值±2 O ’的范圍的5個電阻值‘10R 6R’中，熔斷熔絲的根數(shù)合計為5根，與圖11所示的以往的半導(dǎo)體集成電路裝置5的情況下的10根相比，大幅度地減少。這里，基于本實施方式的半導(dǎo)體集成電路11的上述電路常數(shù)，一個‘特性值’的分布和作為元件陣列14中的上述合成物性值的合成電阻值之間的關(guān)系，假設(shè)為具有與上述以往的半導(dǎo)體集成電路裝置5中圖1lE所示的‘特性值’的分布和圖1lC所示的合成電阻值之間的關(guān)系相同的關(guān)系。該情況下，作為本實施方式的上述元件選擇信息的電阻選擇信息，需要成為與圖1IB所示的電阻選擇信息相同的排列。因此，在本實施方式中，在上述調(diào)整信息生成電路12和元件陣列14之間設(shè)置變換電路13。此外，將從調(diào)整信息生成電路12輸出的調(diào)整信息的排列順序，設(shè)定為如上述那樣研討的用于減少上述特性值的出現(xiàn)頻度分布中的‘平均值±2 0’的范圍中的熔斷熔絲的根數(shù)的排列順序。而且，通過變換電路13，將‘以減少從調(diào)整信息生成電路12輸出的‘上述特性值的分布中的‘平均值±2o ’的范圍中的熔斷熔絲的根數(shù)所設(shè)定的’上述調(diào)整信息，變換為以使‘上述合成電阻值的排列順序成為圖1lC所示的排列順序那樣’的上述電阻選擇信息。圖5中，為了從上述元件陣列14中的電阻串中選擇進(jìn)行短路從而無效的電阻，表示從調(diào)整信號端子FUSE
FUSE[3]中同時輸出的4比特的調(diào)整信息(最低位比特對應(yīng)于調(diào)整信號端子FUSE
)(圖5A)，從電阻選擇端子DATA
DATA [3]同時輸出4比特的電阻選擇信息(最低位比特對應(yīng)于電阻選擇端子DATA
)(圖5B)，電阻RO 電阻R4的合成電阻值(圖5C)，被熔斷的熔絲的根數(shù)(圖OT)，以及基于獲得的半導(dǎo)體集成電路11的上述電路常數(shù)的上述特性值的出現(xiàn)頻度分布(圖5E)。這里，在上述調(diào)整信息中，‘I’意味著‘H’電平的調(diào)整信號，意味著熔斷熔絲，另一方面，‘0’意味著‘L’電平的調(diào)整信號，意味著非熔斷熔絲。而且，在上述電阻選擇信息中，‘I’意味著‘H’電平的電阻選擇信號，意味著晶體管麗的導(dǎo)通，另一方面，‘0’意味著‘L’電平的電阻選擇信號，意味著晶體管麗的截止。再有，圖5B所示的電阻選擇信息、圖5C所示的合成電阻值、圖所示的熔斷熔絲根數(shù)、以及圖5E所示的特性值的分布，與圖1lB所示的電阻選擇信息、圖1lC所示的合成電阻值、圖1lD所示的熔斷熔絲根數(shù)、以及圖1lE所示的特性值的分布完全相同。此外，圖5A所示的調(diào)整信息的排列順序，設(shè)定為如上述那樣研討的用于減少上述特性值的分布(圖5E)中的‘平均值±2o ’的范圍中的熔斷熔絲根數(shù)的排列順序，即對應(yīng)于合成電阻值從‘16R’到‘9R’的調(diào)整信息的排列以十進(jìn)制數(shù)設(shè)定為從‘15’到‘8’的從大到小順序，與對應(yīng)于合成電阻值從‘SR’到‘IR’的調(diào)整信息的排列以十進(jìn)制數(shù)設(shè)定為作為上述最小根數(shù)的從‘0’到‘7’的從小到大順序。因此，在與上述特性值的分布中的‘平均值±2o ’的范圍對應(yīng)的5個調(diào)整信息中，熔斷熔絲的根數(shù)合計為5根。特別在與上述特性值的分布中的呈現(xiàn)數(shù)多的‘平均值’對應(yīng)的調(diào)整信息中，熔斷熔絲的根數(shù)為0根。圖4表示上述變換電路13中的具體的電路圖。這里，從比較圖5(a)所示的調(diào)整信息和圖5(b)所示的電阻選擇信息來看，上述電阻選擇信息的最高位比特是，將上述調(diào)整信息的最高位比特的比特數(shù)據(jù)反轉(zhuǎn)所得的比特數(shù)據(jù)。因此，作為將變換電路13中的調(diào)整信號端子FUSE[3]和電阻選擇端子DATA[3]連接的元件，使用“非”門16。此外，上述電阻選擇信息的低位3比特，在上述調(diào)整信息的最高位比特為‘I’的情況下是將上述調(diào)整信息的低位3比特的比特數(shù)據(jù)反轉(zhuǎn)所得的比特數(shù)據(jù)，在上述調(diào)整信息的最高位比特為‘0’的情況下是上述調(diào)整信息的低位3比特的比特數(shù)據(jù)。因此，作為連接到變換電路13中的電阻選擇端子DATA
DATA[2]的元件，使用將來自調(diào)整信號端子FUSE
FUSE[2]的任何一個和調(diào)整信號端子FUSE [3]的調(diào)整信號作為輸入的“異或”門17 19。再有，在本實施方式中，將獲得的半導(dǎo)體集成電路11的上述特性值的出現(xiàn)頻度分布和元件陣列14中的電阻RO R4的合成電阻值之間的關(guān)系以圖5所示那樣設(shè)定，但不必限定于圖5所示的關(guān)系。例如，有出現(xiàn)頻度分布的平均值從合成電阻值SR向小電阻值側(cè)偏移或向大電阻值偏移的情況。在該情況下，根據(jù)上述偏移，使上述調(diào)整信息以降序排列的區(qū)域和升序排列的區(qū)域之間的邊界的位置偏移即可。此外，在本實施方式中，將上述元件陣列14所包含的調(diào)整用的電阻R和晶體管麗的數(shù)設(shè)定為4個，但不限定被設(shè)定為4個。例如，在設(shè)定為5個的情況下，將上述調(diào)整信息和上述電阻選擇信息設(shè)為5比特的信息，以5個電阻R的組合獲得的合成電阻值為25個即可。如上所述,在本實施方式中，上述半導(dǎo)體集成電路11包括:生成表示4個熔絲FO F3是否被熔斷的調(diào)整信號，輸出表示所有熔絲F的調(diào)整信號的4比特的調(diào)整信息的調(diào)整信息生成電路12 ;將上述調(diào)整信息的比特序列變換為用于選擇元件的比特序列的元件選擇信息的變換電路13 ;根據(jù)上述元件選擇信息而使內(nèi)置的元件陣列中的一部分元件選擇性地截止的元件陣列14 ;以及基于上述元件陣列的輸出來修正電路常數(shù)的動作電路15。而且，如下設(shè)定在上述調(diào)整信息生成電路12中從調(diào)整信號端子FUSE
FUSE [3]同時輸出的4比特的調(diào)整信息。首先，將上述元件陣列14中通過各種選擇的電阻R的組合所得的多個合成電阻值的中心值(在本實施方式中為‘SR’)，與圖5E所示的特性值的出現(xiàn)頻度分布中的平均值關(guān)聯(lián)。而且，在呈現(xiàn)比上述中心值小的值的合成電阻值中，與比上述平均值大的上述特性值關(guān)聯(lián)，以使上述特性值隨著上述合成電阻值的減少而增加。而且，在呈現(xiàn)比上述中心值大的值的合成電阻值中，與比上述平均值小的上述特性值關(guān)聯(lián)，以使上述特性值隨著上述合成電阻值的增大而減少。接著，對于修正前的上述特性值呈現(xiàn)圖5E所示的出現(xiàn)頻度分布中的平均值的半導(dǎo)體集成電路11，作為用于修正動作電路15的電路常數(shù)的調(diào)整信息，分配表示不熔斷所有熔絲F的調(diào)整信息
(以十進(jìn)制數(shù)表示的情況為‘0’)。接著，作為對修正前的上述特性值進(jìn)入超過圖5E所示的出現(xiàn)頻度分布中的‘平均值’、且至‘平均值+2 O ’為止的范圍和進(jìn)入低于‘平均值’、且至‘平均值-2 O ’為止的范圍的任何一方的半導(dǎo)體集成電路11的調(diào)整信息，將對于呈現(xiàn)上述平均值的半導(dǎo)體集成電路11所分配的調(diào)整信息
(以十進(jìn)制數(shù)表示的情況為‘0’ )中連續(xù)的調(diào)整信息(在本實施方式中十進(jìn)制數(shù)為‘I’、‘2’)，隨著偏差的增加而升序地分配。接著，作為對修正前的上述特性值進(jìn)入超過圖5E所示的出現(xiàn)頻度分布中的‘平均值’、且至‘平均值+2 O ’為止的范圍和進(jìn)入低于‘平均值’、且至‘平均值-2 O ’為止的范圍的另一方的半導(dǎo)體集成電路11的調(diào)整信息，將對于呈現(xiàn)上述‘平均值’的半導(dǎo)體集成電路11和將進(jìn)入超過‘平均值’的‘平均值+2 O ’為止的范圍及低于‘平均值’的‘平均值-2 O ’為止的范圍的上述一方的半導(dǎo)體集成電路11所分配的調(diào)整信息的最高位比特反轉(zhuǎn)為‘I’所得的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘8’、‘9’)，隨著偏差的增加而升序地分配。接著，作為對修正前的上述特性值進(jìn)入偏差比圖5E所示的出現(xiàn)頻度分布中的‘平均值+2 O ’和‘平均值-2 O ’的上述一方大的一側(cè)的半導(dǎo)體集成電路11的調(diào)整信息，將對于呈現(xiàn)上述平均值的半導(dǎo)體集成電路11所分配的調(diào)整信息中連續(xù)的調(diào)整信息中進(jìn)一步連續(xù)的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘3’ ‘7’)，隨著偏差的增加而升序地分配。而且，作為對修正前的上述特性值進(jìn)入偏差比圖5E所示的出現(xiàn)頻度分布中的‘平均值+2 0 ’和‘平均值-2 0 ’的上述另一方大的一側(cè)的半導(dǎo)體集成電路11的調(diào)整信息，將上述最高位比特反轉(zhuǎn)為‘I’所得的調(diào)整信息中連續(xù)的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘10’ ‘15’)，隨著偏差的增加而從小到大地分配。但是，從這樣進(jìn)行了上述調(diào)整信息的分配的調(diào)整信息生成電路12輸出的調(diào)整信息是熔絲F的熔斷信息，不是用于指定元件陣列14中的進(jìn)行截止的元件(電阻R)的電阻選擇信息。因此，通過上述變換電路13，將從上述調(diào)整信息生成電路12輸出的調(diào)整信息的比特序列，變換為用于選擇上述元件(電阻R)的比特序列的電阻選擇信息。該情況下的上述調(diào)整信息到上述電阻選擇信息的變換如下進(jìn)行。 表示所有熔絲不熔斷的調(diào)整信息
(十進(jìn)制數(shù)為‘0’ )變換為可以選擇電阻R的組合的上述電阻選擇信息，以使電阻R的合成電阻值成為上述多個合成電阻值的中心值(在本實施方式中為‘8R’)。 調(diào)整信息
(十進(jìn)`制數(shù)為‘0’ )中連續(xù)的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘I’、‘2’)變換為可以選擇電阻R的組合的上述電阻選擇信息，以使調(diào)整信息成為根據(jù)偏差而與超過修正前的上述特性值的出現(xiàn)頻度分布中的‘平均值’、且至‘平均值+2 O ’為止的范圍和低于‘平均值’、且至‘平均值-2 0 ’為止的范圍的上述一方關(guān)聯(lián)的合成電阻值(在本實施方式中為‘7R’、‘6R’ )。 將表示上述所有熔絲F不熔斷的調(diào)整信息和該調(diào)整信息中連續(xù)的調(diào)整信息的最高位比特反轉(zhuǎn)為‘I’所得的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘8’、‘9’ )變換為可以選擇電阻R的組合的上述電阻選擇信息，以使調(diào)整信息成為根據(jù)偏差而與超過修正前的上述特性值的出現(xiàn)頻度分布中的‘平均值’、且至‘平均值+2 0 ’為止的范圍和低于‘平均值’、且至‘平均值-2 0 ’為止的范圍的上述另一方關(guān)聯(lián)的合成電阻值(在本實施方式中為‘9R’、10R，)。 表示上述所有熔絲F不熔斷的調(diào)整信息和該調(diào)整信息上連續(xù)的調(diào)整信息中進(jìn)一步連續(xù)的調(diào)整信息(在本實施方式中為十進(jìn)制數(shù)‘3’ ‘7’ )變換為可以選擇電阻R的組合的上述電阻選擇信息，以使調(diào)整信息成為根據(jù)偏差而與比修正前的上述特性值的出現(xiàn)頻度分布中的‘平均值+2 O ’和‘平均值-2 O ’的上述一方大的一側(cè)關(guān)聯(lián)的合成電阻值(在本實施方式中為‘5R’ ‘IR’)。而且，在將上述最高位比特反轉(zhuǎn)為‘I’所得的調(diào)整信息上連續(xù)的調(diào)整信息(本實施方式中為十進(jìn)制數(shù)‘10’ ‘15’ )變換為可以選擇電阻R的組合的上述電阻選擇信息，以使調(diào)整信息成為根據(jù)偏差而與偏差比修正前的上述特性值的出現(xiàn)頻度分布中的‘平均值+20 ’和‘平均值-2 0 ’的上述另一方大的一側(cè)關(guān)聯(lián)的合成電阻值(在本實施方式中為‘11R， ‘16R，)。如上所述，對修正前的上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的‘平均值±2o ’的范圍的半導(dǎo)體集成電路11進(jìn)行來自調(diào)整信息生成電路12的調(diào)整信息的分配。然后，通過變換電路13，將對上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的‘平均值±2o ’的范圍的半導(dǎo)體集成電路11的調(diào)整信息，變換為可以選擇電阻R的組合的上述電阻選擇信息，以使調(diào)整信息成為與進(jìn)入上述出現(xiàn)頻度分布中的‘平均值±2o ’的范圍的上述特性值關(guān)聯(lián)的合成電阻值，從而與圖9所示的半導(dǎo)體集成電路裝置5的情況相比，可以大幅度地削減用于生成對修正前的上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的‘平均值±2 0 ’的范圍的半導(dǎo)體集成電路11的調(diào)整信息的熔絲F的熔斷數(shù)。

因此，可以減少調(diào)整時的上述熔絲F的熔斷造成的對半導(dǎo)體的損傷，抑制對半導(dǎo)體集成電路11的質(zhì)量產(chǎn)生不良影響。特別地，作為對修正前的上述特性值呈現(xiàn)該特性值的出現(xiàn)頻度分布中的呈現(xiàn)數(shù)多的平均值的半導(dǎo)體集成電路11的調(diào)整信息，分配表示所有熔絲F不熔斷的調(diào)整信息。因此，在對‘修正前的上述特性值呈現(xiàn)該特性值的分布中的平均值’的多數(shù)半導(dǎo)體集成電路11進(jìn)行調(diào)整時，不需要熔斷所有熔絲F，可以防止對半導(dǎo)體集成電路11的質(zhì)量產(chǎn)生不良影響。 第2實施方式可是，在上述第I實施方式中，如上所述，圖5C所示的電阻R的合成電阻值和圖5A所示的調(diào)整信息之間的關(guān)聯(lián)，設(shè)為將對應(yīng)于合成電阻值‘16R’到‘9R’的調(diào)整信息的排列以十進(jìn)制數(shù)‘15’到‘8’的降序排列。另一方面，將對應(yīng)于合成電阻值‘SR’到‘IR’的上述調(diào)整信息的排列設(shè)為十進(jìn)制數(shù)‘0’到‘7’的升序排列。該情況下，從圖可知，熔斷的熔絲的根數(shù)不是從對應(yīng)于圖5E所示的出現(xiàn)頻度分布中的平均值的‘0’根起，隨著偏差的增加而單純地增加。偏差在負(fù)側(cè)時如‘3根’ 一‘2根’那樣，偏差在正側(cè)時如‘2根’ 一‘I根’那樣，熔斷熔絲根數(shù)單端減少。從減少上述熔絲熔斷根數(shù)的觀點來看，優(yōu)選使圖5E所示的出現(xiàn)頻度分布中的出現(xiàn)頻度越高，熔斷熔絲根數(shù)越少，在出現(xiàn)頻度減少的同時熔絲根數(shù)增加。因此，在本實施方式中，設(shè)定上述調(diào)整信息，以使圖5E所示的出現(xiàn)頻度分布中的出現(xiàn)頻度越高，熔斷熔絲根數(shù)越少，在出現(xiàn)頻度減少的同時熔絲根數(shù)增加。本實施方式的半導(dǎo)體集成電路的概略結(jié)構(gòu)，與上述第I實施方式中圖1所示的概略結(jié)構(gòu)同樣，包括調(diào)整信息生成電路12、變換電路13、元件陣列14和動作電路15。此外，元件陣列14的具體的電路，與上述第I實施方式中圖2所示的電路圖是同樣的。此外，調(diào)整信息生成電路12的具體的電路，與上述第I實施方式中圖3所示的電路圖是同樣的。圖6表示本實施方式的半導(dǎo)體集成電路中的變換電路13的具體的電路圖。此外，在圖7中，表示4比特的調(diào)整信息(最低位比特對應(yīng)調(diào)整信號端子FUSE
)(圖7A)，4比特的電阻選擇信息(最低位比特對應(yīng)電阻選擇端子DATA
)(圖7B)，電阻RO 電阻R4的合成電阻值(圖7C)，熔斷的熔絲的根數(shù)(圖7D)，基于得到的半導(dǎo)體集成電路11的上述電路常數(shù)的一個特性值的分布(圖7E)。這里，在上述調(diào)整信息中，‘I’意味著‘H’電平的調(diào)整信號，意味著熔斷熔絲，另一方面，‘0’意味著‘L’電平的調(diào)整信號，意味著非熔斷熔絲。而且，在上述電阻選擇信息中，‘I’意味著‘H’電平的電阻選擇信號，意味著晶體管麗的導(dǎo)通，另一方面，‘0’意味著‘L’電平的電阻選擇信號，意味著晶體管麗的截止。本實施方式的上述特性值的分布(圖7E)，與上述第I實施方式的特性值的分布(圖5E)相同。但是，在本實施方式中，將與上述特性值的出現(xiàn)頻度分布中的平均值對應(yīng)關(guān)聯(lián)的電阻R的合成電阻值的中心值設(shè)為‘9R’。而且，在上述分布中的偏差的負(fù)側(cè)對應(yīng)關(guān)聯(lián)少于‘9R’的合成電阻值，在上述分布中的偏差的正側(cè)對應(yīng)關(guān)聯(lián)多于‘9R’的合成電阻值。其結(jié)果，如圖7B所示，電阻選擇信息的排列順序，與上述第I實施方式中圖5B所示的排列順序相反。此外，在上述調(diào)整信息中，在上述第I實施方式中圖5A所示的調(diào)整信息中，將熔斷的熔絲的根數(shù)不隨著圖5E所示的出現(xiàn)頻度分布中的偏差的增加而連續(xù)地增加而單端減少的部位的調(diào)整信息，移動到可隨著偏差的增加而連續(xù)地增加的位置。S卩，如圖所示，圖5A所示的調(diào)整信息中熔斷熔絲根數(shù)為‘3根’的調(diào)整信息[1，0，1，1](十進(jìn)制數(shù)為‘11’ )位于熔斷熔絲根數(shù)為‘2根’的兩個調(diào)整信息之間。此外，熔斷熔絲根數(shù)為‘I根’的調(diào)整信息
(十進(jìn)制數(shù)為‘4’ )位于熔斷熔絲根數(shù)為‘2根’的兩個調(diào)整信息之間。因此，在本實施方式的調(diào)整信息中，如圖7A所示，使熔斷熔絲根數(shù)為‘3根’的調(diào)整信息[1，0，1，1](十進(jìn)制數(shù)為‘11’ )移動到熔斷熔絲根數(shù)為‘3根’的調(diào)整信息
(十進(jìn)制數(shù)為‘7’ )的下一個位置。而且，使熔斷熔絲根數(shù)為‘I根’的調(diào)整信息
(十進(jìn)制數(shù)為‘4’ )移動到熔斷熔絲根數(shù)為‘0根’的調(diào)整信息
(十進(jìn)制數(shù)為‘0’ )的下一個位置。其結(jié)果，如圖7D所示，本實施方式的熔斷熔絲根數(shù)，從對應(yīng)于圖7E所示的出現(xiàn)頻度分布中的平均值的‘0’根，在偏差的負(fù)側(cè)，隨著偏差的增加而單純地增加到‘4根’為止。此外，在偏差的正側(cè)，隨著偏差的增加而單純地增加到‘3根’為止。但是，如圖7A 所示，如十進(jìn)制數(shù) ‘ 15，14，13，12，10，9，8，4，0，1，2，3，5，6，7，11’ 那樣，與上述第I實施方式的圖5A所示的調(diào)整信息的情況比較，上述調(diào)整信息的排列多少不是單調(diào)的。 因此，如圖6所示，將圖7A所示的調(diào)整信息變換為圖7B所示的電阻選擇信息的變換電路13的具體的電路結(jié)構(gòu)，與上述第I實施方式中圖4所示的具體的電路結(jié)構(gòu)比較，變
得復(fù)雜。S卩，從比較圖7A所示的調(diào)整信息和圖7B所示的電阻選擇信息來看，上述電阻選擇信息中的第3比特的比特數(shù)據(jù)，在上述調(diào)整信息的第4(最高位)比特的比特數(shù)據(jù)和第3比特的比特數(shù)據(jù)相同的情況下為‘1’，在不同的情況下為‘O’。因此，作為連接到變換電路13的電阻選擇端子DATA [2]的元件，使用將來自調(diào)整信號端子FUSE [3]和調(diào)整信號端子FUSE[2]的調(diào)整信號作為輸入的‘與’門20，將來自調(diào)整信號端子FUSE[3]的調(diào)整信號的反轉(zhuǎn)信號和將來自調(diào)整信號端子FUSE[2]的調(diào)整信號的反轉(zhuǎn)信號作為輸入的“與”門21，以及將來自“與”門20和“與”門21的輸出信號作為輸入的“或”門22。此外，上述電阻選擇信息的第I (最低位)比特的比特數(shù)據(jù)，在上述調(diào)整信息的第3比特的比特數(shù)據(jù)和第I比特的比特數(shù)據(jù)相同的情況下為‘1’，在不同的情況下為‘O’。因此，作為連接到變換電路13的電阻選擇端子DATA
的元件，使用將來自調(diào)整信號端子FUSE[2]和調(diào)整信號端子FUSE
的調(diào)整信號作為輸入的‘與’門23，將來自調(diào)整信號端子FUSE[2]的調(diào)整信號的反轉(zhuǎn)信號和將來自調(diào)整信號端子FUSE
的調(diào)整信號的反轉(zhuǎn)信號作為輸入的“與”門24，以及將來自“與”門23和“與”門24的輸出信號作為輸入的“或”門25。此外，上述電阻選擇信息的第4 (最高位)比特的比特數(shù)據(jù)，基本上在上述調(diào)整信息的第4比特的比特數(shù)據(jù)和第3比特的比特數(shù)據(jù)都為‘I’的情況下為‘I’，在至少其中一方為‘0’的情況下為‘O’。因此，作為連接到變換電路13的電阻選擇端子DATA[3]的元件，將來自調(diào)整信號端子FUSE [3]和調(diào)整信號端子FUSE [2]的調(diào)整信號作為輸入的“與”門26成為主體。除此之外，使用在來自調(diào)整信號端子FUSE[3]的比特數(shù)據(jù)為‘I’、來自調(diào)整信號端子FUSE[1]的比特數(shù)據(jù)為‘0’的情況下輸出‘I’的“與”門27，在來自調(diào)整信號端子FUSE[3]的比特數(shù)據(jù)為‘I’、來自調(diào)整信號端子FUSE
的比特數(shù)據(jù)為‘0’的情況下輸出‘I’的“與”門28，在來自調(diào)整信號端子FUSE[2]的比特數(shù)據(jù)為‘I’、來自調(diào)整信號端子FUSE[1]的比特數(shù)據(jù)為‘O’、來自調(diào)整信號端子FUSE
的比特數(shù)據(jù)為‘0 ‘的情況下輸出‘I’的“與”門29，以及將來自“與”門26 29的輸出信號作為輸入的“或”門30。此外，盡管未詳細(xì)地論述，但連接到上述變換電路13的電阻選擇端子DATA[1]的元件也同樣地如邏輯電路31那樣地設(shè)定。再有，根據(jù)本實施方式，在圖7E所示的上述特性值的分布中的‘平均值±2o ’的范圍中的5個電阻值‘7R 11R’中，熔斷熔絲的根數(shù)合計為4根，與圖5所示的上述第I實施方式的情況下的5根相比，可以減少。如上所述，在本實施方式中，如圖7A和圖7B所示，變更如上述第I實施方式那樣設(shè)定的調(diào)整信息，以使圖7E所示的出現(xiàn)頻度分布中的出現(xiàn)頻度越高，熔斷熔絲根數(shù)越少，在出現(xiàn)頻度減少的同時熔斷熔絲根數(shù)單純地增加。因此，在對于修正前的上述特性值進(jìn)入該特性值的出現(xiàn)頻度分布中的‘平均值±2o ’的范圍的半導(dǎo)體集成電路11，生成用于指定進(jìn)行截止的電阻R的調(diào)整信息的情況下，可以進(jìn)一步削減調(diào)整信息生成電路12中包含的熔絲F的熔斷數(shù)。此外，在上述‘平均值±2 O ’以外的范圍中，也是出現(xiàn)頻度越高越減少熔斷熔絲根數(shù)，所以可以削減在實際地修正所制造的所有半導(dǎo)體集成電路11的情況下被熔斷的熔絲的總根數(shù)。再有，如上所述，在本實施方式中，使熔斷熔絲根數(shù)‘3根’的調(diào)整信息[1，0，1，1](十進(jìn)制數(shù)為‘11’)位于熔斷熔絲根數(shù)‘3根’的調(diào)整信息
(十進(jìn)制數(shù)為‘7’)的下一個位置。但是，不限定于該位置，只要在熔斷熔絲根數(shù)呈現(xiàn)‘2根’和‘3根’的調(diào)整信息的范圍、或熔斷熔絲根數(shù)呈現(xiàn)‘3根’的兩個調(diào)整信息的范圍，位于哪個位置都沒有關(guān)系。此外，熔斷熔絲根數(shù)‘I根’的調(diào)整信息
(十進(jìn)制數(shù)為‘4’ )的情況也是同樣，只要在熔斷熔絲根數(shù)呈現(xiàn)‘0根’和‘I根’的調(diào)整信息的范圍、或熔斷熔絲根數(shù)呈現(xiàn)‘I根’的兩個調(diào)整信息的范圍，位于哪個位置都沒有關(guān)系。但是，如本實施方式的情況那樣，在圖7E所示的上述特性值的分布中的‘平均值±2 O ’的范圍內(nèi)，優(yōu)先進(jìn)行上述位置的變更，以減少熔斷熔絲的合計根數(shù)。此外，在本發(fā)明中，上述變換電路13的具體的電路結(jié)構(gòu)不限定于圖4和圖6所示的電路結(jié)構(gòu)。關(guān)鍵在于，只要將如圖5A、圖7A所示設(shè)定的調(diào)整信息可變換為如圖5B、圖7B所示設(shè)定的電阻選擇信息的電路結(jié)構(gòu)就可以。
此外，對上述圖7E所示的上述特性值的分布的、與元件陣列14的電阻R的合成電阻值的對應(yīng)關(guān)聯(lián)，不限定于圖7C所示的對應(yīng)關(guān)聯(lián)，即使與圖5C同樣地對應(yīng)關(guān)聯(lián)，也沒有關(guān)系。如上所述，根據(jù)上述各實施方式，在生成對呈現(xiàn)進(jìn)入到修正前的上述特性值的出現(xiàn)頻度分布中的‘平均值±2o ’的范圍的上述特性值的半導(dǎo)體集成電路11的調(diào)整信息的情況下，可以大幅度地削減調(diào)整信息生成電路12中包含的熔絲F的熔斷數(shù)。其結(jié)果，可以減少調(diào)整時的上述熔絲F的熔斷造成的對半導(dǎo)體的損傷，抑制對半導(dǎo)體集成電路11的質(zhì)量產(chǎn)生不良影響。因此，具有上述效果的上述半導(dǎo)體集成電路11，在任何領(lǐng)域中所使用的電子裝置中都可適用。特別地，通過用于光接收特性的偏差或發(fā)光強(qiáng)度特性的偏差有問題的光傳感器設(shè)備，可以不損失質(zhì)量而實現(xiàn)抑制上述特性偏差并抑制產(chǎn)生不合格品，可以實現(xiàn)成本下降。S卩，上述光傳感器設(shè)備，具有將電信號變換為光信號的發(fā)光元件和將光接收信號變換為電信號的光接收元件。而且，通過發(fā)光控制電路控制上述發(fā)光元件而發(fā)射光，另一方面，通過光接收電路放大來自上述光接收元件的電信號。因此，在上述發(fā)光控制電路和上述光接收電路的至少其中一方中裝載半導(dǎo)體集成電路11。在該情況下，由半導(dǎo)體集成電路11中的動作電路15構(gòu)成上述發(fā)光控制電路和上述光接收電路的一部分。或者，也可以由半導(dǎo)體集成電路11本身構(gòu)成上述發(fā)光控制電路和上述光接收電路。
權(quán)利要求
1.半導(dǎo)體集成電路，其特征在于，包括: 動作電路，具有電路常數(shù)，并且進(jìn)行與所述電路常數(shù)對應(yīng)的動作； 元件陣列，內(nèi)置被排列的多個元件，并且根據(jù)元件選擇信息而將一部分元件選擇性地截止，從而基于所述多個元件的輸出，修正所述動作電路的電路常數(shù)； 調(diào)整信息生成電路，內(nèi)置多個熔絲，并且生成并輸出以與各熔絲對應(yīng)的比特的序列表示了所述多個熔絲的各個熔絲是否被熔斷的調(diào)整信息；以及 變換電路，將從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的比特序列，變換為以與各元件對應(yīng)的比特的序列表示了是否將所述元件陣列中的所述多個元件的各個元件截止的所述元件選擇信息， 分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)是可取的熔斷根數(shù)中最少根數(shù)的調(diào)整信息，作為所述動作電路的特性值呈現(xiàn)該特性值的出現(xiàn)頻度分布中的平均值的情況下的所述調(diào)整信息， 分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為次于所述最少根數(shù)的根數(shù)的調(diào)整信息，作為所述特性值進(jìn)入所述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的情況下的所述調(diào)整信息。
2.權(quán)利要求1所述的半導(dǎo)體集成電路， 其特征在于， 所述元件陣列中內(nèi)置的所述多個元件串聯(lián)地排列， 將通過所述元件陣列中沒有被截止的元件的組合所得的多個合成物性值以升序排列或降序排列的情況下的中心值，與所述出現(xiàn)頻度分布中的平均值關(guān)聯(lián)，并且將呈現(xiàn)比所述中心值小的值或大的值的各合成物性值，根據(jù)所述出現(xiàn)頻度分布的偏差而與比所述出現(xiàn)頻度分布的平均值小的所述特性值關(guān)聯(lián)，另一方面，將呈現(xiàn)比所述中心值大的值或小的值的各合成物性值，根據(jù)所述出現(xiàn)頻度分布的偏差而與比所述出現(xiàn)頻度分布的平均值大的所述特性值關(guān)聯(lián)， 所述變換電路的所述變換如下進(jìn)行: 將表示所述熔絲的熔斷根數(shù)為所述最少根數(shù)的調(diào)整信息變換為可以選擇所述截止元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為所述多個合成物性值的中心值，將表示所述熔絲的熔斷根數(shù)為次于所述最少根數(shù)的根數(shù)的調(diào)整信息變換為可以選擇所述截止元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)所述出現(xiàn)頻度分布的偏差而與進(jìn)入所述出現(xiàn)頻度分布中的平均值±2X (標(biāo)準(zhǔn)偏差)的范圍的所述特性值關(guān)聯(lián)的所述合成物性值。
3.權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于， 從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的分配如下進(jìn)行: 分配表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為O根的調(diào)整信息，作為所述特性值呈現(xiàn)所述出現(xiàn)頻度分布中的平均值的情況下的所述調(diào)整信息，分配對于呈現(xiàn)所述平均值的情況下的所述調(diào)整信息分配的調(diào)整信息中連續(xù)的調(diào)整信息，作為在所述特性值進(jìn)入從所述出現(xiàn)頻度分布中的平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的其中一個的情況下的所述調(diào)整信息，分配對于呈現(xiàn)所述平均值的情況下的所述調(diào)整信息、以及進(jìn)入從平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的所述一方的情況下的所述調(diào)整信息所分配的調(diào)整信息的最高位比特反轉(zhuǎn)所得的調(diào)整信息，作為在所述特性值進(jìn)入從所述出現(xiàn)頻度分布中的平均值到平均值+2 X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的另一個的情況下的所述調(diào)整信息。
4.權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于， 所述變換電路的所述變換如下進(jìn)行: 表示所述調(diào)整信息生成電路所內(nèi)置的所述熔絲的熔斷根數(shù)為O根的調(diào)整信息變換為可以選擇所述截止的元件的組合的所述元件選擇信息，所述截止的元件的組合使所述元件陣列中的所述元件的合成物性值為多個合成物性值的中心值， 表示所述熔絲的熔斷根數(shù)為O根的調(diào)整信息中連續(xù)的調(diào)整信息，變換為可以選擇所述截止的元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)偏差而與從所述出現(xiàn)頻度分布中的平均值到平均值+2 X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2 X (標(biāo)準(zhǔn)偏差)的范圍的所述一方關(guān)聯(lián)的所述合成物性值， 反轉(zhuǎn)了表示所述熔絲的熔斷根數(shù)為O根的調(diào)整信息和該調(diào)整信息上連續(xù)的調(diào)整信息的最高位比特所得的調(diào)整信息，變換為可以選擇所述截止的元件的組合的所述元件選擇信息，以使所述調(diào)整信息成為根據(jù)偏差而與從所述出現(xiàn)頻度分布中的平均值到平均值+2X (標(biāo)準(zhǔn)偏差)的范圍和從平均值到平均值-2X (標(biāo)準(zhǔn)偏差)的范圍的所述另一方關(guān)聯(lián)的所述合成物性值。
5.權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于， 所述變換電路包括: “非”門，反轉(zhuǎn)所述調(diào)整信息中的最高位比特的比特數(shù)據(jù)，作為所述元件選擇信息的最高位比特的比特數(shù)據(jù)輸出；以及 多個“異或”門，輸入低于所述調(diào)整信息中的所述最高位比特的任何一個低位比特的比特數(shù)據(jù)和所述調(diào)整信息中的所述最高位比特的比特數(shù)據(jù)，輸出低于所述元件選擇信息的所述最高位比特的任何一個低位比特的比特數(shù)據(jù)。
6.權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于， 在進(jìn)行了從所述調(diào)整信息生成電路輸出的所述調(diào)整信息的所述分配后，進(jìn)行再分配，以使所述出現(xiàn)頻度分布中的出現(xiàn)頻度越高，所述熔絲的熔斷根數(shù)越少，在所述出現(xiàn)頻度的減少的同時所述熔絲的熔斷根數(shù)單純地增加， 所述變換電路對于進(jìn)行了所述再分配的所述調(diào)整信息進(jìn)行所述變換。
7.光傳感器設(shè)備，其特征在于，包括: 發(fā)光元件和光接收元件； 控制所述發(fā)光元件而發(fā)射光的發(fā)光控制電路；以及 將來自所述光接收元件的電信號放大的光接收電路， 在所述發(fā)光控制電路和所述光接收電路的至少一方中，裝載了權(quán)利要求1至權(quán)利要求6中任何一項所述的半導(dǎo)體集成電路。
全文摘要
本發(fā)明的半導(dǎo)體集成電路，在元件陣列(14)中設(shè)置電阻陣列，將特性值分布的平均值與由元件陣列(14)獲得的合成電阻值的中心值關(guān)聯(lián)，用十進(jìn)制數(shù)以‘15’～‘8’的降序設(shè)定調(diào)整信息生成電路(12)中與大于上述中心值的合成電阻值對應(yīng)的調(diào)整信息的排列，用十進(jìn)制數(shù)‘0’～‘7’以升序設(shè)定與上述中心值以下的合成電阻值對應(yīng)的調(diào)整信息的排列。變換電路(13)變換來自調(diào)整信息生成電路(12)的調(diào)整信息，生成為了從元件陣列(14)的電阻陣列中獲得各合成電阻值而選擇截止的電阻的元件選擇信息。由此，大幅度地削減在生成上述分布中的‘平均值±2σ’的范圍內(nèi)關(guān)聯(lián)的調(diào)整信息的情況下的熔絲熔斷根數(shù)。
文檔編號H03K19/007GK103138736SQ20121040627
公開日2013年6月5日 申請日期2012年10月23日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者野田和夫, 井上高廣 申請人:夏普株式會社