專(zhuān)利名稱(chēng)：任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種航天外測(cè)、衛(wèi)星應(yīng)用中數(shù)字化、軟件化應(yīng)答機(jī)中任意設(shè)置轉(zhuǎn)發(fā)比、實(shí)現(xiàn)簡(jiǎn)單的相參轉(zhuǎn)發(fā)實(shí)現(xiàn)方法。
背景技術(shù)：
目前，雷達(dá)接收飛行器上應(yīng)答機(jī)轉(zhuǎn)發(fā)信號(hào)的應(yīng)答式工作分為相參應(yīng)答式和非相參應(yīng)答式兩種。采用相參應(yīng)答式工作時(shí)，應(yīng)答機(jī)的收、發(fā)頻率之間保持嚴(yán)格的轉(zhuǎn)發(fā)比關(guān)系。近年，高精度無(wú)線(xiàn)電外測(cè)系統(tǒng)大多采用連續(xù)波測(cè)量體制，連續(xù)波外測(cè)系統(tǒng)又分為相參和非相參兩大類(lèi)。相參系統(tǒng)與非相參系統(tǒng)相比，具有許多優(yōu)點(diǎn)，主要有測(cè)量精度高，節(jié)省下行功率，地面設(shè)備簡(jiǎn)單，作用距離遠(yuǎn)等優(yōu)點(diǎn)。因此，現(xiàn)有的單站測(cè)量系統(tǒng)幾乎無(wú)例外地采用了相參體制。但是，單站測(cè)量精度有限。為達(dá)到較高的測(cè)量精度，往往需要采用多站交會(huì)的方法。在這種情況下，需要應(yīng)答機(jī)同二個(gè)以上地面站協(xié)同工作，需進(jìn)行多路相參轉(zhuǎn)發(fā)，對(duì)相參轉(zhuǎn)發(fā)帶來(lái)了更高的技術(shù)要求，因此找到一種好的相參轉(zhuǎn)發(fā)方法，必然會(huì)給高精度外測(cè)帶來(lái)很大的好處。為了實(shí)現(xiàn)相參轉(zhuǎn)發(fā)和下行頻率與上行頻率的相參，傳統(tǒng)實(shí)現(xiàn)方式主要針對(duì)不同的轉(zhuǎn)發(fā)比，采用不同的硬件電路，通過(guò)模擬鎖相環(huán)來(lái)實(shí)現(xiàn)，因此，采用傳統(tǒng)的模擬技術(shù)實(shí)現(xiàn)多功能應(yīng)答機(jī)是非常困難的。模擬鎖相環(huán)實(shí)現(xiàn)相參轉(zhuǎn)發(fā)的不足之處在于
I.很難實(shí)現(xiàn)應(yīng)答機(jī)的通用化設(shè)計(jì)。方法上采用針對(duì)不同轉(zhuǎn)發(fā)比設(shè)計(jì)相應(yīng)的硬件電路，當(dāng)改變轉(zhuǎn)發(fā)比時(shí)，必須重新進(jìn)行硬件電路的設(shè)計(jì)。2.不利于應(yīng)答機(jī)接收靈敏度的提高。采用模擬體制的相參轉(zhuǎn)發(fā)受模擬鎖相環(huán)環(huán)路帶寬的限制，其接收靈敏度一般較低，不能適應(yīng)對(duì)應(yīng)答機(jī)靈敏度越來(lái)越高的要求。3.生產(chǎn)性較差。由于采用模擬電路實(shí)現(xiàn)，電路性能受模擬器件的影響較大，需進(jìn)行較長(zhǎng)時(shí)間的調(diào)試，選擇匹配的工作點(diǎn)參數(shù)，生產(chǎn)性很難得到有效的保證。尤其是近年來(lái)，隨著用戶(hù)需求的變化，對(duì)應(yīng)答機(jī)的通用化、綜合化提出了較高的要求，一臺(tái)應(yīng)答機(jī)需配合不同體制測(cè)量系統(tǒng)進(jìn)行工作，實(shí)現(xiàn)任意轉(zhuǎn)發(fā)比的相參轉(zhuǎn)發(fā)是其中的關(guān)鍵技術(shù)之一。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是針對(duì)模擬相參轉(zhuǎn)發(fā)技術(shù)的不足，提供一種實(shí)現(xiàn)簡(jiǎn)單、占用資源少、可靠性高，轉(zhuǎn)發(fā)比可任意設(shè)置的相參轉(zhuǎn)發(fā)方法，可在FPGA、CPLD、DSP等硬件平臺(tái)上實(shí)現(xiàn)。本發(fā)明通過(guò)以下措施來(lái)達(dá)到。一種任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于包括如下步驟一種任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于包括如下步驟將輸入的模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器A/D變換的數(shù)字信號(hào)送入一個(gè)由鑒相器相連環(huán)路濾波器和環(huán)路DCO組成的數(shù)字鎖相環(huán)DPLL，對(duì)輸入載波信號(hào)進(jìn)行捕獲和鎖定，輸入信號(hào)與環(huán)路DCO產(chǎn)生的本地信號(hào)通過(guò)鑒相進(jìn)行鑒相后，由環(huán)路濾波器產(chǎn)生誤差控制信號(hào)，將其轉(zhuǎn)化為環(huán)路DCO的頻率控制誤差信號(hào)，并與設(shè)定的中心頻率控制字相加，作為環(huán)路DCO的頻率控制字，對(duì)環(huán)路DCO的輸出頻率進(jìn)行調(diào)整，實(shí)現(xiàn)環(huán)路DCO輸出頻率的閉環(huán)控制，當(dāng)DPLL鎖定后，環(huán)路DCO的輸出頻率f；ut與輸入頻率f in完全相同，同時(shí)與環(huán)路DCO輸入頻率控制字相連一個(gè)相參DC0，用于輸出相參信號(hào)的產(chǎn)生，相參DCO中的相參相位累加溢出值受相參相位累加器位數(shù)N和相參轉(zhuǎn)發(fā)比P的控制，變?yōu)?7 P，當(dāng)環(huán)路DCO的頻率控制字發(fā)生變化時(shí)，相參DCO的輸出頻率也隨著頻率控制字的變化而改變，再通過(guò)數(shù)模轉(zhuǎn)換器D/A變換，將數(shù)字相參信號(hào)轉(zhuǎn)換為模擬相參信號(hào)，實(shí)現(xiàn)輸出頻率與輸入頻率的相參f；ut=P fin。本發(fā)明相比現(xiàn)有技術(shù)方法的有益效果是
本發(fā)明通過(guò)A/D變換將輸入的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，通過(guò)信號(hào)處理完成相參處理后，再經(jīng)過(guò)D/A變換將數(shù)字相參信號(hào)轉(zhuǎn)換為模擬相參信號(hào)，實(shí)現(xiàn)輸出頻率與輸入頻率的相參，輸出頻率與輸入頻率滿(mǎn)足轉(zhuǎn)發(fā)比的關(guān)系f；ut=P fin。創(chuàng)造性地提出了在相同的頻率控制字下改變相參DCO中相位累加器溢出值實(shí)現(xiàn)輸出頻率變化的方法，由于相參相位累加器的溢出值可以預(yù)先計(jì)算和設(shè)置，因此在實(shí)現(xiàn)比較簡(jiǎn)單，不涉及復(fù)雜的相參運(yùn)算，占用的資源也 非常少，具有設(shè)置簡(jiǎn)單靈活，轉(zhuǎn)發(fā)比可任意設(shè)置、性能穩(wěn)定、設(shè)計(jì)簡(jiǎn)單可靠等技術(shù)特點(diǎn)，可在FPGA、CPLD、DSP等硬件平臺(tái)上實(shí)現(xiàn)，通過(guò)配置軟件可適應(yīng)不同的轉(zhuǎn)發(fā)比要求，擺脫了以往模擬相參、數(shù)字設(shè)計(jì)等方式的局限性，有利于應(yīng)答機(jī)的通用化、綜合化設(shè)計(jì)的相參轉(zhuǎn)發(fā)。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本方法作進(jìn)一步說(shuō)明。圖I是本發(fā)明任意轉(zhuǎn)發(fā)比相參轉(zhuǎn)發(fā)的原理示意框圖。圖2是本發(fā)明相參支路相參DCO實(shí)現(xiàn)示意圖。
具體實(shí)施例方式參閱圖I。在所描述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)中，輸入的模擬信號(hào)的通過(guò)模數(shù)轉(zhuǎn)換器A/D變換，將轉(zhuǎn)換為的數(shù)字信號(hào)送入一個(gè)由鑒相器相連環(huán)路濾波器和環(huán)路DCO組成的數(shù)字鎖相環(huán)DPLL對(duì)輸入載波信號(hào)進(jìn)行捕獲和鎖定，DPLL是一種相位反饋控制系統(tǒng)。它根據(jù)輸入信號(hào)與本地載波信號(hào)之間的相位誤差，對(duì)本地估算時(shí)鐘的相位進(jìn)行連續(xù)不斷的反饋調(diào)節(jié)，使本地載波信號(hào)相位跟蹤輸入信號(hào)相位。DPLL通常有三個(gè)組成模塊數(shù)字鑒相器(DB))、數(shù)字環(huán)路濾波器(DLF)、數(shù)控振蕩器(DCO)。數(shù)字鑒相器DPD由乘法器和低通濾波器構(gòu)成，乘法器對(duì)輸入信號(hào)和DCO的輸出信號(hào)進(jìn)行乘法運(yùn)算，通過(guò)濾波器濾除高次分量，濾波后的誤差信號(hào)作為數(shù)字環(huán)路濾波器DLF的輸入，數(shù)字環(huán)路濾波器DLF由與加法器相連的直連通道和累加通道組成，直連通道和累加通道分別連有一個(gè)乘法器，通過(guò)乘法器系數(shù)的調(diào)節(jié)實(shí)現(xiàn)不同帶寬的環(huán)路濾波器。環(huán)路濾波器對(duì)輸入的誤差信號(hào)進(jìn)行處理后輸出頻率誤差控制信號(hào)，頻率誤差控制信號(hào)輸出至數(shù)控振蕩器DC0。數(shù)控振蕩器DCO采用DDS原理由相位累加器以及與累加器輸入端相連的加法器，加法器的輸入端分別連接頻率控制字寄存器和環(huán)路濾波器的輸出，相位累加器的輸出端連接相位/幅度轉(zhuǎn)換器組成。在本實(shí)例中，輸入信號(hào)與環(huán)路DCO產(chǎn)生的本地信號(hào)通過(guò)鑒相進(jìn)行鑒相后，由環(huán)路濾波器產(chǎn)生誤差控制信號(hào)并轉(zhuǎn)化為頻率控制誤差信號(hào)與設(shè)定的中心頻率控制字相加作為環(huán)路DCO的頻率控制字，對(duì)環(huán)路DCO的輸出頻率進(jìn)行調(diào)整，實(shí)現(xiàn)環(huán)路DCO輸出頻率的閉環(huán)控制。當(dāng)數(shù)字鎖相環(huán)鎖定后，環(huán)路DCO的輸出頻率與輸入頻率完全相同；同時(shí)，與環(huán)路DCO輸入頻率控制字相連有一個(gè)相參DC0,用于輸出相參信號(hào)的產(chǎn)生,相參DCO中的相參相位累加溢出值受相參相位累加器位數(shù)N和相參轉(zhuǎn)發(fā)比P的控制為2N/ P，當(dāng)環(huán)路DCO的頻率控制字發(fā)生變化時(shí)，相參DCO的輸出頻率也隨著頻率控制字的變化而改變，達(dá)到輸入輸出頻率fout= P fin相參的目的，相參DCO的輸出頻率經(jīng)過(guò)D/A變換后獲得相參的模擬信號(hào)。參閱圖2。本發(fā)明的核心是圖I中相參DCO的實(shí)現(xiàn)，相參DCO包括，相連于相位累加器輸入端的頻率控制字寄存器和相連相位累加器輸出端將相參輸出的相位/幅度轉(zhuǎn)換器，還包括相連于相位累加器與相位/幅度轉(zhuǎn)換器兩者接點(diǎn)的減法器和相連減法器輸入端的相位累加器溢出值寄存器，以及相連于所述減法器輸出端與所述相位累加器輸入端之間的判決邏輯器。相參DCO的工作過(guò)程為相位累加器以頻率控制字為增量進(jìn)行累加，同時(shí)把相位
累加器的輸出值與相位累加器溢出值寄存器保存的溢出值2N/P通過(guò)減法器進(jìn)行相減運(yùn)算，并把相減的結(jié)果通過(guò)判決邏輯器進(jìn)行判決，如果不夠減相位累加器的值直接輸出，夠減則把相減的余量作為相位累加器的輸出值，實(shí)現(xiàn)相位累加器以寄存器保存的溢出值為模進(jìn)行的累加運(yùn)算，并將相位累加器的輸出值通過(guò)相位/幅度轉(zhuǎn)換后輸出。以上所述的僅是本發(fā)明的優(yōu)選實(shí)施實(shí)例。應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以作出若干變形和改進(jìn)，這些變更和改變應(yīng)視為
屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于包括如下步驟將輸入的模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器A/D變換的數(shù)字信號(hào)送入一個(gè)由鑒相器相連環(huán)路濾波器和環(huán)路DCO組成的數(shù)字鎖相環(huán)DPLL，對(duì)輸入載波信號(hào)進(jìn)行捕獲和鎖定，輸入信號(hào)與環(huán)路DCO產(chǎn)生的本地信號(hào)通過(guò)鑒相進(jìn)行鑒相后，由環(huán)路濾波器產(chǎn)生誤差控制信號(hào)，將其轉(zhuǎn)化為環(huán)路DCO的頻率控制誤差信號(hào)，并與設(shè)定的中心頻率控制字相加，作為環(huán)路DCO的頻率控制字，對(duì)環(huán)路DCO的輸出頻率進(jìn)行調(diào)整，實(shí)現(xiàn)環(huán)路DCO輸出頻率的閉環(huán)控制，當(dāng)DPLL鎖定后，環(huán)路DCO的輸出頻率fout與輸入頻率fin完全相同，同時(shí)與環(huán)路DCO輸入頻率控制字相連一個(gè)相參DC0，用于輸出相參信號(hào)的產(chǎn)生，相參DCO中的相參相位累加溢出值受相參相位累加器位數(shù)N和相參轉(zhuǎn)發(fā)比P的控制，變?yōu)?N/P，當(dāng)環(huán)路DCO的頻率控制字發(fā)生變化時(shí)，相參DCO的輸出頻率也隨著頻率控制字的變化而改變，再通過(guò)數(shù)模轉(zhuǎn)換器D/A變換，將數(shù)字相參信號(hào)轉(zhuǎn)換為模擬相參信號(hào)，實(shí)現(xiàn)輸出頻率與輸入頻率的相參Jrat=P fin°
2.如權(quán)利要求I所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，DPLL是一種相位反饋控制系統(tǒng)，它根據(jù)輸入信號(hào)與本地載波信號(hào)之間的相位誤差，對(duì)本地估算時(shí)鐘的相位進(jìn)行連續(xù)不斷的反饋調(diào)節(jié)，使本地載波信號(hào)相位跟蹤輸入信號(hào)相位。
3.如權(quán)利要求I所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，DPLL有三個(gè)組成模塊數(shù)字鑒相器DPD、數(shù)字環(huán)路濾波器DLF、數(shù)控振蕩器DC0。
4.如權(quán)利要求3所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，數(shù)字鑒相器DH)由乘法器和低通濾波器構(gòu)成，乘法器對(duì)輸入信號(hào)和DCO的輸出信號(hào)進(jìn)行乘法運(yùn)算，通過(guò)濾波器濾除高次分量，濾波后的誤差信號(hào)作為數(shù)字環(huán)路濾波器DLF的輸入。
5.如權(quán)利要求3所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，數(shù)字環(huán)路濾波器DLF由與加法器相連的直連通道和累加通道組成，直連通道和累加通道又分別連有一個(gè)乘法器，通過(guò)乘法器系數(shù)的調(diào)節(jié)實(shí)現(xiàn)不同帶寬的環(huán)路濾波器。
6.如權(quán)利要求3所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，數(shù)字環(huán)路濾波器對(duì)輸入的誤差信號(hào)進(jìn)行處理后輸出頻率誤差控制信號(hào)，頻率誤差控制信號(hào)輸出至數(shù)控振蕩器 DC0。
7.如權(quán)利要求3所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，數(shù)控振蕩器DCO采用DDS原理由相位累加器以及與累加器輸入端相連的加法器，加法器的輸入端分別連接頻率控制字寄存器和環(huán)路濾波器的輸出，相位累加器的輸出端連接相位/幅度轉(zhuǎn)換器組成。
8.如權(quán)利要求I所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，相參DCO包括，相連于相位累加器輸入端的頻率控制字寄存器和相連相位累加器輸出端將相參輸出的相位/幅度轉(zhuǎn)換器，還包括相連于相位累加器與相位/幅度轉(zhuǎn)換器兩者接點(diǎn)的減法器和相連減法器輸入端的相位累加器溢出值寄存器，以及相連于所述減法器輸出端與所述相位累加器輸入端之間的判決邏輯器。
9.如權(quán)利要求8所述的任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，其特征在于，相位累加器以頻率控制字為增量進(jìn)行累加，同時(shí)把相位累加器的輸出值與相位累加器溢出值寄存器保存的溢出值2N/ P通過(guò)減法器進(jìn)行相減運(yùn)算，并把相減的結(jié)果通過(guò)判決邏輯器進(jìn)行判決，如果不夠減相位累加器的值直接輸出，夠減則把相減的余量作為相位累加器的輸出值，實(shí)現(xiàn)相位累加器以寄存器保存的溢出值為模進(jìn)行的累加運(yùn)算，并將相位累加器的輸出值通過(guò)相位/幅度轉(zhuǎn)換后輸出。
全文摘要
本發(fā)明提出的一種任意轉(zhuǎn)發(fā)比數(shù)字相參轉(zhuǎn)發(fā)方法，旨在提供一種可在FPGA、CPLD、DSP等硬件平臺(tái)上實(shí)現(xiàn)，具有轉(zhuǎn)發(fā)比可任意設(shè)置、性能穩(wěn)定、設(shè)計(jì)簡(jiǎn)單可靠，在數(shù)字化應(yīng)答機(jī)中輸出輸入頻率滿(mǎn)足一定轉(zhuǎn)發(fā)比關(guān)系的方法。本發(fā)明通過(guò)下述技術(shù)方案實(shí)現(xiàn)輸入信號(hào)與環(huán)路DCO產(chǎn)生的本地信號(hào)通過(guò)鑒相器和環(huán)路濾波器后產(chǎn)生誤差控制信號(hào)，并與中心頻率控制字相加，作為環(huán)路DCO的頻率控制字，實(shí)現(xiàn)環(huán)路的閉環(huán)控制，當(dāng)環(huán)路鎖定后環(huán)路DCO的頻率與fin相同；相參DCO中的相參相位累加溢出值受相參相位累加器位數(shù)N和轉(zhuǎn)發(fā)比ρ的控制變?yōu)?N/ρ，在環(huán)路DCO同一頻率控制字的控制下實(shí)現(xiàn)輸出頻率的相參fout=ρfin。
文檔編號(hào)H03L7/085GK102916692SQ20121041833
公開(kāi)日2013年2月6日 申請(qǐng)日期2012年10月28日 優(yōu)先權(quán)日2012年10月28日
發(fā)明者周林, 李軍, 陳霞, 黃成方, 趙燕 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第十研究所