專利名稱：采樣的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對(duì)輸入信號(hào)進(jìn)行采樣的電路和方法，例如用于對(duì)輸入模擬信號(hào)進(jìn)行采樣的電路和方法。尤其但非唯一地，本發(fā)明涉及模擬到數(shù)字電路和方法。
背景技術(shù)：
用于實(shí)現(xiàn)模擬到數(shù)字轉(zhuǎn)換器(ADC)的體系結(jié)構(gòu)一般屬于三種類別中的一種，即低到中速(例如，積分和過(guò)采樣ADC)、中速(例如，算術(shù)ADC)、以及高速(例如，時(shí)間交織 (time-1nterleaved) ADC)。通常，隨著ADC的速度提高,會(huì)發(fā)現(xiàn)其精度下降。
時(shí)間交織ADC所基于的主要思想是通過(guò)并行操作許多子ADC來(lái)獲得甚高速模擬到數(shù)字轉(zhuǎn)換。已知的時(shí)間交織ADC的示例在W. C. Black, Jr.和D. A. Hodges所著的 “Time-1nterleaved Converter Arrays，，, IEEE Journal of Solid-State Circuits,第 15 卷，第 1022 至 1029 頁(yè)，1980 年 12 月和 K. Poulton, J. J. Corcoran 和 T. Hornak 所著的 “A1-GHz 6-bit ADC System”，IEEE Journal of Solid-State Circuits,第 22 卷，第 962 至 970頁(yè)，1987年12月中公開(kāi)。
圖1是大體上可被認(rèn)為等同于以上引用的已知示例的時(shí)間交織ADC I的示意圖。 ADC I包括第一采樣和保持(S/Η)電路2、四個(gè)第二 S/Η電路4、四個(gè)N位ADC 6和一數(shù)字復(fù)用器8。
第一 S/Η電路2受時(shí)鐘Θ ^控制，第二 S/Η電路4受時(shí)鐘Θ i至Θ 4控制。時(shí)鐘Θ ^ 是時(shí)鐘91至04的4倍那么 快，并且時(shí)鐘01至θ4相對(duì)于彼此有延遲，延遲量為時(shí)鐘Qtl 的周期。因此，ADC 6依次接收以時(shí)鐘Qtl的速率采樣的輸入信號(hào)Vin的樣本，從而一個(gè)ADC 6接收的樣本與另一個(gè)ADC 6接收的樣本時(shí)間交織。此方法的益處在于，四個(gè)ADC 6可以按輸入采樣頻率的速率的四分之一來(lái)操作。
ADC 6的數(shù)字輸出在數(shù)字復(fù)用器8中被復(fù)用在一起,并且被輸出作為表不輸入到第一 S/Η電路2中的原始模擬輸入信號(hào)Vin的數(shù)字信號(hào)。
很明顯，第一 S/Η電路2是關(guān)鍵的(因?yàn)槠浔仨毦哂械牟僮黝l率)，而在四個(gè)第二 S/ H電路4中有可能容忍相當(dāng)大的抖動(dòng)(相位噪聲)，因?yàn)榇藭r(shí)已經(jīng)取得樣本了。結(jié)果，第一 S/ H電路2有時(shí)以離娃(off-silicon)的方式實(shí)現(xiàn)，以便獲得更高的性能,例如使用GaAs技術(shù)來(lái)實(shí)現(xiàn)。
在Peter Schvan 等人所著的 “A 24GS/s 6b ADC in 90nm CMOS”，ISSCC 2008， Session 30，Data-Converter Techniques，30. 3，2008IEEE International Solid-State Circuits Conference，第544、545和634頁(yè)中公開(kāi)了一種改進(jìn)的時(shí)間交織ADC0圖2是大體上可被認(rèn)為等同于該ISSCC論文中公開(kāi)的ADC的時(shí)間交織ADC 10的示意圖。
ADC 10包括四個(gè)跟蹤和保持(T/Η)電路、四個(gè)ADC庫(kù)(ADCbank) 14、四個(gè)解復(fù)用器16、以及一數(shù)字復(fù)用器18。ADC 10的整體體系結(jié)構(gòu)與ADC I的相當(dāng)。這樣，T/H電路12以時(shí)間交織方式、按整體采樣頻率的四分之一操作。ADC庫(kù)14被用于將接收到的樣本轉(zhuǎn)換成數(shù)字信號(hào)。ADC庫(kù)14可各自包括多個(gè)時(shí)間交織子ADC電路，以使得這些ADC電路能夠以比T/H電路12更低的速率操作，從而把每個(gè)傳入信號(hào)解復(fù)用為多個(gè)輸出信號(hào)。解復(fù)用器16可進(jìn)行進(jìn)一步的解復(fù)用。解復(fù)用器16的數(shù)字輸出最終在數(shù)字復(fù)用器18中被復(fù)用在一起，并且被輸出作為表示被輸入到T/H電路12中的原始模擬輸入信號(hào)Vin的數(shù)字信號(hào)。因此將會(huì)明了，現(xiàn)有的用于諸如圖2的ADC 10之類的超高速ADC的體系結(jié)構(gòu)是交織的T/H電路的陣列，用于取得初始樣本，其后是解復(fù)用/采樣和保持電路，這些電路驅(qū)動(dòng)低速子ADC陣列。這種現(xiàn)有的ADC電路是電壓模式電路。該體系結(jié)構(gòu)的一個(gè)問(wèn)題是它尤其難以(甚至不可能)獲得不同的前端T/H通道之間的增益和偏離(采樣時(shí)間)匹配、不同的解復(fù)用器/采樣和保持通道之間的增益匹配、以及子ADC之間的增益/線性度/偏移量匹配。任何失配在頻域中表現(xiàn)為尖刺和鏡像，在時(shí)域中表現(xiàn)為固定式樣噪聲。即使能夠提供某種修整采樣延遲的手段，測(cè)量這些延遲誤差仍然是困難的，因?yàn)檫@些誤差太小了，以至于無(wú)法直接測(cè)量。另一個(gè)問(wèn)題在于從前端T/H電路實(shí)現(xiàn)足夠的速度和線性度，因?yàn)檫@些需要非常高的帶寬和低失真。問(wèn)題不僅在于靜態(tài)線性度，還在于采樣開(kāi)關(guān)中的動(dòng)態(tài)線性度，因?yàn)槿魏我蕾囉谛盘?hào)的開(kāi)關(guān)延遲都會(huì)在高頻輸入信號(hào)上引入失真。另一個(gè)主要問(wèn)題是，為了在采樣門(mén)中獲得高速度、低電容和更低功率，必須使用非常小的器件，這意味著隨機(jī)失配非常大并且難以補(bǔ)償。因此很難在高頻下獲得良好的輸入匹配，并且存在相當(dāng)大的依賴于信號(hào)的開(kāi)關(guān)回掃，這會(huì)導(dǎo)致失真。為了幫助理解所涉及的設(shè)計(jì)困難，對(duì)于20GHz的輸入信號(hào)，為了維持6位的ENOB(有效位數(shù))，T/H采樣時(shí)間需要被交織到理想樣本實(shí)例的0.1ps精度內(nèi)。這是無(wú)法通過(guò)設(shè)計(jì)來(lái)實(shí)現(xiàn)的，因此需要校準(zhǔn)。然而，無(wú)法例如通過(guò)測(cè)量時(shí)鐘-延遲差異來(lái)以足夠的精度直接測(cè)量時(shí)間，從而一般需要施加校準(zhǔn)信號(hào)，以便能夠通過(guò)最小化FFT尖刺來(lái)(以非常小的步長(zhǎng))調(diào)節(jié)定時(shí)。即使能夠做到這一點(diǎn)，生成并分布多個(gè)高速采樣時(shí)鐘并且提供精細(xì)的延遲時(shí)間調(diào)整也是很困難的并且消耗大量功率。為了更好地理解，將更詳細(xì)地考慮在諸如圖2的ADC 10之類的現(xiàn)有的時(shí)間交織ADC中的以上問(wèn)題。圖3是可用于ADC 10的T/H電路12中的電路20的示意圖。電路20包括電阻21、晶體管22、時(shí)鐘緩沖器24、信號(hào)緩沖器26、以及電容器28。通常，模擬輸入電壓Vin通過(guò)在時(shí)鐘信號(hào)CLK的控制下通過(guò)晶體管22而被采樣，并且這個(gè)采樣的電壓被臨時(shí)存儲(chǔ)在電容器28中，然后經(jīng)由緩沖器26被電路的其余部分使用。想要在高采樣率下操作這種電路的愿望對(duì)其操作施加了相當(dāng)大的壓力。例如，為了在希望的56GS/s的采樣率下操作，時(shí)鐘脈沖的寬度需要大約為17ps (如圖3所示)。這種快速操作還使得小晶體管22 (例如，具有小于I平方微米的柵極面積)和小電容器28 (例如，具有大約幾fF的電容C)成為必要。在這樣小的尺寸下，在ADC的不同采樣電路20之間晶體管22中(例如，寄生電容和導(dǎo)通電阻Rw中)和電容器28中的失配變得相當(dāng)大。
另外，電阻21—般被提供來(lái)給出希望的輸入阻抗(例如，50 Ω)，并且為了維持良好的輸入匹配，電容器28的阻抗在所關(guān)注頻率下必須遠(yuǎn)高于電阻21的阻抗(例如是其10 倍)。例如，在20GHz下，對(duì)于500 Ω的阻抗，電容器28可能需要具有16fF區(qū)域中的電容。 在如此微小的尺寸下，T/Η電路的電容器28之間的失配可能是非常大的。
另外,在這種高時(shí)鐘速率下，回轉(zhuǎn)率(slew rate)變得相當(dāng)大。圖4是一時(shí)鐘信號(hào)在從其高電平Vdd (數(shù)字“I”)下降到其低電平Vss (數(shù)字“O”)時(shí)的放大圖。圖4中還示出了在最大和最小信號(hào)值之間波動(dòng)的示例性輸入信號(hào)VIN。雖然圖4中的信號(hào)沒(méi)有按比例示出，但是應(yīng)當(dāng)明了，在信號(hào)Vin的可能輸入值的范圍中(最大、中點(diǎn)和最小值由黑點(diǎn)指示)，可能存在時(shí)鐘信號(hào)CLK的下述值的相應(yīng)范圍(同樣，相應(yīng)的最大、中間和最小的這種值由黑點(diǎn)指示)晶體管22在這些值處將會(huì)開(kāi)關(guān)。這是因?yàn)榫w管的開(kāi)關(guān)點(diǎn)依賴于柵極-源極電壓 Vgs,而Ves依賴于VM_VIN。時(shí)鐘信號(hào)CLK值的這個(gè)范圍導(dǎo)致了開(kāi)關(guān)定時(shí)誤差Λ T的依賴于輸入信號(hào)(Vin)的范圍,如圖4所示。
圖5是可用于進(jìn)一步理解這種與回轉(zhuǎn)率相關(guān)并且依賴于輸入的定時(shí)誤差的影響的示圖。時(shí)鐘信號(hào)CLK被示為理想正弦波，另外還有對(duì)其下降緣處的時(shí)鐘偏離的示意性指示(下降緣被認(rèn)為是關(guān)鍵的，從而為了簡(jiǎn)單，沒(méi)有指示出上升緣上的偏離)。
沿著圖5的下半部分中示出的輸入信號(hào)(Vin)波形，黑點(diǎn)表示與以上時(shí)鐘波形中的時(shí)鐘下降緣相對(duì)應(yīng)的期望樣本點(diǎn)。然而，通過(guò)與圖4比較將會(huì)明了，假定電路被設(shè)計(jì)為當(dāng)輸入信號(hào)Vin處于其范圍的中點(diǎn)時(shí)正確地取得樣本，則當(dāng)Vin處于其范圍的正一半中時(shí)所取得的樣本將會(huì)被提早取得，提早量為依賴于輸入信號(hào)的量，而相反，當(dāng)Vin處于其范圍的負(fù)一半中時(shí)所取得的樣本將會(huì)被推遲取得，推遲量同樣是依賴于輸入信號(hào)的量。時(shí)鐘偏離、相位噪聲(抖動(dòng))、幅度噪聲以及晶體管和電容器的失配使這些問(wèn)題更復(fù)雜，從而導(dǎo)致了最終的 ADC輸出中的高失真，即低ENOB。
這種失配以及這種時(shí)鐘回轉(zhuǎn)、偏離和抖動(dòng)的影響可以被總結(jié)為導(dǎo)致延遲失配 (主要由時(shí)鐘生成和采樣電路導(dǎo)致)、增益失配(主要由采樣和解復(fù)用電路導(dǎo)致)、以及滾降 (roll-off)或帶寬失配(同樣，主要由采樣和解復(fù)用電路導(dǎo)致)。
圖6是指示出增益失配G和滾降失配R的影響的頻率響應(yīng)圖。這種失配可能意味著ADC的整體頻率響應(yīng)不可預(yù)測(cè)。·
圖2的ADC體系結(jié)構(gòu)的另一個(gè)問(wèn)題涉及校準(zhǔn)的問(wèn)題。在理論上是不可能向ADC施加已知的測(cè)試信號(hào)并考查ADC的輸出以幫助校準(zhǔn)的。例如可通過(guò)執(zhí)行FFT并隨后考查所得到的頻率響應(yīng)來(lái)考查輸出信號(hào)。例如，注意到希望的56GS/s ADC，圖7在其上半部分中示出了在給定56GHz的整體ADC采樣頻率、因此給定28GHz的整體ADC奈奎斯特頻率的情況下的示例性理想輸出FFT蹤跡。對(duì)于此示例，假定四路采樣器交織，其中每個(gè)采樣器在14GHz 的采樣頻率(即，56GHz的四分之一)下操作。
假定在沒(méi)有任何其他信號(hào)的情況下將IGHz的測(cè)試信號(hào)施加到ADC的輸入。圖7 的上半部圖中可以看到IGHz下的蹤跡，及其關(guān)于14、28、42和56GHz頻率的鏡像，這是預(yù)期到的。
從而，在理論上，可通過(guò)施加測(cè)試信號(hào)并且執(zhí)行校準(zhǔn)以實(shí)現(xiàn)希望的頻率響應(yīng)來(lái)執(zhí)行校準(zhǔn)。然而，F(xiàn)FT處理就處理時(shí)間、功率消耗和復(fù)雜度而言是代價(jià)高昂的。另外，在操作期間，采樣電路不接收具有如圖7的上半部圖中那樣的簡(jiǎn)單頻率響應(yīng)的信號(hào)。取而代之，操作期間的輸入信號(hào)將具有如圖7的下半部圖中所示的頻譜。在操作期間執(zhí)行校準(zhǔn)因而可能會(huì)極為復(fù)雜，從而迫使在ADC離線期間執(zhí)行校準(zhǔn)。不希望為執(zhí)行校準(zhǔn)需要使ADC(例如正用于以太網(wǎng)連接中)離線。L. Richard Carley 和 Tamal Muckher jee 所著的論文 “High-Speed Low-PowerIntegrating CMOS Samp I e-and-Ho I d Amplifier Architecture，，，IEEE1995CustomIntegrated Circuits Conference,第543至546頁(yè)公開(kāi)了一種用于米樣和保持(S&H)放大器的“電流模式”采樣體系結(jié)構(gòu)，其使得由于采樣時(shí)鐘抖動(dòng)和孔徑時(shí)間導(dǎo)致的誤差減小。這些減小的誤差使得與具有相同采樣率的傳統(tǒng)“電壓模式” S&H相比，功率可以降低。該采樣器使用開(kāi)關(guān)邏輯電平時(shí)鐘來(lái)驅(qū)動(dòng)電路，以試圖得到“方形的”理想采樣脈沖。它還使用跨導(dǎo)級(jí)來(lái)執(zhí)行V-1轉(zhuǎn)換，這導(dǎo)致電路遭遇噪聲和失真。跨導(dǎo)門(mén)的輸入阻抗是電容性的，這意味著電路的輸入匹配性能較差。希望解決上述問(wèn)題中的一個(gè)或多個(gè)。希望提供能夠?qū)崿F(xiàn)失真性能改善、功率消耗降低、電路尺寸減小和采樣率提高中的一個(gè)或多個(gè)的采樣和模擬到數(shù)字轉(zhuǎn)換電路、方法和技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明第一方面的一實(shí)施例，提供了用于對(duì)電流信號(hào)進(jìn)行米樣的電流模式電路，該電路包括第一節(jié)點(diǎn)，被配置為被施加以電流信號(hào)；X個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)；以及導(dǎo)引裝置，用于控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包，其中X是大于或等于3的整數(shù)；并且導(dǎo)引裝置包括控制信號(hào)生成裝置，被配置為生成X個(gè)時(shí)間交織正弦型控制信號(hào)；以及開(kāi)關(guān)裝置，沿著所述路徑分布并被配置為依據(jù)X個(gè)正弦型控制信號(hào)來(lái)執(zhí)行這種控制。本發(fā)明的實(shí)施例基于電流亦即在電流域中執(zhí)行采樣。即，在本發(fā)明的實(shí)施例中，信號(hào)中存儲(chǔ)的任何信息內(nèi)容都是由這些信號(hào)的電流電平來(lái)表示的。在這種電路的操作中，電流是獨(dú)立變量，而電壓是依賴于電流的；電流是原因，而電壓是效果。這種實(shí)施例可被結(jié)合到電壓模式電路中或者與電壓模式電路結(jié)合使用。當(dāng)X個(gè)(其中X > 3)路徑被利用相應(yīng)的X個(gè)時(shí)間交織控制信號(hào)來(lái)加以控制時(shí)，可能會(huì)認(rèn)為使用開(kāi)關(guān)邏輯電平時(shí)鐘信號(hào)來(lái)作為這些控制信號(hào)是適當(dāng)?shù)?注意到先前考慮的電路)。這種時(shí)鐘信號(hào)例如可被認(rèn)為是硬開(kāi)關(guān)式時(shí)鐘信號(hào)或者方波型時(shí)鐘信號(hào)。在此情況下，可能必須使用各自具有100/x%占空因數(shù)的時(shí)鐘信號(hào)來(lái)實(shí)現(xiàn)所要求的100/X%占空因數(shù)的脈沖，以控制X個(gè)路徑。例如，當(dāng)X=4時(shí)，可能必須使用各自具有25%占空因數(shù)的時(shí)鐘信號(hào)來(lái)實(shí)現(xiàn)所要求的25%占空因數(shù)的脈沖，以控制這四個(gè)路徑。對(duì)這種控制信號(hào)的使用可能意味著，在高頻下(例如，在IOGHz以上時(shí))是很難甚至不可能使用電路的。與之不同，在本發(fā)明的本方面的實(shí)施例中，X個(gè)時(shí)間交織控制信號(hào)是正弦型控制信號(hào)。結(jié)果，可以提供100/x%占空因數(shù)的脈沖來(lái)控制X個(gè)路徑，但是每個(gè)控制信號(hào)本身具有通常有50%占空因數(shù)的形狀(正弦型信號(hào)天生就是如此)。例如，當(dāng)X=4時(shí)，可以使用各自具有50%占空因數(shù)的4個(gè)時(shí)間交織正弦型控制信號(hào)來(lái)形成25%占空因數(shù)的脈沖，以控制這四個(gè)路徑。通過(guò)使用正弦型控制信號(hào)，控制信號(hào)生成的壓力放松了，這在考慮高頻操作時(shí)尤為有利。在特定的操作頻率(例如采樣率，采樣率可能是生成這種電荷包的速率)下，方波型開(kāi) 關(guān)邏輯電平時(shí)鐘信號(hào)與本方面的正弦型控制信號(hào)相比要求高得多的頻率成分。換句話說(shuō)， 在控制信號(hào)的特定基頻下，正弦型信號(hào)(例如，升余弦信號(hào))具有較低的回轉(zhuǎn)率，并且是僅有 的只具有基頻處的內(nèi)容的信號(hào)。
以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的 特征結(jié)合提供。
控制信號(hào)可大體上是升余弦信號(hào)。例如，信號(hào)的形狀可能只需要在信號(hào)的上部接 近于理想升余弦信號(hào)的形狀?？刂菩盘?hào)可以被相對(duì)于彼此基本上均等地時(shí)間交織。
在一種有利的實(shí)施例中，X可等于4。這樣例如可使得能夠很容易地與四相VCO(控 制信號(hào)的一種便利的生成器)相兼容。
導(dǎo)引裝置可被配置為使得X個(gè)路徑中的每一個(gè)被所述X個(gè)控制信號(hào)中不同的一個(gè) 所控制。例如，導(dǎo)引裝置可被配置為使得X個(gè)路徑中的每一個(gè)在其控制信號(hào)處于其最大值 或在其最大值附近時(shí)基本上是導(dǎo)通的，而在其控制信號(hào)處于其最小值或在其最小值附近時(shí) 基本上是不導(dǎo)通的。導(dǎo)引裝置可被配置為使得當(dāng)所述控制信號(hào)中的兩個(gè)具有相同的值時(shí)， 其相應(yīng)的路徑具有基本上相同水平的導(dǎo)通。
開(kāi)關(guān)裝置可包括每個(gè)路徑的晶體管，并且對(duì)于每個(gè)路徑，有關(guān)晶體管的連接方式 可使得其溝道形成該路徑的一部分并且其被該路徑的控制信號(hào)所控制。這可以提供一種便 利的控制路徑的導(dǎo)通性的方式。晶體管可以是具有柵極端的M0SFET，并且對(duì)于每個(gè)路徑，有 關(guān)晶體管的柵極端可被連接來(lái)接收該路徑的控制信號(hào)。
電路還可包括能夠操作來(lái)接收輸入電壓信號(hào)的輸入節(jié)點(diǎn)，以及連接在輸入節(jié)點(diǎn)和 第一節(jié)點(diǎn)之間的轉(zhuǎn)換裝置，用于將輸入電壓信號(hào)轉(zhuǎn)換成電流信號(hào)，該轉(zhuǎn)換裝置被配置為包 括用于執(zhí)行轉(zhuǎn)換的電阻的無(wú)源電路。這可有利地使得電路能夠被提供以電壓信號(hào)(這是一 種更便利的輸入信號(hào))，盡管電路是在電流模式中操作的。
當(dāng)為了將所提供的輸入電壓信號(hào)轉(zhuǎn)換成所要求的電流信號(hào)而執(zhí)行V-1轉(zhuǎn)換時(shí)，可 能認(rèn)為使用跨導(dǎo)級(jí)(即，有源的V-1轉(zhuǎn)換電路)是適當(dāng)?shù)?注意到先前考慮的電路)?？鐚?dǎo)級(jí) 可用于提供真實(shí)的V-1轉(zhuǎn)換，例如即使在要被施加以電流信號(hào)的節(jié)點(diǎn)處存在電壓起伏的情 況下也是如此。然而，這種跨導(dǎo)級(jí)的輸入阻抗往往是電容性的(跨導(dǎo)門(mén))，因此在其操作中具 有帶寬限度。因此，對(duì)這種跨導(dǎo)的使用在高頻下(例如，在IOGHz以上時(shí))可能是很有問(wèn)題 的。在高頻下，這種跨導(dǎo)級(jí)可能成為一個(gè)重大的噪聲和失真成因，并且它還可能變得非常難 以實(shí)現(xiàn)令人滿意的輸入匹配。
在本發(fā)明的本方面的實(shí)施例中，作為無(wú)源轉(zhuǎn)換裝置的一部分，在輸入節(jié)點(diǎn)和第一 節(jié)點(diǎn)之間設(shè)置了電阻，以將輸入電壓信號(hào)轉(zhuǎn)換成電流信號(hào)。這與上述的認(rèn)為使用有源跨導(dǎo) 級(jí)適當(dāng)?shù)南惹跋敕ㄐ纬蓪?duì)照。這種無(wú)源轉(zhuǎn)換裝置可被配置為具有電阻性輸入阻抗，并且因 此本方面的無(wú)源V-1轉(zhuǎn)換級(jí)可被用在非常高的頻率下，而不會(huì)造成重大的噪聲或失真，因 為能夠?qū)崿F(xiàn)恒定的輸入阻抗。在本方面的實(shí)際實(shí)施例中，已經(jīng)發(fā)現(xiàn)，第一節(jié)點(diǎn)處的電壓起伏 足夠地小，使得仍然允許實(shí)現(xiàn)充分高程度的線性。
轉(zhuǎn)換裝置可包括電阻器網(wǎng)絡(luò)，該電阻器網(wǎng)絡(luò)具有所述電阻并且被配置為使得輸入 節(jié)點(diǎn)隨著頻率變化具有基本恒定的輸入阻抗。第一節(jié)點(diǎn)可具有電容性輸入阻抗(例如由該 節(jié)點(diǎn)上的寄生電容引起)，并且該網(wǎng)絡(luò)可包括被配置為針對(duì)第一節(jié)點(diǎn)處的電容性輸入阻抗進(jìn)行補(bǔ)償?shù)碾姼小Ｔ摼W(wǎng)絡(luò)可被配置為使得所述第一節(jié)點(diǎn)處的電壓波動(dòng)對(duì)將輸入電壓信號(hào)轉(zhuǎn)換成電流信號(hào)的轉(zhuǎn)換的影響被按比例減小。例如，該網(wǎng)絡(luò)可具有執(zhí)行這種按比例減小的電勢(shì)分配
器配置。電路可包括生成裝置，用于基于通過(guò)所述第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值。這種特性例如可以是包的峰值或者包的面積(即，構(gòu)成包的電荷的量)。這種樣本值例如可以是數(shù)字樣本值，這些數(shù)字樣本值可被輸出到數(shù)字信號(hào)處理器(DSP)或其他計(jì)算設(shè)備。電路可包括校準(zhǔn)裝置，該校準(zhǔn)裝置能夠操作來(lái)組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且依據(jù)所述(一個(gè)或多個(gè))組合樣本值來(lái)校準(zhǔn)電路的操作。隨著時(shí)間的流逝，從統(tǒng)計(jì)上而言，可以預(yù)期，通過(guò)第二節(jié)點(diǎn)中的一個(gè)的樣本值的組合(例如，平均值)可能與通過(guò)第二節(jié)點(diǎn)中的另一個(gè)的樣本值的這種組合相同。這假定了電流信號(hào)攜帶著信息信號(hào)，例如其值隨著時(shí)間的流逝而(偽隨機(jī)地)變化的典型數(shù)據(jù)信號(hào)。這還假定了電路正確地操作。因此，假定電流信號(hào)確實(shí)攜帶著這種信息信號(hào)，則如上所述的樣本值的組合之間或者組合與基準(zhǔn)值之間的任何差異都可能表征著電路操作的誤差，并且這種差異可被有利地用來(lái)控制電路的操作，以減小或消除這種誤差(即，校準(zhǔn)電路的操作)。因?yàn)檫@種校準(zhǔn)利用了“實(shí)際”樣本值，即在電路處于使用中時(shí)根據(jù)所施加的信息信號(hào)生成的樣本值，因此可以在電路處于實(shí)際使用中時(shí)執(zhí)行校準(zhǔn)，即無(wú)需為了執(zhí)行校準(zhǔn)而使其“下線”或“離線”。校準(zhǔn)裝置可能能夠操作來(lái)組合隨著時(shí)間的流逝一所述第二節(jié)點(diǎn)的樣本值以為該節(jié)點(diǎn)創(chuàng)建組合樣本值，并且依據(jù)在該組合樣本值和一基準(zhǔn)值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。這種組合例如可以是求和或取平均組合。校準(zhǔn)裝置可能能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)所述第二節(jié)點(diǎn)的樣本值以為該節(jié)點(diǎn)創(chuàng)建組合樣本值，并且組合隨著時(shí)間的流逝另一所述第二節(jié)點(diǎn)的樣本值以為該另一節(jié)點(diǎn)創(chuàng)建組合樣本值，并且依據(jù)在這些組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。校準(zhǔn)裝置可能能夠操作來(lái)對(duì)于每個(gè)所述第二節(jié)點(diǎn)，組合隨著時(shí)間的流逝該第二節(jié)點(diǎn)的樣本值以創(chuàng)建組合樣本值，并且依據(jù)在這些組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。這種比較例如可包括尋找這些組合樣本值之間的差異，并且對(duì)于所述第二節(jié)點(diǎn)的不同組合查看這些差異之間的關(guān)系。校準(zhǔn)裝置可能能夠操作來(lái)影響控制信號(hào)生成裝置和/或開(kāi)關(guān)裝置的操作，以執(zhí)行這種校準(zhǔn)。例如，校準(zhǔn)裝置可能能夠操作來(lái)對(duì)控制信號(hào)的相位和/或幅值進(jìn)行控制，以執(zhí)行所述校準(zhǔn)。在一個(gè)實(shí)施例中，導(dǎo)引裝置被配置為使得每個(gè)所述第二節(jié)點(diǎn)到第一節(jié)點(diǎn)的導(dǎo)通性連接受它的所述控制信號(hào)的控制；校準(zhǔn)裝置能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)候選的所述第二節(jié)點(diǎn)的樣本值以為該節(jié)點(diǎn)提供組合樣本值，并且組合隨著時(shí)間的流逝另一候選的所述第二節(jié)點(diǎn)的樣本值以為該另一節(jié)點(diǎn)提供組合樣本值；并且校準(zhǔn)裝置能夠操作來(lái)控制這些候選節(jié)點(diǎn)之一或兩者的控制信號(hào)的相位和/或幅值，以針對(duì)這些候選節(jié)點(diǎn)的組合樣本值之間的任何差異進(jìn)行補(bǔ)償。
作為另一示例，校準(zhǔn)裝置可能能夠操作來(lái)控制所述開(kāi)關(guān)裝置對(duì)所述控制信號(hào)的依 賴性，以執(zhí)行所述校準(zhǔn)。在一個(gè)實(shí)施例中，開(kāi)關(guān)裝置包括每個(gè)路徑的晶體管；對(duì)于每個(gè)路徑， 有關(guān)晶體管的連接方式使得其溝道形成該路徑的一部分并且使得其受該路徑的第二節(jié)點(diǎn) 的控制信號(hào)的控制；校準(zhǔn)裝置能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)候選的所述第二節(jié)點(diǎn)的 樣本值以為該節(jié)點(diǎn)提供組合樣本值，并且組合隨著時(shí)間的流逝另一候選的所述第二節(jié)點(diǎn)的 樣本值以為該另一節(jié)點(diǎn)提供組合樣本值；并且校準(zhǔn)裝置能夠操作來(lái)控制這些候選節(jié)點(diǎn)之一 或兩者的路徑上的晶體管的柵極和/或體電壓，以針對(duì)這些候選節(jié)點(diǎn)的組合樣本值之間的 任何差異進(jìn)行補(bǔ)償。
該電路可包括校準(zhǔn)裝置，該校準(zhǔn)裝置能夠操作來(lái)分析樣本值或樣本值中的一些并 且依據(jù)這種分析來(lái)校準(zhǔn)電路的操作。
在先前考慮的電路中，供開(kāi)關(guān)裝置使用的控制信號(hào)往往是具有快速時(shí)鐘邊緣的時(shí) 鐘信號(hào)，例如開(kāi)關(guān)邏輯電平時(shí)鐘信號(hào)，比如方波。這樣，開(kāi)關(guān)裝置的開(kāi)關(guān)操作對(duì)于開(kāi)關(guān)裝置 的不同開(kāi)關(guān)之間的失配和用于控制開(kāi)關(guān)裝置的不同控制信號(hào)之間的失配的影響不敏感或 者免疫。
與之不同，本發(fā)明的本方面的實(shí)施例使用了正弦型控制信號(hào)。正弦型信號(hào)的幅值 隨著時(shí)間的流逝從其最大值非常緩慢地變到其最小值。即，對(duì)于具有特定的基頻的控制信 號(hào)，正弦型信號(hào)具有較低的回轉(zhuǎn)率并且是僅有的只具有基頻處的內(nèi)容的信號(hào)。這樣，可以使 開(kāi)關(guān)裝置的開(kāi)關(guān)操作對(duì)開(kāi)關(guān)裝置的不同開(kāi)關(guān)之間的失配和用于控制開(kāi)關(guān)裝置的不同控制 信號(hào)之間的失配的敏感性達(dá)到最高限度。換句話說(shuō)，通過(guò)使用正弦型信號(hào)，可以使從失配的 變化到輸出樣本值的變化的增益達(dá)到最高限度。這種敏感性可以有利地用于校準(zhǔn)電路的操 作，以針對(duì)失配進(jìn)行補(bǔ)償。即，可以分析樣本值并基于該分析來(lái)校準(zhǔn)操作。
該電路可被配置為具有樹(shù)形結(jié)構(gòu)，其中第一節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的根節(jié)點(diǎn)；第二節(jié) 點(diǎn)是樹(shù)形結(jié)構(gòu)的第一層節(jié)點(diǎn)，其中每一個(gè)能夠直接地導(dǎo)通性地連接到根節(jié)點(diǎn)；該電路對(duì)于 每個(gè)第一層節(jié)點(diǎn)還包括樹(shù)形結(jié)構(gòu)的多個(gè)后續(xù)層節(jié)點(diǎn)，其中每一個(gè)能夠經(jīng)由它的所述第一層 節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到根節(jié)點(diǎn)；并且導(dǎo)引裝置能夠操作來(lái)控制根節(jié)點(diǎn) 和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所 述電流信號(hào)的不同電荷包。
通過(guò)按樹(shù)形結(jié)構(gòu)(具有根節(jié)點(diǎn)、第一層節(jié)點(diǎn)和對(duì)于每個(gè)第一層節(jié)點(diǎn)的后續(xù)層節(jié)點(diǎn)， 其中構(gòu)成開(kāi)關(guān)裝置的開(kāi)關(guān)沿著路徑分布在節(jié)點(diǎn)之間)布置節(jié)點(diǎn)，可以允許所執(zhí)行的開(kāi)關(guān)的 規(guī)格從一層到后續(xù)層相繼變得更放松。例如，假定從根節(jié)點(diǎn)到第一層節(jié)點(diǎn)的路徑被按次序 或順序循環(huán)經(jīng)過(guò)(為了傳送包)，并且假定有X個(gè)第一層節(jié)點(diǎn)，于是包通過(guò)第一層節(jié)點(diǎn)的速率 是包通過(guò)根節(jié)點(diǎn)的速率的ι/x。另外，將此示例擴(kuò)展到下一層節(jié)點(diǎn)(后續(xù)層節(jié)點(diǎn)的一部分或 全部)，然后假定對(duì)于每個(gè)第一層節(jié)點(diǎn)存在N個(gè)第二層節(jié)點(diǎn)，那么包通過(guò)第二層節(jié)點(diǎn)的速率 是包通過(guò)其第一層節(jié)點(diǎn)的速率的1/N，并且是包通過(guò)根節(jié)點(diǎn)的速率的1/(X. N)。
在一個(gè)實(shí)施例中，導(dǎo)引裝置能夠操作來(lái)使用所述正弦型控制信號(hào)來(lái)控制根節(jié)點(diǎn)和 第一層節(jié)點(diǎn)之間的連接；控制信號(hào)生成裝置能夠操作來(lái)生成多個(gè)時(shí)間交織開(kāi)關(guān)邏輯控制信 號(hào)；并且導(dǎo)引裝置能夠操作來(lái)使用開(kāi)關(guān)邏輯控制信號(hào)來(lái)控制第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間 的連接。與用于控制根節(jié)點(diǎn)和第一層節(jié)點(diǎn)之間的連接的控制信號(hào)相比，用于控制第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的連接的控制信號(hào)具有更大的峰到峰電壓和/或更長(zhǎng)的導(dǎo)通時(shí)間。生成裝置可能能夠操作來(lái)基于通過(guò)所述后續(xù)層節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值。該電路可包括連接到除第一節(jié)點(diǎn)外的所述節(jié)點(diǎn)的復(fù)位裝置，該復(fù)位裝置能夠操作來(lái)在該節(jié)點(diǎn)的包之間的時(shí)段期間嘗試使該節(jié)點(diǎn)的電壓電勢(shì)等于預(yù)定的值。通過(guò)在一節(jié)點(diǎn)的包之間的時(shí)段期間使該節(jié)點(diǎn)處的電壓電勢(shì)等于預(yù)定的值，可以減小否則可能由于該節(jié)點(diǎn)處的寄生電容上存儲(chǔ)的不同量的殘余電荷(例如，來(lái)自先前的電荷包)而導(dǎo)致的誤差。在一個(gè)實(shí)施例中，復(fù)位裝置可能能夠操作來(lái)使得該節(jié)點(diǎn)的電壓電勢(shì)在該節(jié)點(diǎn)的相繼的包之間返回到相同值。該電路可包括多個(gè)所述復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種除第一節(jié)點(diǎn)之夕卜的節(jié)點(diǎn)。對(duì)于每個(gè)除第一節(jié)點(diǎn)之外的這種節(jié)點(diǎn)，可以有一所述的復(fù)位裝置。使每個(gè)這種節(jié)點(diǎn)的電壓電勢(shì)返回到的值對(duì)于每個(gè)節(jié)點(diǎn)可以是不同的，或者對(duì)于每個(gè)節(jié)點(diǎn)是基本相同的。該電路可被配置用于對(duì)互補(bǔ)的第一和第二所述電流信號(hào)進(jìn)行采樣。在一個(gè)實(shí)施例中，該電路包括互補(bǔ)的第一和第二電路部分，第一部分用于對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣。每個(gè)這種部分可包括這樣的第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和導(dǎo)引裝置，并且該電路還可包括復(fù)位裝置，該復(fù)位裝置連接到第一部分的所述第二節(jié)點(diǎn)中的至少一個(gè)和第二部分的互補(bǔ)節(jié)點(diǎn)，并且在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期間，能夠操作來(lái)嘗試使這兩個(gè)節(jié)點(diǎn)之間的電壓電勢(shì)差等于預(yù)定的值。通過(guò)使互補(bǔ)節(jié)點(diǎn)對(duì)之間的電壓電勢(shì)差等于預(yù)定值，在這些節(jié)點(diǎn)的包之間的時(shí)段期間，可以減小否則可能由于這些節(jié)點(diǎn)的寄生電容上存儲(chǔ)的不同量的殘余電荷(例如，來(lái)自先前的電荷包)而導(dǎo)致的誤差。復(fù)位裝置可連接到該對(duì)互補(bǔ)節(jié)點(diǎn)的兩個(gè)節(jié)點(diǎn)。復(fù)位裝置可能能夠操作來(lái)將該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)(例如，經(jīng)由一電容器)連接到一基準(zhǔn)電勢(shì)(例如，地電源(ground supply)),以嘗試使電勢(shì)差等于預(yù)定值。復(fù)位裝置可能能夠操作來(lái)使該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可連接在該對(duì)互補(bǔ)節(jié)點(diǎn)之間，并且可能能夠操作來(lái)將這些節(jié)點(diǎn)連接在一起，以使這些節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可能能夠操作來(lái)使得該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)(每個(gè))節(jié)點(diǎn)的電壓電勢(shì)在相繼的包之間返回到相同的值?？稍O(shè)置多個(gè)這種復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種互補(bǔ)節(jié)點(diǎn)對(duì)。每個(gè)部分可包括生成裝置，用于基于通過(guò)該部分的第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的、該部分的電流信號(hào)的值。該電路可被配置用于對(duì)互補(bǔ)的第一和第二所述電流信號(hào)進(jìn)行采樣例如，該電路可包括互補(bǔ)的第一和第二電路部分，第一部分用于對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣。在一個(gè)實(shí)施例中，每個(gè)所述部分包括這樣的第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和導(dǎo)引裝置，每個(gè)所述部分被配置成樹(shù)形結(jié)構(gòu)，并且對(duì)于每個(gè)所述部分，第一節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的根節(jié)點(diǎn)，第二節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的第一層節(jié)點(diǎn)，其中每一個(gè)能夠直接地導(dǎo)通性地連接到該部分的根節(jié)點(diǎn)，并且該部分對(duì)于每個(gè)第一層節(jié)點(diǎn)還包括其樹(shù)形結(jié)構(gòu)的多個(gè)后續(xù)層節(jié)點(diǎn)，其中每一個(gè)能夠經(jīng)由它的所述第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到根節(jié)點(diǎn)。在這樣的實(shí)施例中，導(dǎo)引裝置可能能夠操作來(lái)控制根節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包。在這樣的實(shí)施例中，該電路還可包括復(fù)位裝置，該復(fù)位裝置連接到第一部分的所述第一節(jié)點(diǎn)或 后續(xù)層節(jié)點(diǎn)中的至少一個(gè)和第二部分的互補(bǔ)節(jié)點(diǎn)，并且在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期 間，能夠操作來(lái)嘗試使這兩個(gè)節(jié)點(diǎn)之間的電勢(shì)差等于預(yù)定的值。
復(fù)位裝置可連接到該對(duì)互補(bǔ)節(jié)點(diǎn)中的兩個(gè)節(jié)點(diǎn)。復(fù)位裝置可能能夠操作來(lái)將該對(duì) 互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)(例如經(jīng)由電容器)連接到一基準(zhǔn)電勢(shì)(例如，地電源)，以嘗 試使電勢(shì)差等于預(yù)定值。復(fù)位裝置可能能夠操作來(lái)使該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)處于彼此相同 的電勢(shì)。復(fù)位裝置可連接在該對(duì)互補(bǔ)節(jié)點(diǎn)之間，并且可能能夠操作來(lái)將這些節(jié)點(diǎn)連接在一 起，以使這些節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可能能夠操作來(lái)使得該對(duì)互補(bǔ)節(jié)點(diǎn)中的 節(jié)點(diǎn)或兩個(gè)(每個(gè))節(jié)點(diǎn)的電壓電勢(shì)在相繼的包之間返回到相同的值。可以設(shè)置多個(gè)這樣的 復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種互補(bǔ)節(jié)點(diǎn)對(duì)。
該電路可包括生成裝置，用于基于通過(guò)該部分的后續(xù)層節(jié)點(diǎn)的各個(gè)這種電荷包的 特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的、該部分的電流信號(hào)的值。
根據(jù)本發(fā)明的第二方面的實(shí)施例，提供了用于對(duì)電流信號(hào)進(jìn)行采樣的電流模式電 路，該電路包括第一節(jié)點(diǎn)，被配置為被施加以電流信號(hào)；多個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的 路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)；導(dǎo)引裝置，用于控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種 連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包； 生成裝置，用于基于通過(guò)所述第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本 值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值；以及校準(zhǔn)裝置，能夠操作來(lái)組合來(lái)自 所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且依據(jù)所述(一 個(gè)或多個(gè))組合樣本值來(lái)校準(zhǔn)電路的操作。
這種組合例如可以通過(guò)求和或取平均來(lái)進(jìn)行。
隨著時(shí)間的流逝，從統(tǒng)計(jì)上而言，可以預(yù)期，通過(guò)第二節(jié)點(diǎn)中的一個(gè)的樣本值的組 合(例如，平均值)可能與通過(guò)第二節(jié)點(diǎn)中的另一個(gè)的樣本值的這種組合相同。這假定了電 流信號(hào)攜帶著信息信號(hào)，例如其值隨著時(shí)間的流逝而(偽隨機(jī)地)變化的典型數(shù)據(jù)信號(hào)。這 還假定了電路正確地操作。
因此，假定電流信號(hào)確實(shí)攜帶著這種信息信號(hào)，則如上所述的樣本值的組合之間 或者組合與基準(zhǔn)值之間的任何差異都可能表征著電路操作的誤差，并且這種差異可被有利 地用來(lái)控制電路的操作，以減小或消除這種誤差(即，校準(zhǔn)電路的操作)。
因?yàn)檫@種校準(zhǔn)利用了“實(shí)際”樣本值，即在電路處于使用中時(shí)根據(jù)所施加的信息信 號(hào)生成的樣本值，因此可以在電路處于實(shí)際使用中時(shí)執(zhí)行校準(zhǔn)，即無(wú)需為了執(zhí)行校準(zhǔn)而使 其“下線”。
以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的 特征結(jié)合提供。
校準(zhǔn)裝置可能能夠操作來(lái)組合隨著時(shí)間的流逝一所述第二節(jié)點(diǎn)的樣本值以為該 節(jié)點(diǎn)創(chuàng)建組合樣本值，并且依據(jù)在該組合樣本值和一基準(zhǔn)值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的 操作。校準(zhǔn)裝置可能能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)所述第二節(jié)點(diǎn)的樣本值以為該節(jié) 點(diǎn)創(chuàng)建組合樣本值，并且組合隨著時(shí)間的流逝另一所述第二節(jié)點(diǎn)的樣本值以為該另一節(jié)點(diǎn) 創(chuàng)建組合樣本值，并且依據(jù)在這些組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。校準(zhǔn)裝 置可能能夠操作來(lái)對(duì)于每個(gè)所述第二節(jié)點(diǎn)，組合隨著時(shí)間的流逝該第二節(jié)點(diǎn)的樣本值以創(chuàng)建組合樣本值，并且依據(jù)在這些組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。這種比較例如可包括尋找這些組合樣本值之間的差異，并且對(duì)于所述第二節(jié)點(diǎn)的不同組合查看這些差異之間的關(guān)系。導(dǎo)引裝置可包括控制信號(hào)生成裝置，該控制信號(hào)生成裝置被配置為生成一組時(shí)間交織控制信號(hào)，其中對(duì)于每個(gè)所述第二節(jié)點(diǎn)有一個(gè)該控制信號(hào)；以及開(kāi)關(guān)裝置，該開(kāi)關(guān)裝置沿著所述路徑分布并被配置為依據(jù)控制信號(hào)來(lái)執(zhí)行對(duì)連接的這種控制。在此情況下，校準(zhǔn)裝置可能能夠操作來(lái)影響控制信號(hào)生成裝置和/或開(kāi)關(guān)裝置的操作，以執(zhí)行這種校準(zhǔn)。校準(zhǔn)裝置可能能夠操作來(lái)對(duì)控制信號(hào)的相位和/或幅值進(jìn)行控制，以執(zhí)行所述校準(zhǔn)。在一個(gè)實(shí)施例中，可能是導(dǎo)引裝置被配置為使得每個(gè)所述第二節(jié)點(diǎn)到第一節(jié)點(diǎn)的導(dǎo)通性連接受它的所述控制信號(hào)的控制；校準(zhǔn)裝置能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)候選的所述第二節(jié)點(diǎn)的樣本值以為該節(jié)點(diǎn)提供組合樣本值，并且組合隨著時(shí)間的流逝另一候選的所述第二節(jié)點(diǎn)的樣本值以為該另一節(jié)點(diǎn)提供組合樣本值；并且校準(zhǔn)裝置能夠操作來(lái)控制這些候選節(jié)點(diǎn)之一或兩者的控制信號(hào)的相位和/或幅值，以針對(duì)這些候選節(jié)點(diǎn)的組合樣本值之間的任何差異進(jìn)行補(bǔ)償。校準(zhǔn)裝置可能能夠操作來(lái)控制所述開(kāi)關(guān)裝置對(duì)所述控制信號(hào)的依賴性，以執(zhí)行所述校準(zhǔn)。在一個(gè)實(shí)施例中，可能是開(kāi)關(guān)裝置包括每個(gè)路徑的晶體管；對(duì)于每個(gè)路徑，有關(guān)晶體管的連接方式使得其溝道形成該路徑的一部分并且使得其受該路徑的第二節(jié)點(diǎn)的控制信號(hào)的控制；校準(zhǔn)裝置能夠操作來(lái)組合隨著時(shí)間的流逝一個(gè)候選的所述第二節(jié)點(diǎn)的樣本值以為該節(jié)點(diǎn)提供組合樣本值，并且組合隨著時(shí)間的流逝另一候選的所述第二節(jié)點(diǎn)的樣本值以為該另一節(jié)點(diǎn)提供組合樣本值；并且校準(zhǔn)裝置能夠操作來(lái)控制這些候選節(jié)點(diǎn)之一或兩者的路徑上的晶體管的柵極和/或體電壓，以針對(duì)這些候選節(jié)點(diǎn)的組合樣本值之間的任何差異進(jìn)行補(bǔ)償。根據(jù)本發(fā)明的第三方面的實(shí)施例，提供了用于對(duì)電流信號(hào)進(jìn)行采樣的電流模式電路，該電路包括第一節(jié)點(diǎn)，被配置為被施加以電流信號(hào)；多個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)；導(dǎo)引裝置，用于控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包；以及生成裝置，用于基于通過(guò)所述第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值，其中導(dǎo)引裝置包括被配置為生成基本上為正弦型的控制信號(hào)的控制信號(hào)生成裝置，以及沿著所述路徑分布并被配置為依據(jù)正弦型控制信號(hào)來(lái)執(zhí)行這種控制的開(kāi)關(guān)裝置；并且該電路還包括校準(zhǔn)裝置，該校準(zhǔn)裝置能夠操作來(lái)分析樣本值或樣本值中的一些并且依據(jù)這種分析來(lái)校準(zhǔn)電路的操作。在先前考慮的電路中，供開(kāi)關(guān)裝置使用的控制信號(hào)往往是具有快速時(shí)鐘邊緣的時(shí)鐘信號(hào)，例如開(kāi)關(guān)邏輯電平時(shí)鐘信號(hào)，比如方波。這樣，開(kāi)關(guān)裝置的開(kāi)關(guān)操作對(duì)于開(kāi)關(guān)裝置的不同開(kāi)關(guān)之間的失配和用于控制開(kāi)關(guān)裝置的不同控制信號(hào)之間的失配的影響不敏感或者免疫。與之不同，本發(fā)明的本方面的實(shí)施例使用了正弦型控制信號(hào)。正弦型信號(hào)的幅值隨著時(shí)間的流逝從其最大值非常緩慢地變到其最小值。即，對(duì)于具有特定的基頻的控制信號(hào)，正弦型信號(hào)具有較低的回轉(zhuǎn)率并且是僅有的只具有基頻處的內(nèi)容的信號(hào)。這樣，可以使開(kāi)關(guān)裝置的開(kāi)關(guān)操作對(duì)開(kāi)關(guān)裝置的不同開(kāi)關(guān)之間的失配和用于控制開(kāi)關(guān)裝置的不同控制信號(hào)之間的失配的敏感性達(dá)到最高限度。換句話說(shuō)，通過(guò)使用正弦型信號(hào)，可以使從失配的 變化到輸出樣本值的變化的增益達(dá)到最高限度。這種敏感性可以有利地用于校準(zhǔn)電路的操 作，以針對(duì)失配進(jìn)行補(bǔ)償。即，可以分析樣本值并基于該分析來(lái)校準(zhǔn)操作。
以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的 特征結(jié)合提供。
校準(zhǔn)裝置可能能夠操作來(lái)影響控制信號(hào)生成裝置和/或開(kāi)關(guān)裝置的操作，以執(zhí)行 這種校準(zhǔn)，如上所述。
根據(jù)本發(fā)明的第四方面的實(shí)施例，提供了用于對(duì)電流信號(hào)進(jìn)行采樣的電流模式電 路，該電路包括一根節(jié)點(diǎn)，被配置為被施加以電流信號(hào)；多個(gè)第一層節(jié)點(diǎn)，其中每一個(gè)能 夠直接地導(dǎo)通性地連接到根節(jié)點(diǎn)；對(duì)于每個(gè)第一層節(jié)點(diǎn)的多個(gè)后續(xù)層節(jié)點(diǎn)，其中每一個(gè)能 夠經(jīng)由它的所述第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到根節(jié)點(diǎn)；以及導(dǎo)引裝 置，用于控制根節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述 路徑來(lái)導(dǎo)弓I構(gòu)成所述電流信號(hào)的不同電荷包。
通過(guò)按樹(shù)形結(jié)構(gòu)(具有根節(jié)點(diǎn)、第一層節(jié)點(diǎn)和對(duì)于每個(gè)第一層節(jié)點(diǎn)的后續(xù)層節(jié)點(diǎn)， 其中構(gòu)成開(kāi)關(guān)裝置的開(kāi)關(guān)沿著路徑分布在節(jié)點(diǎn)之間)布置節(jié)點(diǎn)，可以允許所執(zhí)行的開(kāi)關(guān)的 規(guī)格從一層到后續(xù)層相繼變得更放松。例如，假定從根節(jié)點(diǎn)到第一層節(jié)點(diǎn)的路徑被按次序 或順序循環(huán)經(jīng)過(guò)(為了傳送包)，并且假定有X個(gè)第一層節(jié)點(diǎn)，于是包通過(guò)第一層節(jié)點(diǎn)的速率 是包通過(guò)根節(jié)點(diǎn)的速率的ι/x。另外，將此示例擴(kuò)展到下一層節(jié)點(diǎn)(后續(xù)層節(jié)點(diǎn)的一部分或 全部)，然后假定對(duì)于每個(gè)第一層節(jié)點(diǎn)存在N個(gè)第二層節(jié)點(diǎn)，那么包通過(guò)第二層節(jié)點(diǎn)的速率 是包通過(guò)其第一層節(jié)點(diǎn)的速率的1/N，并且是包通過(guò)根節(jié)點(diǎn)的速率的1/(X. N)。
以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的 特征結(jié)合提供。
導(dǎo)引裝置可能能夠操作來(lái)使用所述正弦型控制信號(hào)來(lái)控制根節(jié)點(diǎn)和第一層節(jié)點(diǎn) 之間的連接，并且使用開(kāi)關(guān)邏輯控制信號(hào)來(lái)控制第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的連接。與 用于控制根節(jié)點(diǎn)和第一層節(jié)點(diǎn)之間的連接的控制信號(hào)相比，用于控制第一層節(jié)點(diǎn)和后續(xù)層 節(jié)點(diǎn)之間的連接的控制信號(hào)具有更大的峰到峰電壓和/或更長(zhǎng)的導(dǎo)通時(shí)間。
這種電路還可包括生成裝置，該生成裝置能夠操作來(lái)基于通過(guò)所述后續(xù)層節(jié)點(diǎn)的 各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流 信號(hào)的值。
根據(jù)本發(fā)明的第五方面的實(shí)施例，提供了用于對(duì)電流信號(hào)進(jìn)行采樣的電流模式電 路，該電路包括第一節(jié)點(diǎn)，被配置為被施加以電流信號(hào)；多個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的 路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)；導(dǎo)引裝置，用于控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種 連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包； 以及連接到所述第二節(jié)點(diǎn)的復(fù)位裝置，該復(fù)位裝置能夠操作來(lái)在該節(jié)點(diǎn)的包之間的時(shí)段期 間嘗試使該節(jié)點(diǎn)的電壓電勢(shì)等于預(yù)定的值。
通過(guò)在這些節(jié)點(diǎn)的包之間的時(shí)段期間使節(jié)點(diǎn)處的電壓電勢(shì)等于預(yù)定的值，可以減 小否則可能由于該節(jié)點(diǎn)處的寄生電容上存儲(chǔ)的不同量的殘余電荷(例如，來(lái)自先前的電荷 包)而導(dǎo)致的誤差。
以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的特征結(jié)合提供。復(fù)位裝置可能能夠操作來(lái)使得該第二節(jié)點(diǎn)的電壓電勢(shì)在該節(jié)點(diǎn)的相繼的包之間返回到相同值。該電路可包括多個(gè)這種復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種第二節(jié)點(diǎn)。可以為每個(gè)第二節(jié)點(diǎn)提供一個(gè)這樣的復(fù)位裝置。根據(jù)本發(fā)明的第六方面的實(shí)施例，提供了用于對(duì)互補(bǔ)的第一和第二電流信號(hào)進(jìn)行米樣的電流模式電路，該電路包括互補(bǔ)的第一和第二電路部分，第一部分用于對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣，其中每個(gè)所述部分包括一第一節(jié)點(diǎn)，被配置為被施加以用于該部分的電流信號(hào)；多個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到該部分的第一節(jié)點(diǎn)；以及導(dǎo)引裝置，用于控制該部分的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著該部分的不同的所述路徑來(lái)導(dǎo)引構(gòu)成該部分的電流信號(hào)的不同電荷包；以及復(fù)位裝置，其連接到第一部分的所述第二節(jié)點(diǎn)中的至少一個(gè)和第二部分的互補(bǔ)節(jié)點(diǎn)，并且在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期間，能夠操作來(lái)嘗試使這兩個(gè)節(jié)點(diǎn)之間的電壓電勢(shì)差等于預(yù)定的值。通過(guò)使互補(bǔ)節(jié)點(diǎn)對(duì)之間的電壓電勢(shì)差等于預(yù)定值，在這些節(jié)點(diǎn)的包之間的時(shí)段期間，可以減小否則可能由于這些節(jié)點(diǎn)的寄生電容上存儲(chǔ)的不同量的殘余電荷(例如，來(lái)自先前的電荷包)而導(dǎo)致的誤差。以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的特征結(jié)合提供。復(fù)位裝置可連接到該對(duì)互補(bǔ)節(jié)點(diǎn)中的兩個(gè)節(jié)點(diǎn)。復(fù)位裝置可能能夠操作來(lái)將該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)連接到一基準(zhǔn)電勢(shì)，以嘗試使電勢(shì)差等于預(yù)定值。復(fù)位裝置可能能夠操作來(lái)使該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可連接在該對(duì)互補(bǔ)節(jié)點(diǎn)之間，并且可能能夠操作來(lái)將這些節(jié)點(diǎn)連接在一起，以使這些節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可能能夠操作來(lái)使得該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)的電壓電勢(shì)在相繼的包之間返回到相同的值。可以設(shè)置多個(gè)這樣的復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種互補(bǔ)節(jié)點(diǎn)對(duì)。對(duì)于每對(duì)互補(bǔ)節(jié)點(diǎn)，可以設(shè)置一個(gè)這樣的復(fù)位裝置。在這種電路中，每個(gè)所述部分可包括生成裝置，用于基于通過(guò)該部分的第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的、該部分的電流信號(hào)的值。根據(jù)本發(fā)明的第七方面的實(shí)施例，提供了用于對(duì)互補(bǔ)的第一和第二電流信號(hào)進(jìn)行米樣的電流模式電路，該電路包括互補(bǔ)的第一和第二電路部分，第一部分用于對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣，其中每個(gè)所述部分包括一根節(jié)點(diǎn)，被配置為被施加以用于該部分的電流信號(hào)；多個(gè)第一層節(jié)點(diǎn)，其中每一個(gè)能夠直接地導(dǎo)通性地連接到該部分的根節(jié)點(diǎn)；對(duì)于該部分的每個(gè)第一層節(jié)點(diǎn)的多個(gè)后續(xù)層節(jié)點(diǎn)，其中每一個(gè)能夠經(jīng)由它的所述第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到該部分的根節(jié)點(diǎn)；以及導(dǎo)引裝置，用于控制該部分的根節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著該部分的不同的所述路徑來(lái)導(dǎo)引構(gòu)成該部分的所述電流信號(hào)的不同電荷包；以及復(fù)位裝置，該復(fù)位裝置連接到第一部分的所述第一節(jié)點(diǎn)或后續(xù)層節(jié)點(diǎn)中的至少一個(gè)和第二部分的互補(bǔ)節(jié)點(diǎn)，并且在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期間，能夠操作來(lái)嘗試使這兩個(gè)節(jié)點(diǎn)之間的電壓電勢(shì)差等于預(yù)定的值。
通過(guò)使互補(bǔ)節(jié)點(diǎn)對(duì)之間的電壓電勢(shì)差等于預(yù)定值，在這些節(jié)點(diǎn)的包之間的時(shí)段期間，可以減小否則可能由于這些節(jié)點(diǎn)的寄生電容上存儲(chǔ)的不同量的殘余電荷(例如，來(lái)自先前的電荷包)而導(dǎo)致的誤差。以下是與本方面相關(guān)的可選特征，然而這些特征可與這里公開(kāi)的其他電路方面的特征結(jié)合提供。復(fù)位裝置可連接到該對(duì)互補(bǔ)節(jié)點(diǎn)中的兩個(gè)節(jié)點(diǎn)。復(fù)位裝置可能能夠操作來(lái)將該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)連接到一基準(zhǔn)電勢(shì)，以嘗試使電勢(shì)差等于預(yù)定值。復(fù)位裝置可能能夠操作來(lái)使該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可連接在所述一對(duì)互補(bǔ)節(jié)點(diǎn)之間，并且可能能夠操作來(lái)將這些節(jié)點(diǎn)連接在一起，以使這些節(jié)點(diǎn)處于彼此相同的電勢(shì)。復(fù)位裝置可能能夠操作來(lái)使得該對(duì)互補(bǔ)節(jié)點(diǎn)中的節(jié)點(diǎn)或兩個(gè)節(jié)點(diǎn)的電壓電勢(shì)在相繼的包之間返回到相同的值。可以設(shè)置多個(gè)這樣的復(fù)位裝置，其中每一個(gè)用于一個(gè)不同的這種互補(bǔ)節(jié)點(diǎn)對(duì)。對(duì)于每對(duì)互補(bǔ)節(jié)點(diǎn)可設(shè)置一個(gè)這樣的復(fù)位裝置。在該電路中，每個(gè)所述部分可包括生成裝置，用于基于通過(guò)該部分的后續(xù)層節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的、該部分的電流信號(hào)的值。根據(jù)本發(fā)明的第八方面的實(shí)施例，提供了模擬到數(shù)字轉(zhuǎn)換電路，其包括根據(jù)本發(fā)明的任何前述方面的電路。根據(jù)本發(fā)明的第九方面的實(shí)施例，提供了集成電路，其包括根據(jù)本發(fā)明的任何前述方面的電路。根據(jù)本發(fā)明的第十方面的實(shí)施例，提供了一種IC芯片，其包括根據(jù)本發(fā)明的任何前述方面的電路。根據(jù)本發(fā)明的第十一方面的實(shí)施例，提供了一種在電流模式電路中對(duì)電流信號(hào)進(jìn)行采樣的方法，該電路具有被配置為被施加以電流信號(hào)的一第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)的X個(gè)第二節(jié)點(diǎn)，該方法包括依據(jù)X個(gè)時(shí)間交織正弦型控制信號(hào)來(lái)控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包，其中X是大于或等于3的整數(shù)。根據(jù)本發(fā)明的第十二方面的實(shí)施例，提供了 一種在電流模式電路中對(duì)電流信號(hào)進(jìn)行采樣的方法，該電路具有被配置為被施加以電流信號(hào)的一第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)的多個(gè)第二節(jié)點(diǎn)，該方法包括控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包；基于通過(guò)所述第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值；組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值；以及依據(jù)所述(一個(gè)或多個(gè))組合樣本值來(lái)校準(zhǔn)電路的操作。根據(jù)本發(fā)明的第十三方面的實(shí)施例，提供了一種在電流模式電路中對(duì)電流信號(hào)進(jìn)行采樣的方法，該電路具有被配置為被施加以電流信號(hào)的一第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)的多個(gè)第二節(jié)點(diǎn)，該方法包括生成基本上為正弦型的控制信號(hào)；依據(jù)正弦型控制信號(hào)來(lái)控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包；基于通過(guò)所述第二節(jié)點(diǎn)的各個(gè)這種電荷包的特性來(lái)生成樣本值，這些樣本值指示出與有關(guān)電荷包相對(duì)應(yīng)的所述電流信號(hào)的值；分析樣本值或樣本值中的一些；以及依據(jù)這種分析來(lái)校準(zhǔn)電路的操作。
根據(jù)本發(fā)明的第十四方面的實(shí)施例，提供了一種在電流模式電路中對(duì)電流信號(hào)進(jìn) 行采樣的方法，該電路具有被配置為被施加以電流信號(hào)的根節(jié)點(diǎn)、其中每一個(gè)能夠直接地 導(dǎo)通性地連接到根節(jié)點(diǎn)的多個(gè)第一層節(jié)點(diǎn)，以及對(duì)于每個(gè)第一層節(jié)點(diǎn)的多個(gè)后續(xù)層節(jié)點(diǎn)， 這多個(gè)后續(xù)層節(jié)點(diǎn)中的每一個(gè)能夠經(jīng)由它的所述第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通 性地連接到根節(jié)點(diǎn)，該方法包括控制根節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間 的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包。
根據(jù)本發(fā)明的第十五方面的實(shí)施例，提供了一種在電流模式電路中對(duì)互補(bǔ)的第一 和第二電流信號(hào)進(jìn)行采樣的方法，該電路具有互補(bǔ)的第一和第二電路部分，第一部分用于 對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣，其中每個(gè)所述部分包 括被配置為被施加以用于該部分的電流信號(hào)的一第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路徑導(dǎo)通性 地連接到該部分的第一節(jié)點(diǎn)的多個(gè)第二節(jié)點(diǎn)，該方法包括對(duì)于每個(gè)所述部分，控制該部分 的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著該部分的不同的所述 路徑來(lái)導(dǎo)引構(gòu)成該部分的電流信號(hào)的不同電荷包；以及對(duì)于第一部分的一所述第二節(jié)點(diǎn)和 第二部分的互補(bǔ)節(jié)點(diǎn)中的至少一個(gè)，在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期間，嘗試使這兩個(gè) 節(jié)點(diǎn)之間的電壓電勢(shì)差等于預(yù)定的值。
根據(jù)本發(fā)明的第十六方面的實(shí)施例，提供了一種在電流模式電路中對(duì)互補(bǔ)的第一 和第二電流信號(hào)進(jìn)行采樣的方法，該電路具有互補(bǔ)的第一和第二電路部分，第一部分用于 對(duì)第一電流信號(hào)進(jìn)行采樣，第二部分用于對(duì)第二電流信號(hào)進(jìn)行采樣，其中每個(gè)所述部分包 括被配置為被施加以用于該部分的電流信號(hào)的一根節(jié)點(diǎn)、其中每一個(gè)能夠直接地導(dǎo)通性地 連接到該部分的根節(jié)點(diǎn)的多個(gè)第一層節(jié)點(diǎn)、以及對(duì)于該部分的每個(gè)第一層節(jié)點(diǎn)的多個(gè)后續(xù) 層節(jié)點(diǎn)，這多個(gè)后續(xù)層節(jié)點(diǎn)中的每一個(gè)能夠經(jīng)由它的所述第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接 地導(dǎo)通性地連接到該部分的根節(jié)點(diǎn)，該方法包括對(duì)于每個(gè)所述部分，控制該部分的根節(jié)點(diǎn) 和后續(xù)層節(jié)點(diǎn)之間的這種連接，從而隨著時(shí)間的流逝，沿著該部分的不同的所述路徑來(lái)導(dǎo) 引構(gòu)成該部分的所述電流信號(hào)的不同電荷包；以及對(duì)于第一部分的一所述第一節(jié)點(diǎn)或后續(xù) 層節(jié)點(diǎn)和第二部分的互補(bǔ)節(jié)點(diǎn)中的至少一個(gè)，在該對(duì)互補(bǔ)節(jié)點(diǎn)的包之間的時(shí)段期間，嘗試 使這兩個(gè)節(jié)點(diǎn)之間的電壓電勢(shì)差等于預(yù)定的值。
根據(jù)本發(fā)明的第十七方面的實(shí)施例，提供了一種在電流模式電路中對(duì)電流信號(hào)進(jìn) 行采樣的方法，該電路具有被配置為被施加以電流信號(hào)的一第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路 徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)的多個(gè)第二節(jié)點(diǎn)，該方法包括控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn) 之間的這種連接，從而隨著時(shí)間的流逝，沿著不同的所述路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的 不同電荷包；以及對(duì)于一所述第二節(jié)點(diǎn)，在該節(jié)點(diǎn)的包之間的時(shí)段期間嘗試使該節(jié)點(diǎn)的電 壓電勢(shì)等于預(yù)定的值。
裝置(電路)方面的特征同樣適用于方法方面，反之亦然。一個(gè)電路方面的特征(例 如那些被指定為可選特征的特征)可以結(jié)合其他電路方面的特征來(lái)提供。
本發(fā)明延及如上所述的IC芯片、包括這種IC芯片的電路板、以及包括這種電路板 的通信網(wǎng)絡(luò)(例如，互聯(lián)網(wǎng)光纖網(wǎng)絡(luò)和無(wú)線網(wǎng)絡(luò))和這種網(wǎng)絡(luò)的網(wǎng)絡(luò)設(shè)備。


現(xiàn)在將以示例方式參考附圖，附圖中
圖1是已知的時(shí)間交織ADC的示意圖；圖2是另一種已知的時(shí)間交織ADC的示意圖；圖3是T/H電路的示意圖；圖4是時(shí)鐘信號(hào)的放大圖，用于理解回轉(zhuǎn)率的影響；圖5是可用于理解與回轉(zhuǎn)率相關(guān)的且依賴于輸入的定時(shí)誤差的影響的示圖；圖6是指示出增益失配G和滾降失配R的影響的頻率響應(yīng)圖；圖7的上半部分給出了理想FFT蹤跡，下部部分給出了輸入信號(hào)的示例性頻譜； 圖8是電流模式采樣電路的示意圖；圖9是體現(xiàn)本發(fā)明的模擬到數(shù)字電路的示意圖；圖10是體現(xiàn)本發(fā)明的四相位電流模式采樣器的示意電路圖；圖11示出了時(shí)鐘信號(hào)0 ^至0 3和輸出電流IOUTa至IOUTd的示意波形；圖12示出了時(shí)鐘信號(hào)e C1至e 3的波形以及電流iouta、ioutb和Ioutd的部分波形；圖13示出了隨著I皿增大和減小，IOUTa至IOUTd的波形；圖14和15給出了仿真結(jié)果，以證明本發(fā)明實(shí)施例的操作；圖16是體現(xiàn)本發(fā)明的采樣電路的示例性實(shí)現(xiàn)方式的示意圖；圖17是圖9的ADC電路的一些部分的示意圖；圖18是可用于理解圖17的解復(fù)用器的操作的示意圖；圖19是可用于理解圖9的ADC庫(kù)的操作原理的示意圖；圖20是可用于理解SAR電路在本發(fā)明實(shí)施例中的可能應(yīng)用的示意圖；圖21是可用于理解圖9的ADC電路的可能布局的示意圖；圖22是可用于理解本發(fā)明實(shí)施例中使用的校準(zhǔn)技術(shù)的概念的示意圖；圖23是圖12中的波形的部分重復(fù)，另外還有表示VCO定時(shí)誤差的信號(hào)；圖24是圖12中的波形的部分重復(fù)，另外還有表示采樣開(kāi)關(guān)之一中的閾值電壓誤差的信號(hào)；圖25是采樣器開(kāi)關(guān)的示意圖，用于示出修整電壓如何可被施加到其體終端；圖26和27給出了圖9的ADC電路的完整實(shí)現(xiàn)的仿真結(jié)果；并且圖28是圖9的ADC電路的一些部分的示意圖，可用于理解可能的改進(jìn)。
具體實(shí)施例方式在描述本發(fā)明的詳細(xì)實(shí)施例之前，將首先探索本發(fā)明實(shí)施例的一般概念。先前考慮的ADC體系結(jié)構(gòu)，例如以上參考圖1至7描述的那些，大多基于電壓亦即在電壓域中執(zhí)行采樣和解復(fù)用。即，在這種體系結(jié)構(gòu)中，信號(hào)中存儲(chǔ)的任何信息內(nèi)容都是由這些信號(hào)的電壓電平來(lái)表示的。在這種電路的操作中，電壓是獨(dú)立變量，而電流是依賴于電壓的。換句話說(shuō)，電壓是原因，而電流是效果。這種ADC電路因此被認(rèn)為是電壓模式電路。與之不同，本發(fā)明的實(shí)施例基于電流亦即在電流域中執(zhí)行采樣和解復(fù)用。即，在本發(fā)明的實(shí)施例中，信號(hào)中存儲(chǔ)的任何信息內(nèi)容都是由這些信號(hào)的電流電平來(lái)表示的。在這種電路的操作中，電流是獨(dú)立變量，而電壓是依賴于電流的；電流是原因，而電壓是效果。體現(xiàn)本發(fā)明的ADC電路因此可被認(rèn)為是電流模式電路，但它當(dāng)然可被結(jié)合到電壓模式電路中或者與電壓模式電路結(jié)合使用。體現(xiàn)本發(fā)明的電路可以作為集成電路的一部分或全部來(lái)提供，例如以IC芯片的形式提供。本發(fā)明還可擴(kuò)展到包括這種IC芯片的電路板。
一般而言，本發(fā)明的實(shí)施例以電流作為輸入信號(hào)(S卩，電流幅值攜帶信息內(nèi)容的信號(hào))，并且利用η相位正弦波時(shí)鐘將該電流分割成η個(gè)時(shí)間交織的脈沖流，每個(gè)脈沖流處于總采樣率的I/η。由于本發(fā)明實(shí)施例中的信息內(nèi)容是由脈沖或包的大小來(lái)表示的，并且脈沖的大小以電荷量的形式來(lái)衡量(因?yàn)镼= / Idt)，因此這種電路可被認(rèn)為是“電流模式”電路，并且“電流模式”一詞應(yīng)當(dāng)被相應(yīng)地解釋。確實(shí)，電流模式采樣本身是已知的，但是，將會(huì)變得清楚的是，由于這里公開(kāi)的本發(fā)明實(shí)施例，得到了相當(dāng)大的超過(guò)且優(yōu)于這種已知采樣技術(shù)的益處。
圖8是采樣電路30的示意圖。電路30具有一輸入節(jié)點(diǎn)IN和多個(gè)相關(guān)聯(lián)的輸出節(jié)點(diǎn)OUT1至ουτη。
輸入節(jié)點(diǎn)適合于以電流32的形式接收輸入信號(hào)，電流32的幅值表示輸入信號(hào)所攜帶的信息。因此，雖然在圖8中為了簡(jiǎn)單起見(jiàn)電流32的幅值是穩(wěn)定的，但是應(yīng)當(dāng)理解，幅值可以波動(dòng)，以例如攜帶數(shù)據(jù)信號(hào)。
電路30包括路由(或?qū)б?裝置33，用于隨著時(shí)間的流逝將接收到的電流32路由到不同的所述輸出節(jié)點(diǎn)(OUT1至⑶!；)。在此情況下，路由裝置33可操作以用于以按步有序方式、與時(shí)鐘信號(hào)(未示出)同步地將電流32路由到不同的輸出節(jié)點(diǎn)OUT1至0UTn。例如，路由裝置33可操作以用于將輸入節(jié)點(diǎn)IN連接到輸出節(jié)點(diǎn)OUT1，然后到輸出節(jié)點(diǎn)OUT2，依此類推，直到輸出節(jié)點(diǎn)OUTn，然后返回到輸出節(jié)點(diǎn)OUT115這樣，路由裝置33在輸出節(jié)點(diǎn)中循環(huán)， 以使得電流32實(shí)際上以按時(shí)間的方式被分配到分別在輸出節(jié)點(diǎn)OUT1至OUTn處接收的樣本 (或部分)34!至34n中。
路由裝置33可以將其連接從一個(gè)輸出節(jié)點(diǎn)改變到下一個(gè)，使得沒(méi)有兩個(gè)輸入節(jié)點(diǎn)會(huì)同時(shí)連接到輸入節(jié)點(diǎn)。或者，就像這里公開(kāi)的本發(fā)明實(shí)施例中那樣，路由裝置33可以逐漸將其連接從一個(gè)輸出節(jié)點(diǎn)改變到下一個(gè)，使得存在這樣的時(shí)段，其中不止一個(gè)輸出節(jié)點(diǎn)連接到輸入節(jié)點(diǎn)。
電路30還可包括生成裝置(未示出)，用于基于在輸出節(jié)點(diǎn)OUT1至OUTn處接收到的樣本或脈沖31至34n來(lái)生 成輸出值，這些輸出值指示出輸入信號(hào)(電流32)的與所述電流樣本341至34 相對(duì)應(yīng)的部分的輸入值。從而，例如，如果生成裝置可操作以用于輸出數(shù)字輸出值，則電路30可被配置為執(zhí)行模擬到數(shù)字轉(zhuǎn)換。
圖9是體現(xiàn)本發(fā)明的模擬到數(shù)字電路40的示意圖。電路40包括采樣器42、電壓控制振蕩器(VCO) 44、解復(fù)用器46、ADC庫(kù)48、數(shù)字單元50、以及校準(zhǔn)單元52。
采樣器42被配置為執(zhí)行四路或四相位時(shí)間交織，以便將輸入電流Iin分割成四個(gè)時(shí)間交織的樣本流A至D。為此，VCO 44是四相VC0，其可操作以用于例如以四個(gè)升余弦信號(hào)的形式輸出四個(gè)相位相差90°的時(shí)鐘信號(hào)。VCO 44例如可以是共享的14GHz四相VC0， 以使得電路40能夠具有56GS/s的整體采樣率。
流A至D中的每一個(gè)包括如圖9所示串聯(lián)連接在一起的解復(fù)用器46和ADC庫(kù)48。 采樣器像先前實(shí)施例中那樣在電流模式中操作，因此，流A至D實(shí)際上是源自(并且一起構(gòu)成)輸入電流Iin的電流脈沖的四個(gè)時(shí)間交織的流，每個(gè)流具有為整體采樣率的四分之一的采樣率。繼續(xù)56GS/s的示例性整體采樣率，流A至D中的每一個(gè)可具有14GS/s的采樣率。
作為示例，關(guān)注流A，電流脈沖的流首先被n路解復(fù)用器46進(jìn)行解復(fù)用。解復(fù)用器46是電流導(dǎo)引的解復(fù)用器，并且其執(zhí)行與采樣器42類似的功能，從而將流A分割成n個(gè)時(shí)間交織的流，每個(gè)流具有等于整體采樣率的l/4n的采樣率。繼續(xù)56GS/s的示例性整體采樣率，來(lái)自解復(fù)用器46的n個(gè)輸出流可各自具有14/n GS/s的采樣率。如果n是例如80或160，則解復(fù)用器46的輸出流可分別具有175MS/S或87. 5MS/s的采樣率。解復(fù)用器46
可在單--級(jí)中或者在一系列級(jí)中執(zhí)行l(wèi):n解復(fù)用。例如，在n=80的情況下，解復(fù)用器46
可利用第一 1:8級(jí)以及其后的第二 1:10級(jí)來(lái)執(zhí)行l(wèi):n解復(fù)用。從解復(fù)用器46輸出的n個(gè)流傳遞到ADC庫(kù)48中,ADC庫(kù)48包含n個(gè)ADC子單元，每個(gè)ADC子單元可操作以用于將其傳入脈沖流轉(zhuǎn)換成數(shù)字信號(hào)，例如轉(zhuǎn)換成8位數(shù)字值。因此，n個(gè)數(shù)字流從ADC庫(kù)48傳遞到數(shù)字單元50。在n=80的情況下，ADC子單元的轉(zhuǎn)換速率將是整體采樣率的1/320那么慢。
流B、C和D的操作方式類似于流A，因此重復(fù)的描述被省略。在n=80的上述情況下，可認(rèn)為電路40包括分割在四個(gè)ADC庫(kù)48中的320個(gè)ADC子單元。各含n個(gè)數(shù)字流的四組從而被輸入到數(shù)字單元50中，數(shù)字單元50復(fù)用這些流，以產(chǎn)生表示模擬輸入信號(hào)即電流Iin的單個(gè)數(shù)字輸出信號(hào)。就示意而言這種產(chǎn)生單個(gè)數(shù)字輸出的想法可能是成立的，但在實(shí)際實(shí)現(xiàn)中，可能最好并行地從ADC庫(kù)輸出數(shù)字輸出信號(hào)。校準(zhǔn)單元52被連接以從數(shù)字單元50接收一個(gè)或多個(gè)信號(hào)，并且基于該信號(hào)，確定要被施加到采樣器42、VCO 44、解復(fù)用器46和ADC庫(kù)48中的一個(gè)或多個(gè)的控制信號(hào)。正如從下文中將清楚的，最好在采樣器42上執(zhí)行校準(zhǔn)，這正是從校準(zhǔn)單元52到采樣器42的輸出在圖9中被示為實(shí)線箭頭而不是虛線箭頭的原因。通過(guò)考慮圖10至27將清楚關(guān)于電路40的操作和相關(guān)益處的更多細(xì)節(jié)。圖10是體現(xiàn)本發(fā)明的四相位(即，多相位)電流模式(電流導(dǎo)引)采樣器42的示意電路圖。雖然在圖9中示出了單端輸入信號(hào)，即電流Iin，但應(yīng)當(dāng)明了，例如，為了利用共模干擾抑制，也可使用差分輸入信號(hào)。因此，在電路40中實(shí)際上可復(fù)制采樣器42、解復(fù)用器46和ADC庫(kù)48，以支持這種差分信號(hào)法，然而，為了簡(jiǎn)單起見(jiàn)在圖9中省略了這種復(fù)制。返回圖10，采樣器42被配置為接收這種差分輸入電流信號(hào)，在這里它被建模為電流源IIN，其幅值隨著輸入信號(hào)而變化。由于差分信號(hào)技術(shù)，采樣器42實(shí)際上對(duì)于兩個(gè)差分輸入具有兩個(gè)匹配的(或者對(duì)應(yīng)的或互補(bǔ)的)部分54和56。因此，存在在部分54中的第一組輸出流IOUTa至IOUTd,以及第二組匹配輸出流IOUTBa至IOUTBd,其中IOUTB指的是，并且其中IOUTa與IOUTBa配對(duì)，IOUTb與IOUTBb配對(duì)，依此類推。作為示例，關(guān)注第一部分54(因?yàn)榈诙糠?6的操作方式類似于第一部分54)，設(shè)置了四個(gè)n溝道MOSFET 58A至58D (即，每個(gè)流或路徑一個(gè))，其源極端在共尾節(jié)點(diǎn)(commontail node) 60處連接在一起。上述電流源Iin連接在共尾節(jié)點(diǎn)60與部分56的等同共尾節(jié)點(diǎn)66之間。另一個(gè)電流源Idc 62連接在共尾節(jié)點(diǎn)60與地電源之間，并且傳送恒定DC電流IDC。四個(gè)晶體管58a至58d的柵極端分別由從VCO 54提供的四個(gè)時(shí)鐘信號(hào)0(|至03驅(qū)動(dòng)。如上所述，部分56在結(jié)構(gòu)上類似于部分54，因此包括晶體管64a至64D、共尾節(jié)點(diǎn)66以及電流源ID。68。
現(xiàn)在將參考圖11至16來(lái)說(shuō)明采樣器42的操作。
圖11在上半部圖中示出了時(shí)鐘信號(hào)Qtl至θ3的示意波形，并且在下半部圖中示出了相應(yīng)的輸出電流IOUTa至IOUTd的示意波形。
時(shí)鐘信號(hào)Θ ^至Θ 3是以四個(gè)電壓波形的形式從VCO 44提供的時(shí)間交織升余弦波形。此情況下使用四個(gè)時(shí)鐘信號(hào)是由于ADC電路40的四路交織設(shè)計(jì)，但是應(yīng)當(dāng)明了，在另外的實(shí)施例中，對(duì)于輸入電流信號(hào)的三路或更多路分割，可以使用三個(gè)或更多個(gè)時(shí)間交織時(shí)鐘信號(hào)。
時(shí)鐘信號(hào)Qtl至03的相位彼此相差90°，從而Qtl處于0°相位，Q1處于90° 相位，θ2處于180°相位，并且θ3處于270°相位。
在時(shí)鐘信號(hào)Qtl至03的控制下，采樣電路42的作用是，輸出電流IOUTa至IOUTd 是電流脈沖的四個(gè)序列(流)，每個(gè)序列中的脈沖系列具有與時(shí)鐘信號(hào)Qtl至θ3之一相同的周期，并且所有四個(gè)序列的脈沖一起被相互時(shí)間交織，作為按時(shí)鐘信號(hào)之一的周期的四分之一(或者時(shí)鐘信號(hào)之一的采樣頻率的四倍)的有效整體脈沖序列。
圖12在上半部圖中示出了時(shí)鐘信號(hào)Qtl至Θ 3的更多波形，并且在下半部圖中示出了電流I0UTA、IOUTb和IOUTd的部分波形(電流IOUTc未被示出)，以用于更好地理解采樣電路42的操作。
如上所述，時(shí)鐘信號(hào)Qtl至03是時(shí)間交織的升(基本上)余弦波形，并且彼此相位相差90°。所示出的時(shí)鐘信號(hào)是正弦型的，但是不需要是嚴(yán)格理想的正弦型。正如將會(huì)清楚的，在本實(shí)施例中，與底部相比，在最上部分中波形的形狀更重要。為了幫助進(jìn)一步說(shuō)明， 在圖12中以粗線突出顯示了時(shí)鐘信號(hào)Θ”
時(shí)鐘信號(hào)Θ。至Θ 3分別控制采樣器42中的晶體管58α至58D的柵極。因此，晶體管584至58D被順序地接通，然后被關(guān)斷，使得當(dāng)其中之一被關(guān)斷時(shí)，按順序的下一個(gè)被接通，并且當(dāng)其中之一被完全接通時(shí)，其他的基本上被關(guān)斷。
因?yàn)榛旧纤薪?jīng)由晶體管58a至58d進(jìn)入節(jié)點(diǎn)60的電流都必須以電流Iim的形式離開(kāi)該節(jié)點(diǎn)，于是任何時(shí)刻電流IOUTa至IOUTd的總和必須基本上等于ITAtt=ID。_ IIN。上述柵極控制的作用因此是電流ITm被導(dǎo)引以順序地經(jīng)過(guò)晶體管584至581)，其中這些晶體管被接通和關(guān)斷，即，使得其中之一被關(guān)斷，從而開(kāi)始傳送ITg的較小部分，按順序的下一個(gè)被接通，從而開(kāi)始傳送ITg的更大部分，并且當(dāng)其中之一被完全接通時(shí)，它基本上傳送全部ITAIL 因?yàn)槠渌w管基本被關(guān)斷了。
這個(gè)作用在圖12的下半部圖中示出。為了簡(jiǎn)單起見(jiàn)只示出了輸出電流I0UTA、 1(^\和I0UTD，然而所示出的波形式樣以與圖11所示類似的方式繼續(xù)。為了與時(shí)鐘信號(hào)的上半部圖相比較，輸出電流IOUTa (對(duì)應(yīng)于時(shí)鐘信號(hào)Qtl)的波形被以粗線突出顯示。
為了理解圖12的下半部圖，在波形Qtl上指示出三個(gè)點(diǎn)70、72和74，并且在波形 IOUTa·上指示出相應(yīng)的三個(gè)點(diǎn)80、82和84。
在點(diǎn)70處，波形Qtl處于其峰值，即處于VDD，而其他時(shí)鐘信號(hào)01至03遠(yuǎn)低于其峰值。因此，晶體管58A被完全接通，而晶體管5&至581)基本上被關(guān)斷。因此，在相應(yīng)的點(diǎn) 80處，電流IOUTa等于ITm，而其他電流IOUTb和IOUTd (以及未示出的電流IOUTc)基本上等于O。
在先于點(diǎn)70的點(diǎn)72處，波形Qtl正朝著其峰值上升，但尚未達(dá)到其峰值。另外，在點(diǎn)72處，波形e3正從其峰值下降。重要的是，在點(diǎn)72處，時(shí)鐘信號(hào)03和Qtl具有相等的值。因此，晶體管584的接通程度相同，因?yàn)樗鼈兊脑礃O端是連接在一起的。在點(diǎn)72處，時(shí)鐘信號(hào)0:和e2也彼此相等并且足夠地低，以確保晶體管58。關(guān)斷。因此，在這個(gè)時(shí)間點(diǎn)，電流Itai1j的一半流經(jīng)晶體管58d, —半流經(jīng)晶體管58a,如點(diǎn)82所示,從而IOUTd=IOUTa= (Itail)/2。點(diǎn)74等同于點(diǎn)72，只不過(guò)在這個(gè)點(diǎn)是晶體管584和58B都接通。因此，在相應(yīng)的點(diǎn) 84，IOUTa=IOUTb= (I狐)/2。因此，應(yīng)當(dāng)明了，每個(gè)電流波形的三個(gè)點(diǎn)(例如，電流波形IOUTa的點(diǎn)80、82和84)在時(shí)間上相對(duì)于時(shí)鐘波形是固定的，并且在幅值上相對(duì)于電流I皿是固定的。S卩，以IOUTa為例，在點(diǎn)80處，電流等于Itail,而在點(diǎn)82和84處，電流等于半Itailo點(diǎn)80,82和84的位置相對(duì)于時(shí)鐘信號(hào)％至G3是固定的。這對(duì)于電流IOUTb至IOUTd也成立。關(guān)注點(diǎn)70、72和74表明，對(duì)于本實(shí)施例而言，時(shí)鐘信號(hào)的上部是重要的，而下部則不那么重要(從而，例如，下部的確切形狀并不至關(guān)緊要)。 因此，波形10^\至IOUTd的電流脈沖都具有相同的形狀，并且該形狀是由時(shí)鐘信號(hào)的升余弦形狀限定的。當(dāng)ITAtt的值隨輸入電流Iin而波動(dòng)時(shí)，脈沖也就是相應(yīng)地按比例增大或減小。這一點(diǎn)可從圖13看出，該圖示出了當(dāng)ITAtt增大并隨后又減小時(shí)IOUTa至IOUTd的波形。脈沖的峰跟隨ITAtt，并且兩個(gè)相鄰脈沖具有相等值的點(diǎn)(即，交叉點(diǎn))跟隨半ITAtt。此操作具有相當(dāng)大的益處。因?yàn)椴蓸用}沖都具有由升余弦時(shí)鐘波形限定的相同形狀，頻率響應(yīng)/滾降因此在數(shù)學(xué)上由余弦曲線限定，結(jié)果，從輸入Iin到輸出Itm的模擬帶寬非常高，通常大于100GHz。另外，電路中的尾節(jié)點(diǎn)(例如，圖10中的節(jié)點(diǎn)60和66)處的電壓電平在操作期間不會(huì)有很大波動(dòng)。作為說(shuō)明，在圖10中，開(kāi)關(guān)是在飽和區(qū)中操作的nMOS開(kāi)關(guān)，其源極端連結(jié)在一起，以形成有關(guān)尾節(jié)點(diǎn)。因此，這些開(kāi)關(guān)以具有低輸入阻抗和高輸出阻抗的共源共柵(cascode)的形式操作。因?yàn)槲补?jié)點(diǎn)處的電壓電平不會(huì)隨著輸入信號(hào)而有很大移動(dòng)，所以這些節(jié)點(diǎn)可被認(rèn)為是虛擬地，并且對(duì)這些尾節(jié)點(diǎn)處的寄生電容的敏感性降低。在圖3中，晶體管22必須驅(qū)動(dòng)電容器28。因此存在高電阻和相對(duì)高的電容，從而給出相對(duì)低的帶寬，并且由于電容器28中的相當(dāng)大的失配，帶寬是不可預(yù)測(cè)的。與之不同，在本實(shí)施例中，nMOS開(kāi)關(guān)不必驅(qū)動(dòng)電容器28 ;它們具有較低的導(dǎo)通電阻，并且尾節(jié)點(diǎn)具有微小的寄生電容(尾節(jié)點(diǎn)對(duì)該寄生電容不敏感，如上所述)。這樣就給出了精確且可重復(fù)的高帶寬?？傊?，本實(shí)施例的電路是傳送具有限定的形狀的電流脈沖的快速模擬電路。該電路因此具有已知、可重復(fù)、精確且恒定的高帶寬。因此，可以利用一濾波器(如下所述)來(lái)例如以數(shù)字方式針對(duì)該已知帶寬進(jìn)行補(bǔ)償。正如從下文中將會(huì)清楚的，解復(fù)用器46的操作方式類似于采樣器42，從而產(chǎn)生了采樣和解復(fù)用電路上的這種高帶寬精確操作。另外，采樣電路42通過(guò)真實(shí)地經(jīng)由不同的輸出IOUTa至IOUTd導(dǎo)引幅值依賴于輸入信號(hào)Iin的電流Ita1L來(lái)操作。輸入電流IttIL并不會(huì)(以電壓模式ADC中電壓被拷貝的方式)被從一級(jí)拷貝到另一級(jí)(解復(fù)用器46的結(jié)構(gòu)和操作方法類似于采樣電路42，從而形成了后續(xù)的這種級(jí))。取而代之，被導(dǎo)引或路由經(jīng)過(guò)電路的是實(shí)際電流ITm。所有電流Iim都通過(guò)并到達(dá)輸出。注意，雖然在此情況下傳統(tǒng)電流的流動(dòng)方向是從輸出到輸入，但是對(duì)于從輸入流動(dòng)到輸出的電流，原理是相同的，并且實(shí)際上，電流IOUTa至IOUTd的圖線被示為正值(在例如圖10中這些電流的方向被示為從輸出到輸入)，以幫助從概念上理解電路的操作。 總之，如果所有的“輸出”電流被加在一起，則結(jié)果將與Iim相同。
采樣器42的此操作的另一優(yōu)點(diǎn)在于該操作不會(huì)遭受很大的依賴于輸入信號(hào)的采樣延遲。正如從下文中將清楚并且上文已簡(jiǎn)要論述的,共尾節(jié)點(diǎn)60和66處的電壓可被配置為在操作期間非常穩(wěn)定，使其只容許大約50-70mV的起伏。采樣定時(shí)如上所述完全由時(shí)鐘信號(hào)θο至θ3控制，(因?yàn)殚_(kāi)關(guān)晶體管的源極端都被連結(jié)在一起)。因此，與早前參考圖 3至5說(shuō)明的依賴于信號(hào)的延遲形成對(duì)照，Iin的變化不會(huì)導(dǎo)致任何依賴于信號(hào)的延遲。因此，也消除了相關(guān)的失真。
假定時(shí)鐘信號(hào)Θ ^至Θ 3是理想的，即沒(méi)有幅度噪聲和相位噪聲(抖動(dòng))，則任何誤差都主要(即，忽略不重要的依賴于信號(hào)的誤差)由開(kāi)關(guān)晶體管之間的失配引起(而稍后將應(yīng)對(duì)這種失配)。
另一個(gè)優(yōu)點(diǎn)在于，即使存在某些例如由于時(shí)鐘偏離和/或失配引起的采樣誤差， 輸入電流1皿(其依賴于輸入Iin)也仍必須在輸出電流IOUTa至IOUTd之間分配。S卩，電流沒(méi)有丟失；一般來(lái)說(shuō)，所有進(jìn)入的電流都必須出來(lái)。這個(gè)原則被證明對(duì)ADC電路40的校準(zhǔn)操作尤其有用，下文中將詳細(xì)描述這一點(diǎn)。
因?yàn)樵诒緦?shí)施例中使用了四個(gè)時(shí)間交織的正弦型時(shí)鐘信號(hào)(在此情況下是升余弦)，所以形成了驅(qū)動(dòng)相應(yīng)的四個(gè)開(kāi)關(guān)(例如，圖10中的開(kāi)關(guān)58α至58d)所需的25%占空因數(shù)的脈沖，即使時(shí)鐘信號(hào)本身(是正弦型的)天然地具有50%的占空因數(shù)。即，對(duì)于輸入電流信號(hào)的X路分割(在上文中X=4)，可以使用50%占空因數(shù)的正弦型時(shí)鐘信號(hào)來(lái)產(chǎn)生100/X% 占空因數(shù)的脈沖。與之不同，如果使用開(kāi)關(guān)邏輯電平(硬開(kāi)關(guān)式)時(shí)鐘信號(hào)，則必須使用本身具有100/X% (在X=4的情況下為25%)占空因數(shù)的時(shí)鐘信號(hào)來(lái)產(chǎn)生100/X% (在X=4的情況下為25%)占空因數(shù)的脈沖。因此，本實(shí)施例是有利的，尤其在考慮高頻操作時(shí)更是如此，這是因?yàn)榭梢允褂?0%占空因數(shù)的時(shí)鐘信號(hào)(即使當(dāng)X=3或更大時(shí))。
采樣電路42的另一個(gè)優(yōu)點(diǎn)在于，晶體管的柵極可被直接驅(qū)動(dòng)，而不需要中間緩沖器，例如圖3中的緩沖器2 4。這是因?yàn)椋琕CO輸出往往是正弦型的，并且本電路被配置為接受正弦型時(shí)鐘信號(hào)。這種直接驅(qū)動(dòng)可包括中間的AC耦合，例如經(jīng)由電容器。利用這種直接驅(qū)動(dòng)，采樣電路42的晶體管的柵極電容可作為VCO內(nèi)的必要電容的一部分被包括在VCO 44 的設(shè)計(jì)中。因此，柵極電容實(shí)際上被吸收在VCO內(nèi)，從而采樣電路42就好像柵極電容為零那樣操作。因此，有效地去除了柵極電容引起的開(kāi)關(guān)延遲。另外，由于能夠不使用諸如緩沖器24之類的緩沖器來(lái)生成方波(即，脈沖波或開(kāi)關(guān)邏輯波)，因此可以避免相關(guān)聯(lián)的噪聲和延遲失配。例如，如果需要四相方波，則將會(huì)需要四個(gè)具有相關(guān)聯(lián)的失配的緩沖器。
圖14示出了采樣電路42的仿真結(jié)果。為了仿真，電路42被配置為在56GS/s下操作，并且被提供以具有IGHz正弦波的形式的輸入電流信號(hào)IIN。
四個(gè)圖中最上方那一個(gè)示出了四個(gè)時(shí)鐘信號(hào)Qtl至θ3，其中每一個(gè)是14GHz升余弦信號(hào)，從而能夠?qū)崿F(xiàn)所希望的整體56GS/s的采樣率。四個(gè)圖中從頂部起的第二個(gè)示出了部分54的四個(gè)輸出信號(hào)IOUTa至I0UTD，并且四個(gè)圖中第三個(gè)示出了部分56的輸出信號(hào) 10^^至IOUTBd的等同蹤跡。最下方的圖示出了差分輸出信號(hào)的兩個(gè)成分之間的差異，SP， 概括來(lái)說(shuō)是I0UT-10UTB。在這種差分電路中，希望的輸出是“差異”信號(hào)。
圖15示出了圖14的仿真結(jié)果的放大部分，其中更清楚地示出了脈沖形狀和時(shí)鐘信號(hào)?？梢郧宄吹剿玫降墓潭}沖形狀。中間兩個(gè)圖中的脈沖的峰跟隨ITm，從而在由DC電流源62和68限定的DC電平周圍波動(dòng)。用于仿真的電路成分值類似于圖16的電路(在下文中描述)中使用的那些，只不過(guò)阻抗減半，電流源加倍，并且在輸入VINP和VDM處串聯(lián)設(shè)置了 25Q電阻器。這使得輸入阻抗保持按指標(biāo)，電壓擺動(dòng)保持相同，并且電流信號(hào)加倍。整體輸入IGHz信號(hào)可被看作下方圖的包絡(luò)。輸入信號(hào)由相繼的脈沖的峰值以及相繼的脈沖下的面積兩者來(lái)表示；因?yàn)槊}沖的限定形狀，當(dāng)面積加倍時(shí)峰值也加倍，反之亦然。如前所述，ADC電路40在電流域中操作，即，實(shí)際上作為電流模式ADC來(lái)操作。結(jié)果，所需要的輸入信號(hào)是電流信號(hào)。然而，需要使用ADC或采樣器的典型信號(hào)是電壓域信號(hào)，其中所考查的變量是電壓而不是電流。圖16是采樣電路42的示例性實(shí)現(xiàn)方式102的示意電路圖，可以向該采樣電路42施加輸入差分電壓信號(hào)?！?shí)現(xiàn)方式102類似于電路42，包括用于差分信號(hào)的所謂的“正”和“負(fù)”成分的兩個(gè)部分54和56。與之前一樣，部分54包括連接到共尾節(jié)點(diǎn)60的開(kāi)關(guān)晶體管58A至58D，并且部分56包括連接到共尾節(jié)點(diǎn)66的開(kāi)關(guān)晶體管64a至64d。實(shí)現(xiàn)方式102基本上通過(guò)以下方式來(lái)工作接收輸入電壓信號(hào)并通過(guò)使用電阻來(lái)將接收到的輸入電壓信號(hào)無(wú)源地轉(zhuǎn)換成等效的輸入電流信號(hào)。實(shí)現(xiàn)方式102因此包括輸入端104 (VINP)和106 (VI匪)，用于分別接收輸入電壓信號(hào)的“正”和“負(fù)”成分。輸入端104和106各自經(jīng)由電阻器110和電感器112連接到共享的端子108。輸入端104和輸入端106還各自經(jīng)由電阻器114連接到其相應(yīng)的共尾節(jié)點(diǎn)60和66。共享端子108經(jīng)由共享的DC電流源116連接到基準(zhǔn)電勢(shì)，該基準(zhǔn)電勢(shì)的電壓電平低于VINP和VIW的電壓電平，并且可能實(shí)際上是負(fù)的。一組示例性的電阻值在圖16中示出。這些值是在假定下述示例性設(shè)計(jì)目標(biāo)的情況下選擇的朝著開(kāi)關(guān)晶體管(采樣器開(kāi)關(guān))看入共尾節(jié)點(diǎn)60和66中每一個(gè)的輸入阻抗是50 Q ,并且看入輸入端104和106中每一個(gè)的輸入阻抗也是50 Q ,如圖16所不。另一個(gè)不例性目標(biāo)是當(dāng)以65nm硅技術(shù)實(shí)現(xiàn)時(shí)，使電路具有從VIN到IOUT的大于IOOGHz的模擬帶寬。通過(guò)將電阻器110設(shè)定為100Q并將電阻器114設(shè)定為50 Q，可以獲得在DC下為100 Q并且在高頻下(例如，在IOOGHz下)為50 Q的朝著各個(gè)共尾節(jié)點(diǎn)60和66看入輸入端104和106的阻抗Z1，在DC下為100Q并且在高頻下為無(wú)窮大的朝著共享端108看入輸入端104和106的阻抗Z2,因此在整個(gè)帶寬上在每個(gè)輸入端104、106處獲得50 Q的輸入阻抗ZIN。這是因?yàn)?，采樣器開(kāi)關(guān)在大約IOOGHz下看起來(lái)是電容性的，并且被尾部中的串聯(lián)電感器112 (大約IOOpH)所補(bǔ)償。高頻下無(wú)窮大的阻抗Z2的一個(gè)優(yōu)點(diǎn)在于，共享節(jié)點(diǎn)108實(shí)際上充當(dāng)AC地，從而使得共享電流源116中的電容被屏蔽在電路的操作之外。簡(jiǎn)單地說(shuō)，電感112隔離了電流源116中的任何電容，因?yàn)樗鼈儽舜搜a(bǔ)償。換句話說(shuō)，因?yàn)殡娐肥遣罘智移胶獾?，所以?jié)點(diǎn)108處的電壓不會(huì)有太大移動(dòng)，因此在節(jié)點(diǎn)108處沒(méi)有信號(hào)，并且該節(jié)點(diǎn)對(duì)電容不敏感。對(duì)于此設(shè)計(jì)，發(fā)現(xiàn)電路在DC至IOOGHz以上有希望的50 Q輸入電阻，并且即使電阻具有+/-10%的容差(未修整)，這也是可能的(S卩，輸入電阻隨著頻率變化是穩(wěn)定的)。BP,電阻上的容差可能導(dǎo)致在將近頻率響應(yīng)的中部之處出現(xiàn)輕微的起伏，但是在實(shí)際實(shí)施例中這被認(rèn)為是可接受的。還發(fā)現(xiàn)，通過(guò)例如以600mVpp信號(hào)的形式在兩個(gè)輸入端104和106 之間施加電壓輸入，這在共尾節(jié)點(diǎn)60和66處給出了大約+/-75mV的起伏并且在IDC=6. 5mA 的情況下在采樣開(kāi)關(guān)中給出了大約+/-50%的電流調(diào)制。
此電路設(shè)計(jì)的優(yōu)點(diǎn)因此包括ΖΙΝ=50Ω，電流源116中的電容基本沒(méi)有作用，并且?guī)挿浅?大于100GHz)。另外，通過(guò)使用串聯(lián)電阻器110和114，電路具有天生的ESD (靜電放電)免疫，并且可以減少或者甚至去除電路輸入管腳處的ESD 二極管。另外，Vin共模大約為0，并且電流源116低于GND (如上所述)，并且只需要低電流負(fù)電源，例如-1V。
為了更好地明了由圖16的V-1電路帶來(lái)的優(yōu)點(diǎn)，可以與在不知道本發(fā)明的情況下在ADC電路中可能看來(lái)更合適的V-1轉(zhuǎn)換電路進(jìn)行比較。具體而言，跨導(dǎo)級(jí)(即，有源V-1 轉(zhuǎn)換電路)是可考慮用于ADC電路中的一類V-1轉(zhuǎn)換電路?？鐚?dǎo)級(jí)例如可用于提供真實(shí)的 V-1轉(zhuǎn)換，即使在要被施加以電流信號(hào)的節(jié)點(diǎn)(例如，圖16中的節(jié)點(diǎn)60)處存在預(yù)期的電壓起伏的情況下也是如此。然而，這種有源跨導(dǎo)級(jí)的輸入阻抗具有相對(duì)較低的帶寬限度(例如，IOGHz)，從而使得在給定上述示例性目標(biāo)(B卩，大于IOOGHz的希望帶寬)的情況下它是不合適的。在高頻下(例如，高于10GHz)，這種跨導(dǎo)級(jí)可能成為一個(gè)重大的噪聲和失真成因，并且還可能使得輸入匹配不良。與之不同，本示例性實(shí)現(xiàn)方式102提供了隨著頻率變化具有基本上恒定的(g卩，電阻性的)輸入阻抗的被動(dòng)轉(zhuǎn)換裝置(在上述示例中，在DC至100GHz以上提供了 50Ω的輸入阻抗)。示例性的實(shí)現(xiàn)方式102使能實(shí)現(xiàn)良好的輸入匹配，并且可用在高頻下，而不會(huì)成為重大的噪聲或失真成因。在本發(fā)明的實(shí)際實(shí)施例中，已經(jīng)發(fā)現(xiàn)，尾節(jié)點(diǎn)(例如，圖16中的節(jié)點(diǎn)60和66)處的起伏是可以容忍的，因?yàn)槿匀豢梢詫?shí)現(xiàn)程度足夠的線性(例如，等于8的ΕΝ0Β)。
圖17是ADC電路40的一些部分的示意電路圖，可用于理解解復(fù)用器46的結(jié)構(gòu)和操作。
為了簡(jiǎn)單，只示出了采樣電路42的一部分，其中使用了圖16的實(shí)現(xiàn)方式102。即， 只示出了“正”部分54，并且省略了該“正”部分54的元件以避免使圖17過(guò)于復(fù)雜。
關(guān)于解復(fù)用器46,只不出了用于輸出IOUTa的解復(fù)用電路46。對(duì)于其他七個(gè)輸出 IOUTb至IOUTd以及IOUTBa至IOUTBd,也可提供類似的電路。
如圖17所示，本實(shí)施例中的解復(fù)用器46由兩級(jí)形成，即級(jí)46A和46B。第一級(jí)46A 執(zhí)行1: N解復(fù)用，第二級(jí)46B執(zhí)行1: M解復(fù)用。
級(jí)46A和46B—般具有與采樣電路42的采樣開(kāi)關(guān)110的陣列相同的結(jié)構(gòu)。即，每個(gè)級(jí)包括多個(gè)晶體管(在此情況下是η溝道M0SFET)，其源極端在共尾節(jié)點(diǎn)處連接在一起。
根據(jù)以上對(duì)采樣電路42的描述，并且作為示例只考慮“正”部分54，將會(huì)明了，電路將輸入電流Iin分割成X個(gè)時(shí)間交織的脈沖序列，其中在本實(shí)施例中Χ=4。在本實(shí)施例中， 這些脈沖序列是在輸出IOUTa至IOUTd處提供的。采樣電路42從而可被認(rèn)為是執(zhí)行1:Χ解復(fù)用功能。同樣，采樣器42的每個(gè)輸出可被級(jí)46Α進(jìn)一步進(jìn)行1:Ν解復(fù)用，并且級(jí)46Α的每個(gè)輸出可被級(jí)46Β進(jìn)一步進(jìn)行1:Μ解復(fù)用。
在圖17中只示出了一個(gè)完整的被解復(fù)用的路徑。即，輸入電流Iin被解復(fù)用以提供X個(gè)(在此情況下x=4)輸出IOUTa至I0UTD。這些輸出中的每一個(gè)隨后被級(jí)46A進(jìn)行1:N 解復(fù)用，然而這在圖17中只針對(duì)最左側(cè)輸出IOUTa示出。結(jié)果，所示出的那個(gè)級(jí)46A的輸出是輸出IOUTaiq至IOUTaifrl)。(所有的級(jí)46A的)這些輸出中的每一個(gè)隨后被級(jí)46B進(jìn)行1:M解復(fù)用，然而同樣地，這在圖17中只針對(duì)最左側(cè)輸出IOUT■示出。結(jié)果，所示出的那個(gè)級(jí)46B的輸出是輸出IOUTaici2q至IOUTaici2m。其他級(jí)46B產(chǎn)生相應(yīng)的輸出。采樣電路42和解復(fù)用器46 —起執(zhí)行1:Z解復(fù)用功能，其中Z=X XNXM0在本實(shí)施例中，X=4，N=8并且M=10。因此，本實(shí)施例執(zhí)行1:320解復(fù)用，這在“正”側(cè)54產(chǎn)生了 320個(gè)輸出，并且在“負(fù)”側(cè)56產(chǎn)生了相應(yīng)的320個(gè)輸出。圖18是可用于進(jìn)一步理解解復(fù)用器46的操作的示意圖。最上方蹤跡示出了采樣電路42的輸出IOUTa處的脈沖序列，并且下面的蹤跡示出了級(jí)46A的輸出IOUTaiq至I0UTa1(n_d(只示出了 IOUTaici至IOUTai3)的相應(yīng)脈沖序列。從圖18可以明了，脈沖序列IOUTa實(shí)際上被分割成N個(gè)脈沖序列,其中每一個(gè)處于脈沖序列IOUTa的米樣率的1/N。返回圖17，將會(huì)明了，雖然提供給采樣電路42的時(shí)鐘信號(hào)03在此實(shí)施例中是低電壓(例如，具有OV至0. 8V的時(shí)鐘電平)的升余弦波形(這帶來(lái)了先前論述的相關(guān)優(yōu)·點(diǎn))，但是施加到復(fù)用器46的級(jí)46A和46B的時(shí)鐘信號(hào)的規(guī)格相比之下可以有所放松。這是因?yàn)?，在到該?jí)時(shí)，樣本已經(jīng)被取得了，并且在后繼的級(jí)處，采樣率降低了很多。后繼級(jí)處的時(shí)鐘性能因此變得不那么重要。結(jié)果，例如，施加到級(jí)46A和46B的時(shí)鐘信號(hào)可以是數(shù)字時(shí)鐘信號(hào)(即，方波、脈沖式或者開(kāi)關(guān)邏輯信號(hào))而不是正弦波，并且可以是更高電壓的信號(hào)，例如具有OV至1. 2V的時(shí)鐘電平。然而，要注意，對(duì)于這里給出其結(jié)果的仿真而言，始終施加正弦波時(shí)鐘信號(hào)。要注意的重要一點(diǎn)是，解復(fù)用器46不是重大誤差來(lái)源；它們傳遞電流脈沖，而不改變其各自的面積，即使帶寬有所降低。因此，正如從圖16和17清楚可見(jiàn)，本實(shí)施例的采樣和解復(fù)用電路形成了以樹(shù)形結(jié)構(gòu)連接在一起的一系列節(jié)點(diǎn)。對(duì)于電路的兩個(gè)互補(bǔ)部分，這都是成立的，例如參見(jiàn)圖16。在圖16中，節(jié)點(diǎn)60可被認(rèn)為是其樹(shù)形結(jié)構(gòu)的根節(jié)點(diǎn)，其中下一層節(jié)點(diǎn)具有輸出IOUTa至IOUTd,并且(轉(zhuǎn)到圖17)下一層節(jié)點(diǎn)具有輸出IOUTa■至IOUTaici2m (以及其它沒(méi)有示出的)。如上所述，從一層到后續(xù)層的采樣率降低使得從一層到后續(xù)層能夠放松時(shí)鐘規(guī)格。雖然有從一層到另一層的這種放松，但因?yàn)闃颖臼窃?根和第一層節(jié)點(diǎn)之間的)采樣器電路中取得的，所以樣本可以很大程度上不受影響地通過(guò)后續(xù)層。返回參看圖9，解復(fù)用器46的輸出信號(hào)傳遞到ADC庫(kù)48中。ADC庫(kù)48用于產(chǎn)生與輸入其中的各個(gè)電流脈沖的面積相對(duì)應(yīng)的數(shù)字值。當(dāng)然，并不必要輸出數(shù)字值；取而代入，可以輸出模擬值。數(shù)字輸出值只是一種為了與諸如處理器(例如，數(shù)字信號(hào)處理器，DSP)和其他計(jì)算設(shè)備之類的外部數(shù)字系統(tǒng)兼容而有用的輸出格式。圖19是可用于理解ADC庫(kù)48的操作原理的示意圖。為了簡(jiǎn)單起見(jiàn)，只示出了解復(fù)用器46的一個(gè)輸出，即IOUTaici2q,因此所示出的ADC庫(kù)48只表示該特定輸出所需的ADC電路。對(duì)于解復(fù)用器46的所有輸出可以設(shè)置類似的ADC電路48。ADC電路48—般采取電容150的形式。如圖19所示，電容150的值可以是可變的，使得其值可在校準(zhǔn)期間或者在初始設(shè)定階段期間被修整。一般來(lái)說(shuō)，電容150被用來(lái)將電流脈沖從輸出IOUTaici2ci轉(zhuǎn)換成電壓值VOTT。即，每個(gè)脈沖將電容150充電到與有關(guān)脈沖的面積成比例的電壓。這是因?yàn)槊總€(gè)電流脈沖中的電荷量由其面積限定(Q= / I dt)，并且電容150兩端的電壓由該電荷量Q和電容值C限定(V=Q/C)。在電容150兩端保持特定脈沖的電壓Vtm，直到電路48被復(fù)位開(kāi)關(guān)152復(fù)位為止。在保持特定脈沖的電SVott的同時(shí)，可以利用一使用逐次近似寄存器(SAR)的ADC電路來(lái)將該模擬輸出值轉(zhuǎn)換為數(shù)字輸出值。在像本實(shí)施例中那樣的差分電路的情況下，每個(gè)Vtot將具有其互補(bǔ)Vott，并且該對(duì)可被一起施加到差分比較器，以便輸出該對(duì)的單個(gè)數(shù)字輸出。
這種操作模式的一個(gè)優(yōu)點(diǎn)在于，即使在解復(fù)用器46內(nèi)經(jīng)歷了延遲，每個(gè)脈沖中的電荷仍然能夠到達(dá)相關(guān)輸出，只不過(guò)是經(jīng)略長(zhǎng)的時(shí)段到達(dá)。在此情況下，從脈沖產(chǎn)生的電壓 Vqut仍不受影響。為了說(shuō)明這一點(diǎn)，同一電流脈沖的兩個(gè)示例154和156在圖19中示出。 第一脈沖154表示經(jīng)歷最低限度延遲的情況。第二脈沖156表示例如由于電路中的跟蹤電容而經(jīng)歷某種延遲的情況。結(jié)果，脈沖156與脈沖154相比在時(shí)間上有所延長(zhǎng)。重要的是， 兩個(gè)脈沖154和156的面積基本是相同的，因此輸出電壓Vmjt對(duì)于兩者來(lái)說(shuō)是相同的。
(例如由于容差限度引起的)ADC庫(kù)48中的ADC電路兩端的電容150的值的誤差 (即，失配)可能導(dǎo)致ADC電路40的輸出的誤差。因此，獲得盡可能最低的電容失配是有利的。當(dāng)然，在實(shí)際實(shí)施例中，一定程度的電容值失配是不可避免的。然而，本發(fā)明的實(shí)施例在這個(gè)方面與先前考慮的圖3的電壓模式電路相比有天生的優(yōu)點(diǎn)，如下。
首先，電容150的失配的影響比電容28的失配的影響小。這是因?yàn)?，由電?8的失配引起的誤差是在電路20的初始采樣級(jí)(其中這種電容28的數(shù)目較小)導(dǎo)致的，然而由本實(shí)施例中的電容150的失配引起的誤差是在最終ADC級(jí)(其中這種電容150的數(shù)目較大) 導(dǎo)致的。對(duì)于采樣電路42的X個(gè)輸出中的每一個(gè)(在本實(shí)施例中X=4)，專注于其“正”一半和“負(fù)”一半之一，則存在NXM個(gè)輸出(在本實(shí)施例中N=8并且M=10)，其中每一個(gè)具有電容 150。因此，關(guān)于本發(fā)明的實(shí)施例中的電容150的失配，存在平均作用，而這在電路20中是不存在的。可以預(yù)期，由于此原因，本實(shí)施例中由電容失配引起的誤差相對(duì)于圖3中的有按某個(gè)倍數(shù)的減小，該倍數(shù)是針對(duì)圖3中的每個(gè)電容器的電容器數(shù)目的平方根，即，該倍數(shù)為 ■sjNxM (在此情況下為掘)。
第二，圖3電路中的電容器28需要較小，以實(shí)現(xiàn)希望的輸入阻抗，而在這樣小的大小下，失配可能較大。以上給出的·電容器28的示例性大小是16fF。在本實(shí)施例中，電容150 可以相對(duì)較大，因?yàn)樗鼈儾⑽锤浇釉谳斎胩?。電?50例如可以是電容器28的十倍(IOX) 那么大。舉以上的示例，電容150可具有160fF的電容。已經(jīng)發(fā)現(xiàn)，失配的減小與硅中所占面積的增大倍數(shù)的平方根近似成比例(假定是用硅實(shí)現(xiàn)的)，即，與電容值大小的增大倍數(shù)的平方根近似成比例。在本實(shí)施例中，可以預(yù)期，由于此原因，由電容失配引起的誤差將有 νΤο :的減小。
綜合上述兩個(gè)優(yōu)點(diǎn)，在本實(shí)施例中，可以預(yù)期，對(duì)于每個(gè)采樣器通道(在本示例中， 存在四個(gè)這樣的通道)，由電容失配引起的誤差有# )即Af χ/倍的減小 (其中I是電容大小的增大倍數(shù))。
圖20是可用于理解SAR-ADC (逐次近似寄存器-模擬到數(shù)字轉(zhuǎn)換)電路在圖19的電路48中的可能應(yīng)用的示意圖。這種電路可具有以下形式的階段周期復(fù)位(R);采樣(S);I；2 ；3 ；4 ；5 ；6 ；7和8，如圖20所示。在每個(gè)“采樣”階段中，有關(guān)的電流脈沖可被轉(zhuǎn)換成輸出電壓VOTT，并且隨后該電壓Vtot可在接下來(lái)的8個(gè)SAR階段中被轉(zhuǎn)變成8位數(shù)字值。接下來(lái)的“復(fù)位”階段則使電路為下一電流脈沖作好準(zhǔn)備。
圖21是可用于理解ADC電路40的可能布局的示意圖。為了簡(jiǎn)單起見(jiàn)，只示出了電路40的一些部分。從圖21可見(jiàn)，假定X=4，N=8并且M=IO，則采樣器42具有四個(gè)輸出到四個(gè)解復(fù)用器第一級(jí)46A。每個(gè)解復(fù)用器級(jí)46A具有8個(gè)輸出(僅針對(duì)最上方的解復(fù)用器第一級(jí)46A示出這一點(diǎn))到8個(gè)解復(fù)用器第二級(jí)46B (僅針對(duì)最上方的解復(fù)用器第一級(jí)46A的最下方輸出示出了 8個(gè)解復(fù)用器第二級(jí)46B之一)。每個(gè)解復(fù)用器第二級(jí)46B具有10個(gè)輸出，其中每一個(gè)去到其自己的ADC。以圖21所示的方式，可以分布解復(fù)用器第二級(jí)46B的開(kāi)關(guān)，以使得它們接近ADC庫(kù)48中其各自的子ADC電路，從而使最終開(kāi)關(guān)與電容150之間的跟蹤長(zhǎng)度達(dá)到最低限度。如上所述，參考圖9，在ADC電路40中設(shè)置了校準(zhǔn)單元52以校準(zhǔn)其操作。具體而言，校準(zhǔn)單元52能夠?qū)κ褂弥械腁DC電路40執(zhí)行這種校準(zhǔn)，即，無(wú)需使其“離線”。校準(zhǔn)單元52的操作依賴于以下原理，即采樣電路42將輸入電流分配到電流脈沖的流中，即，被采樣的電流全部出現(xiàn)在輸出處的脈沖中。大體想法是，VCO/采樣器時(shí)鐘或開(kāi)關(guān)中的定時(shí)誤差會(huì)影響電流脈沖的面積，因而影響ADC輸出值。更具體而言，如圖22所示，因?yàn)樗械碾娏鞅环峙涞矫}沖中，因此如果一個(gè)脈沖的面積由于這種誤差而(相對(duì)于其在 無(wú)誤差環(huán)境中的預(yù)期面積)增大，則另一個(gè)脈沖或一組脈沖必然經(jīng)歷相應(yīng)的面積減小，因?yàn)檩斎腚娏鞅环峙涞捷敵鲭娏髦?沒(méi)有添加或去除電流)。類似地，如果一個(gè)脈沖的面積由于誤差而減小，則另一個(gè)脈沖或一組脈沖則必然經(jīng)歷相應(yīng)的面積增大。要注意的一點(diǎn)是，因?yàn)闀r(shí)鐘信號(hào)是正弦型的(其就上升和下降時(shí)間而言是慢信號(hào)，與快速的傳統(tǒng)數(shù)字開(kāi)關(guān)邏輯或方波信號(hào)相比)，所以電流脈沖的面積對(duì)時(shí)鐘信號(hào)的相位或幅值誤差和/或采樣開(kāi)關(guān)之間的失配的敏感性達(dá)到了最高限度。換句話說(shuō)，以開(kāi)關(guān)失配為例，對(duì)正弦型時(shí)鐘信號(hào)的使用使得從AVth (采樣開(kāi)關(guān)的閾值電壓的變化，其表示失配)到A / I (由閾值電壓的變化而導(dǎo)致的由此得到的電流脈沖的面積變化)的增益達(dá)到最高限度。這種敏感性使得，與時(shí)鐘信號(hào)是例如開(kāi)關(guān)邏輯電平信號(hào)的情況相比，可以更容易地檢測(cè)到這些類型的誤差。與之相對(duì)照，如果時(shí)鐘信號(hào)是開(kāi)關(guān)邏輯電平時(shí)鐘信號(hào)，則輸出脈沖面積對(duì)失配的敏感性將在很大程度上丟失。從統(tǒng)計(jì)上來(lái)說(shuō)，隨著時(shí)間的過(guò)去，可以預(yù)期，四個(gè)ADC庫(kù)48的平均數(shù)字輸出彼此相同。通過(guò)比較這些ADC庫(kù)的平均數(shù)字輸出，可以檢測(cè)到不同類型的誤差(如上文所簡(jiǎn)述的)，并且作為結(jié)果，可以執(zhí)行校準(zhǔn)來(lái)校正這些誤差或針對(duì)這些誤差進(jìn)行補(bǔ)償。現(xiàn)在將聯(lián)系圖23和24來(lái)說(shuō)明此原理。圖23是圖12所示的波形的部分重復(fù)。在上半部圖中，示出了時(shí)鐘03、0i的部分波形。專注于時(shí)鐘0。，因此在虛線形式示出時(shí)鐘93和01()下半部圖示出了三個(gè)脈沖形狀，標(biāo)記為PyPc^PP1，它們意圖示意性地表示分別與由時(shí)鐘％、叭和G1生成的米樣電路42的輸出相對(duì)應(yīng)的平均數(shù)字輸出功率。圖23中的波形0 3、9 C1和9丨表不米樣器電路42的有效柵極驅(qū)動(dòng)，這些柵極驅(qū)動(dòng)將會(huì)產(chǎn)生相等大小的平均數(shù)字輸出功率P3、P0和P1Q圖23還示出了有效柵極驅(qū)動(dòng)0 Q_P，其例如可能源自于VCO 44中的定時(shí)誤差。有效柵極驅(qū)動(dòng)0 C1-P意圖為源自于這種定時(shí)誤差的有效柵極驅(qū)動(dòng)Qtl的相移版本。在此情形下，可以預(yù)期，功率P3將增大例如10%，功率Ptl將保持不變，并且功率P1將會(huì)按照P3的增大而減小，同樣例如減小10%。檢測(cè)平均數(shù)字輸出功率PyPc^PP1的這種式樣的變化因此將表明關(guān)于時(shí)鐘e ^的VCO 44中的定時(shí)誤差的存在。與圖23中一樣，圖24是圖12所示的波形的部分重復(fù)。因此，圖24中的波形0 3、θ。、Θ PPyPc^PP1與圖23中的相同。
圖24中還示出了有效柵極驅(qū)動(dòng)0Q_M，其例如可能源自于采樣電路42中的采樣開(kāi)關(guān)584至58 (或者6\至641))之一中的閾值電壓(Vth)誤差(失配)。有效柵極驅(qū)動(dòng)Θ _因此意圖為源自于這種Vth誤差的有效柵極驅(qū)動(dòng)Qtl的幅值減小后的版本。在此情形下，可以預(yù)期，功率Ptl將減小例如20%,并且相鄰的功率P3和P1將會(huì)按照該減小而同等地增大，例如各自增大10%。檢測(cè)平均數(shù)字輸出功率PyPtl和P1的這種式樣的變化因此將表明這種Vth誤差的存在。
作為示例，現(xiàn)在將考慮用于應(yīng)對(duì)圖24中的那類誤差的可能方法。對(duì)于此示例，將認(rèn)為，采樣開(kāi)關(guān)Stl產(chǎn)生輸出功率Ptl,并且采樣開(kāi)關(guān)S1產(chǎn)生輸出功率Pp在此示例中，開(kāi)關(guān)Stl 和S1是差分對(duì)的相應(yīng)開(kāi)關(guān)。
以下式子可用來(lái)找出采樣開(kāi)關(guān)Stl中的閾值電壓誤差Λ V·和采樣開(kāi)關(guān)S1中的閾值電壓誤差A(yù)Vthi的量度。
偏移量誤差=Pc1-P1— k (Vtho-Vthi)
增益誤差=Po+Pi— k (VTH0+VTH1)
其中k是常數(shù)。
權(quán)利要求
1.用于對(duì)電流信號(hào)進(jìn)行采樣的電流模式電路，該電路包括 第一節(jié)點(diǎn)，被配置為接收所述電流信號(hào)； X個(gè)第二節(jié)點(diǎn)，能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)；以及導(dǎo)引電路，被配置為控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間的連接，從而隨著時(shí)間的流逝，沿著所述路徑中的不同路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包， 其中 X是大于或等于3的整數(shù)；并且 所述導(dǎo)引電路包括 控制信號(hào)生成電路，被配置為生成X個(gè)時(shí)間交織正弦型控制信號(hào)；以及 開(kāi)關(guān)電路，沿著所述路徑分布并被配置為基于X個(gè)正弦型控制信號(hào)來(lái)控制所述連接， 其中，所述控制信號(hào)相對(duì)彼此是均勻時(shí)間交織的。
2.如權(quán)利要求1所述的電流模式電路， 其中，X=4。
3.如權(quán)利要求1電流模式電路，其中，X個(gè)路徑中的每一個(gè)被所述X個(gè)控制信號(hào)中不同的一個(gè)所控制，并且所述X個(gè)路徑中的每一個(gè)在所述控制信號(hào)中的對(duì)應(yīng)一個(gè)處于最大值或者在最大值附近時(shí)是導(dǎo)通的，而在所述控制信號(hào)中的對(duì)應(yīng)的一個(gè)處于最小值或者在最小值附近時(shí)是不導(dǎo)通的。
4.如權(quán)利要求3所述電流模式電路， 其中，當(dāng)所述控制信號(hào)中的兩個(gè)具有相同的值時(shí)，它們的對(duì)應(yīng)路徑具有基本上相同水平的導(dǎo)通。
5.如權(quán)利要求3所述的電流模式電路， 其中，所述開(kāi)關(guān)電路包括與所述路徑相對(duì)應(yīng)的晶體管；并且 對(duì)于所述路徑中的每個(gè)，對(duì)應(yīng)晶體管被連接為使得該對(duì)應(yīng)晶體管的溝道形成該路徑的一部分并且該對(duì)應(yīng)晶體管被該路徑的控制信號(hào)所控制。
6.如權(quán)利要求5所述的電流模式電路， 其中所述晶體管是具有柵極端的MOSFET ;并且 對(duì)于所述路徑中的每個(gè)，對(duì)應(yīng)晶體管的柵極端被連接來(lái)接收該路徑的控制信號(hào)。
7.如權(quán)利要求1所述的電流模式電路，包括 配置來(lái)接收輸入電壓信號(hào)的輸入節(jié)點(diǎn)；以及 連接在所述輸入節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間的轉(zhuǎn)換電路，該轉(zhuǎn)換電路被配置為將輸入電壓信號(hào)轉(zhuǎn)換成電流信號(hào)，該轉(zhuǎn)換電路是無(wú)源電路，包括用于將所述輸入電壓信號(hào)轉(zhuǎn)換成所述電流信號(hào)的電阻。
8.如權(quán)利要求7所述的電流模式電路， 其中，所述轉(zhuǎn)換電路包括電阻器網(wǎng)絡(luò)，該電阻器網(wǎng)絡(luò)具有所述電阻并且被配置為使得所述輸入節(jié)點(diǎn)隨著頻率變化具有恒定的輸入阻抗。
9.如權(quán)利要求8所述的電流模式電路， 其中，所述第一節(jié)點(diǎn)具有電容性輸入阻抗，并且所述電阻器網(wǎng)絡(luò)包括針對(duì)所述第一節(jié)點(diǎn)處的電容性輸入阻抗進(jìn)行補(bǔ)償?shù)碾姼小?br> 10.如權(quán)利要求8所述的電流模式電路，其中，所述電阻器網(wǎng)絡(luò)被配置為使得所述第一節(jié)點(diǎn)處的電壓波動(dòng)對(duì)將所述輸入電壓信號(hào)轉(zhuǎn)換成所述電流信號(hào)的轉(zhuǎn)換的影響被按比例減小。
11.如權(quán)利要求10所述的電流模式電路， 其中，所述電阻器網(wǎng)絡(luò)包括配置為使得電壓波動(dòng)的影響被按比例減小的電勢(shì)分配器電路。
12.如權(quán)利要求1所述的電流模式電路，包括 生成電路，被配置為對(duì)于通過(guò)所述第二節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值；以及 校準(zhǔn)電路，被配置為組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且基于所述一個(gè)或多個(gè)組合樣本值來(lái)校準(zhǔn)電路的操作， 其中，所述校準(zhǔn)電路被配置為組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的一個(gè)第二節(jié)點(diǎn)的樣本值以為所述第二節(jié)點(diǎn)中的所述一個(gè)第二節(jié)點(diǎn)生成組合樣本值，并且基于該組合樣本值和一基準(zhǔn)值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。
13.如權(quán)利要求1所述的電流模式電路，包括 生成電路，被配置為對(duì)于通過(guò)所述第二節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值；以及 校準(zhǔn)電路，被配置為組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且基于所述一個(gè)或多個(gè)組合樣本值來(lái)校準(zhǔn)電路的操作， 其中，所述校準(zhǔn)電路被配置為組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第一候選的樣本值以為所述第二節(jié)點(diǎn)中的第一候選生成第一組合樣本值，并且組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第二候選的樣本值以為所述第二節(jié)點(diǎn)中的第二候選生成第二組合樣本值， 其中，所述校準(zhǔn)電路被配置為基于所述第一組合樣本值和所述第二組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。
14.如權(quán)利要求1所述的電流模式電路，包括 生成電路，被配置為對(duì)于通過(guò)所述第二節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值；以及 校準(zhǔn)電路，被配置為組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且基于所述一個(gè)或多個(gè)組合樣本值來(lái)校準(zhǔn)電路的操作， 其中，所述校準(zhǔn)電路被配置為，對(duì)于所述第二節(jié)點(diǎn)中的每個(gè)，組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的每個(gè)的樣本值以為所述第二節(jié)點(diǎn)中的每個(gè)生成組合樣本值，并且基于所述第二節(jié)點(diǎn)的組合樣本值之間進(jìn)行的比較來(lái)校準(zhǔn)電路的操作。
15.如權(quán)利要求1所述的電流模式電路，包括 生成電路，被配置為對(duì)于通過(guò)所述第二節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值；以及 校準(zhǔn)電路，被配置為組合來(lái)自所述第二節(jié)點(diǎn)中的一個(gè)或多個(gè)的樣本值以提供一個(gè)或多個(gè)組合樣本值，并且基于所述一個(gè)或多個(gè)組合樣本值來(lái)校準(zhǔn)電路的操作， 其中，所述校準(zhǔn)電路被配置為通過(guò)影響所述控制信號(hào)生成電路和所述開(kāi)關(guān)電路中的至少一個(gè)的操作來(lái)校準(zhǔn)電路的操作。
16.如權(quán)利要求15所述的電流模式電路，其中，校準(zhǔn)電路被配置為通過(guò)對(duì)控制信號(hào)的相位和幅值中的至少一個(gè)進(jìn)行控制來(lái)校準(zhǔn)電路的操作。
17.如權(quán)利要求16所述的電流模式電路， 其中，每個(gè)所述第二節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間的導(dǎo)通性連接由對(duì)應(yīng)的控制信號(hào)控制，所述校準(zhǔn)電路被配置為組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第一候選的樣本值以為所述第二節(jié)點(diǎn)中的第一候選生成第一組合樣本值，并且組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第二候選的樣本值以為所述第二節(jié)點(diǎn)中的第二候選生成第二組合樣本值， 其中，所述校準(zhǔn)電路被配置為控制所述第二節(jié)點(diǎn)中的所述第一候選和所述第二候選中的至少一個(gè)的控制信號(hào)的相位和幅度中的至少一個(gè)，使得所述第二節(jié)點(diǎn)的所述第一候選和所述第二候選的第一組合樣本值和第二組合樣本值之間的差異得到補(bǔ)償。
18.如權(quán)利要求15所述的電流模式電路， 其中，所述校準(zhǔn)電路被配置為控制所述開(kāi)關(guān)電路對(duì)所述控制信號(hào)的依賴性，以執(zhí)行校準(zhǔn)。
19.如權(quán)利要求18所述的電流模式電路，其中 所述開(kāi)關(guān)電路包括所述路徑中的每個(gè)的晶體管； 對(duì)于所述路徑中的每個(gè)，晶體管被連接使得該晶體管的溝道形成對(duì)應(yīng)路徑的一部分并且使得該晶體管受該對(duì)應(yīng)路徑的第二節(jié)點(diǎn)的控制信號(hào)控制； 所述校準(zhǔn)電路被配置為組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第一候選的樣本值以為所述第二節(jié)點(diǎn)中的第一候選生成第一組合樣本值，并且組合隨著時(shí)間的流逝所述第二節(jié)點(diǎn)中的第二候選的樣本值以為所述第二節(jié)點(diǎn)中的第二候選生成第二組合樣本值；并且所述校準(zhǔn)電路被配置為控制沿所述第二節(jié)點(diǎn)的第一候選和第二候選之一或者兩者的路徑的晶體管的柵極電壓和體電壓，使得所述第二節(jié)點(diǎn)的第一候選和第二候選的第一組合樣 本值和第二組合樣本值之間的差異得到補(bǔ)償。
20.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為具有樹(shù)形結(jié)構(gòu)； 所述第一節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的根節(jié)點(diǎn)； 所述第二節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的第一層節(jié)點(diǎn)，所述第一層節(jié)點(diǎn)中的每一個(gè)能夠直接地導(dǎo)通性地連接到所述根節(jié)點(diǎn)； 該電路對(duì)于所述第一層節(jié)點(diǎn)中的每一個(gè)還包括樹(shù)形結(jié)構(gòu)的多個(gè)后續(xù)層節(jié)點(diǎn)，所述后續(xù)層節(jié)點(diǎn)中的每一個(gè)能經(jīng)由對(duì)應(yīng)的第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到所述根節(jié)點(diǎn)；并且 所述導(dǎo)引電路被配置為控制所述根節(jié)點(diǎn)和所述后續(xù)層節(jié)點(diǎn)之間的連接，從而隨著時(shí)間的流逝，沿著所述路徑中的不同路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包。
21.如權(quán)利要求20所述的電流模式電路，其中 所述導(dǎo)引電路被配置為使用正弦型控制信號(hào)來(lái)控制所述根節(jié)點(diǎn)和所述第一層節(jié)點(diǎn)之間的連接； 所述控制信號(hào)生成電路被配置為生成多個(gè)時(shí)間交織開(kāi)關(guān)邏輯控制信號(hào)；并且所述導(dǎo)引電路被配置為使用開(kāi)關(guān)邏輯控制信號(hào)來(lái)控制所述第一層節(jié)點(diǎn)和所述后續(xù)層節(jié)點(diǎn)之間的連接。
22.如權(quán)利要求21所述的電流模式電路， 其中，用于控制所述第一層節(jié)點(diǎn)和所述后續(xù)層節(jié)點(diǎn)之間的連接的控制信號(hào)的峰到峰電壓比用于控制所述根節(jié)點(diǎn)和所述第一層節(jié)點(diǎn)之間的連接的控制信號(hào)的峰到峰電壓大，或者其導(dǎo)通時(shí)間比用于控制所述根節(jié)點(diǎn)和所述第一層節(jié)點(diǎn)之間的連接的控制信號(hào)的導(dǎo)通時(shí)間長(zhǎng)。
23.如權(quán)利要求20所述的電流模式電路，其中 所述生成電路被配置為對(duì)于通過(guò)所述后續(xù)層節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值。
24.如權(quán)利要求1所述的電流模式電路，包括 耦合到除所述第一節(jié)點(diǎn)外的節(jié)點(diǎn)的復(fù)位電路，該復(fù)位電路被配置為在除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的電壓電勢(shì)等于第一值， 其中，所述復(fù)位電路被配置為使除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的電壓電勢(shì)在除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間返回到同一值。
25.如權(quán)利要求1所述的電流模式電路，包括 耦合到除所述第一節(jié)點(diǎn)外的節(jié)點(diǎn)的復(fù)位電路，該復(fù)位電路被配置為在除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使除所述第一節(jié)點(diǎn)外的該節(jié)點(diǎn)的電壓電勢(shì)等于第一值， 其中，該電路包括多個(gè)復(fù)位電路，所述復(fù)位電路中的每一個(gè)用于除所述第一節(jié)點(diǎn)外的節(jié)點(diǎn)中的不同的一個(gè)。
26.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中所述復(fù)位電路被耦合到該對(duì)節(jié)點(diǎn)兩者。
27.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中所述復(fù)位電路被配置為將該對(duì)節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)連接到一基準(zhǔn)電勢(shì)，以使電勢(shì)差等于第二值。
28.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中所述復(fù)位電路被配置為使該對(duì)節(jié)點(diǎn)處于彼此相同的電勢(shì)。
29.如權(quán)利要求28所述的電流模式電路，其中，所述復(fù)位電路被耦合在該對(duì)節(jié)點(diǎn)之間，并且被配置為將該對(duì)節(jié)點(diǎn)耦合到一起，來(lái)使該隊(duì)節(jié)點(diǎn)處于彼此相同的電勢(shì)。
30.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中所述復(fù)位電路被配置為使該對(duì)節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)的電壓電勢(shì)在該對(duì)節(jié)點(diǎn)的相繼的電荷包之間返回到同一值。
31.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中，該電路包括多個(gè)復(fù)位電路，所述復(fù)位電路中的每一個(gè)用于不同的節(jié)點(diǎn)對(duì)。
32.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 該電路還包括復(fù)位電路，該復(fù)位電路耦合到所述第一電路的第二節(jié)點(diǎn)中的至少一個(gè)第二節(jié)點(diǎn)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)互補(bǔ)；并且 該復(fù)位電路被配置為在所述第二節(jié)點(diǎn)中的所述至少一個(gè)第二節(jié)點(diǎn)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電壓電勢(shì)差等于第二值， 其中所述第一電路和所述第二電路中的每個(gè)包括生成電路，該生成電路被配置為對(duì)于通過(guò)所述第一電路和所述第二電路中所關(guān)注的一個(gè)的第二節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值。
33.如權(quán)利要求1所述的電流模式電路， 其中，該電路被配置為對(duì)所述電流信號(hào)中的互補(bǔ)的第一電流信號(hào)和第二所述電流信號(hào)進(jìn)行采樣； 該電路包括互補(bǔ)的第一電路和第二電路，第一電路被配置為對(duì)所述第一電流信號(hào)進(jìn)行采樣，第二電路被配置為對(duì)所述第二電流信號(hào)進(jìn)行采樣； 所述第一電路和所述第二電路中的每個(gè)包括所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)和所述導(dǎo)引電路； 所述第一電路和所述第二電路中的每個(gè)具有樹(shù)形結(jié)構(gòu)； 對(duì)于所述第一電路和所述第二電路中的每個(gè)，所述第一節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的根節(jié)點(diǎn)，并且所述第二節(jié)點(diǎn)是樹(shù)形結(jié)構(gòu)的第一層節(jié)點(diǎn)，所述第一層節(jié)點(diǎn)中的每一個(gè)能夠直接地導(dǎo)通性地連接到所述根節(jié)點(diǎn)； 所述第一電路和所述第二電路中的每個(gè)對(duì)于所述第一層節(jié)點(diǎn)中的每一個(gè)還包括樹(shù)形結(jié)構(gòu)的多個(gè)后續(xù)層節(jié)點(diǎn)，所述多個(gè)后續(xù)層節(jié)點(diǎn)中的每一個(gè)能經(jīng)由對(duì)應(yīng)的第一層節(jié)點(diǎn)沿著相應(yīng)的路徑間接地導(dǎo)通性地連接到所述第一電路和所述第二電路中對(duì)應(yīng)的一個(gè)的根節(jié)點(diǎn)； 對(duì)于所述第一電路和所述第二電路中的每一個(gè)，所述導(dǎo)引電路被配置為控制所述根節(jié)點(diǎn)和所述后續(xù)層節(jié)點(diǎn)之間的連接，從而隨著時(shí)間的流逝，沿著所述路徑中的不同路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包； 該電路還包括復(fù)位電路，該復(fù)位電路被耦合到所述第一電路的第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)中的至少一個(gè)和所述第二電路的一互補(bǔ)節(jié)點(diǎn)，該互補(bǔ)節(jié)點(diǎn)與所述第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)中的至少一個(gè)互補(bǔ)；并且 所述復(fù)位電路被配置為在所述第一層節(jié)點(diǎn)和后續(xù)層節(jié)點(diǎn)中的至少一個(gè)和所述互補(bǔ)節(jié)點(diǎn)這一對(duì)節(jié)點(diǎn)的相繼的電荷包之間的時(shí)段期間，使該對(duì)節(jié)點(diǎn)之間的電勢(shì)差等于第三值。
34.如權(quán)利要求33所述的電流模式電路， 其中，所述復(fù)位電路被配置為將該對(duì)節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)耦合到一基準(zhǔn)電勢(shì)，以使電勢(shì)差等于第三值。
35.如權(quán)利要求33所述的電流模式電路， 其中，所述復(fù)位電路被配置為使該對(duì)節(jié)點(diǎn)處于彼此相同的電勢(shì)。
36.如權(quán)利要求35所述的電流模式電路， 其中，所述復(fù)位電路被耦合在該對(duì)節(jié)點(diǎn)之間，并且被配置為將該對(duì)節(jié)點(diǎn)耦合在一起，以使該對(duì)節(jié)點(diǎn)處于彼此相同的電勢(shì)。
37.如權(quán)利要求33所述的電流模式電路， 其中，所述復(fù)位電路被配置為使該對(duì)節(jié)點(diǎn)中的至少一個(gè)節(jié)點(diǎn)的電壓電勢(shì)在該對(duì)節(jié)點(diǎn)中的該至少一個(gè)節(jié)點(diǎn)的相繼的電荷包之間返回到同一值。
38.如權(quán)利要求33所述的電流模式電路，包括多個(gè)復(fù)位電路，多個(gè)所述復(fù)位電路中的每一個(gè)用于不同的節(jié)點(diǎn)對(duì)。
39.如權(quán)利要求33所述的電流模式電路， 其中，所述第一電路和所述第二電路中的每個(gè)包括生成電路，該生成電路被配置為對(duì)于通過(guò)所述第一電路和所述第二電路中所關(guān)注的一個(gè)的后續(xù)層節(jié)點(diǎn)的電荷包中的每個(gè)電荷包基于該電荷包的特性來(lái)生成樣本值，每個(gè)樣本值指示出與其電荷包相對(duì)應(yīng)的電流信號(hào)的值。
40.模擬數(shù)字轉(zhuǎn)換電路，包括根據(jù)權(quán)利要求1的電流模式電路。
41.集成電路,包括根據(jù)權(quán)利要求1的電流模式電路。
42.IC芯片，包括根據(jù)權(quán)利要求1的電流模式電路。
43.一種在電流模式電路中對(duì)電流信號(hào)進(jìn)行采樣的方法，該電路具有配置為接收所述電流信號(hào)第一節(jié)點(diǎn)和能夠沿著相應(yīng)的路徑導(dǎo)通性地連接到所述第一節(jié)點(diǎn)的X個(gè)第二節(jié)點(diǎn)，該方法包括 基于X個(gè)時(shí)間交織正弦型控制信號(hào)控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間的連接，從而隨著時(shí)間的流逝，沿著所述路徑中的不同路徑來(lái)導(dǎo)引構(gòu)成所述電流信號(hào)的不同電荷包， 其中，X是大于或等于3的整數(shù)。
全文摘要
本發(fā)明公開(kāi)了采樣。公開(kāi)了被配置為由基本為正弦型的時(shí)鐘信號(hào)驅(qū)動(dòng)的電流模式時(shí)間交織采樣電路。這種電路可被結(jié)合在ADC電路中，例如被結(jié)合作為IC芯片上的集成電路。所公開(kāi)的電路無(wú)需離線就能夠校準(zhǔn)自身。
文檔編號(hào)H03M1/12GK103001639SQ201210469779
公開(kāi)日2013年3月27日 申請(qǐng)日期2010年1月25日 優(yōu)先權(quán)日2009年1月26日
發(fā)明者伊恩·朱斯歐·代迪克, 加文·朗伯斯·艾倫 申請(qǐng)人:富士通半導(dǎo)體股份有限公司