專利名稱：基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法及復(fù)位控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字集成電路領(lǐng)域，具體涉及一種基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法及復(fù)位控制裝置。
背景技術(shù)：
在數(shù)字集成電路中，需要通過一定的方法對(duì)寄存器進(jìn)行復(fù)位，使得其有一個(gè)確定的初始狀態(tài)(O或1)，從而確保數(shù)字集成電路能夠正常工作。現(xiàn)有技術(shù)中常用的寄存器復(fù)位方法包括同步復(fù)位和異步復(fù)位。在同步復(fù)位時(shí)，當(dāng)復(fù)位信號(hào)有效時(shí)，寄存器并不立即復(fù)位，而是在寄存器的時(shí)鐘發(fā) 生有效跳變時(shí)，才將寄存器復(fù)位為固定的初值。在同步復(fù)位結(jié)構(gòu)中，復(fù)位信號(hào)被作為數(shù)據(jù)信號(hào)，參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，這增加了寄存器之間的組合邏輯級(jí)數(shù)，對(duì)芯片的性能有一定的影響；在異步復(fù)位時(shí)，當(dāng)復(fù)位信號(hào)有效時(shí)，無論是否有有效的時(shí)鐘跳變，寄存器將立刻被復(fù)位為固定的初值。異步復(fù)位寄存器將復(fù)位信號(hào)作為寄存器的獨(dú)立輸入，因此復(fù)位信號(hào)不作為數(shù)據(jù)信號(hào)參與寄存器數(shù)據(jù)輸入端的組合邏輯操作，但是異步復(fù)位結(jié)構(gòu)的電路穩(wěn)定性不如同步復(fù)位電路。在正常工作時(shí)，異步復(fù)位電路中復(fù)位信號(hào)上的任何毛刺都將導(dǎo)致寄存器被錯(cuò)誤地復(fù)位，而同步復(fù)位電路中除非復(fù)位信號(hào)上的毛刺恰好發(fā)生在時(shí)鐘的有效跳變沿，否則不會(huì)導(dǎo)致寄存器被錯(cuò)誤地復(fù)位。但是，同步復(fù)位和異步復(fù)位都需要一根全局的復(fù)位信號(hào)線。在數(shù)字集成電路規(guī)模不斷擴(kuò)大的情況下，無論是同步復(fù)位還是異步復(fù)位，都面臨全局信號(hào)線的布線問題。隨著集成電路工藝的不斷提高，數(shù)字集成電路的規(guī)模不斷擴(kuò)大，單個(gè)芯片內(nèi)集成的寄存器數(shù)目越來越多。無論是采用同步復(fù)位還是異步復(fù)位，都需要將全局復(fù)位信號(hào)送給每一個(gè)需要復(fù)位的寄存器，這將導(dǎo)致全局復(fù)位信號(hào)線的負(fù)載非常大。且寄存器遍布芯片每一個(gè)角落，復(fù)位信號(hào)需要走很長(zhǎng)的路徑才能到達(dá)寄存器，這導(dǎo)致很大的信號(hào)線延遲。目前通用的做法是采用復(fù)位樹結(jié)構(gòu)，通過多級(jí)緩沖，將單根全局復(fù)位信號(hào)做樹形散開，并保證從根節(jié)點(diǎn)到所有葉節(jié)點(diǎn)的信號(hào)線延遲相同。這不僅耗費(fèi)了大量的硬件資源，帶來了一定的復(fù)位樹功耗開銷，而且隨著數(shù)字集成電路規(guī)模的不斷擴(kuò)大，復(fù)位樹將不斷提升芯片物理設(shè)計(jì)復(fù)雜度，對(duì)芯片的設(shè)計(jì)實(shí)現(xiàn)造成極大的困難。綜上所述，現(xiàn)有技術(shù)的數(shù)字集成電路的同步復(fù)位方法對(duì)數(shù)字集成電路芯片的性能有一定的影響，而現(xiàn)有技術(shù)的數(shù)字集成電路的異步復(fù)位方法卻又具有潛在的穩(wěn)定性問題。而且，無論是同步復(fù)位結(jié)構(gòu)還是異步復(fù)位結(jié)構(gòu)，都需要設(shè)計(jì)實(shí)現(xiàn)全局的復(fù)位樹結(jié)構(gòu)，不僅帶來額外的功耗開銷，還對(duì)芯片物理實(shí)現(xiàn)帶來極大的困難。因此，隨著集成電路工藝的不斷提高和集成度的不斷增大，急需一種有效的數(shù)字集成電路寄存器復(fù)位的技術(shù)方案來解決目前通用的同步和異步復(fù)位方法來實(shí)現(xiàn)寄存器復(fù)位時(shí)的種種問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種對(duì)數(shù)字集成電路芯片性能影響低、穩(wěn)定性高、功耗開銷小，結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便的基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法及復(fù)位控制裝置為了解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為
一種基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法，其實(shí)施步驟如下
1)在芯片設(shè)計(jì)階段，在芯片內(nèi)部將需要復(fù)位為O的寄存器構(gòu)建至少一條掃描鏈、將需要復(fù)位為I的寄存器構(gòu)建至少一條掃描鏈，且同一掃描鏈中前一個(gè)寄存器的掃描輸出端與后一個(gè)寄存器的掃描輸入端相連；
2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，在需要復(fù)位為O的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值O、在需要復(fù)位為I的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫入復(fù)位值以后，將掃描使能信號(hào)置為無效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位?！N基于掃描鏈的芯片內(nèi)部寄存器復(fù)位控制裝置，其特征在于包括掃描鏈?zhǔn)鼓芸刂茊卧?、掃描鏈時(shí)鐘控制模塊和分別向掃描鏈鏈頭輸出測(cè)試數(shù)據(jù)或復(fù)位值的輸入數(shù)據(jù)選擇器，所述復(fù)位控制裝置的輸入端口包括測(cè)試使能端、復(fù)位信號(hào)輸入端、測(cè)試掃描使能信號(hào)輸入端、工作時(shí)鐘輸入端、復(fù)位時(shí)鐘輸入端、測(cè)試時(shí)鐘輸入端以及多個(gè)測(cè)試數(shù)據(jù)輸入端，所述掃描鏈?zhǔn)鼓芸刂茊卧蔂顟B(tài)控制器和用于選擇輸出掃描鏈?zhǔn)鼓苄盘?hào)的使能信號(hào)選擇器組成，所述狀態(tài)控制器與復(fù)位信號(hào)輸入端相連，并根據(jù)復(fù)位輸入信號(hào)的值控制復(fù)位狀態(tài)，所述使能信號(hào)選擇器的一個(gè)輸入端與狀態(tài)控制器相連，所述掃描鏈?zhǔn)鼓苄盘?hào)選擇器的另一個(gè)輸入端與測(cè)試掃描使能信號(hào)輸入端相連；所述掃描鏈時(shí)鐘控制模塊由級(jí)聯(lián)的一級(jí)時(shí)鐘選擇器和用于向集成電路輸出時(shí)鐘信號(hào)的二級(jí)時(shí)鐘選擇器組成，所述一級(jí)時(shí)鐘選擇器的輸入端分別與工作時(shí)鐘輸入端、復(fù)位時(shí)鐘輸入端相連，所述一級(jí)時(shí)鐘選擇器的控制端與狀態(tài)控制器的輸出端相連，所述二級(jí)時(shí)鐘選擇器的一個(gè)輸入端與測(cè)試時(shí)鐘輸入端相連，所述二級(jí)時(shí)鐘選擇器的另一個(gè)輸入端與一級(jí)時(shí)鐘選擇器的輸出端相連；所述輸入數(shù)據(jù)選擇器與測(cè)試數(shù)據(jù)輸入端一一對(duì)應(yīng)，且所述輸入數(shù)據(jù)選擇器的一個(gè)輸入端與對(duì)應(yīng)的測(cè)試數(shù)據(jù)輸入端相連，所述輸入數(shù)據(jù)選擇器的另一個(gè)輸入端為預(yù)制的復(fù)位值O或I ;所述使能信號(hào)選擇器、二級(jí)時(shí)鐘選擇器以及各個(gè)輸入數(shù)據(jù)選擇器的選擇控制端均與測(cè)試使能端相連。本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法具有下述優(yōu)點(diǎn)
I、本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法充分利用數(shù)字集成電路測(cè)試所必須的掃描鏈結(jié)構(gòu)，通過將數(shù)字集成電路內(nèi)部需要復(fù)位為O或I的寄存器分別構(gòu)建掃描鏈，對(duì)由需要復(fù)位為O的寄存器所構(gòu)建的掃描鏈鏈頭輸入復(fù)位值O、對(duì)由需要復(fù)位為I的寄存器所構(gòu)建的掃描鏈鏈頭輸入復(fù)位值1，在輸入時(shí)鐘信號(hào)的控制下將掃描鏈鏈頭輸入信號(hào)依次寫入掃描鏈中的各個(gè)寄存器，能夠簡(jiǎn)單方便地實(shí)現(xiàn)寄存器的復(fù)位，具有不影響數(shù)據(jù)通路性能、穩(wěn)定性高、物理實(shí)現(xiàn)簡(jiǎn)單的優(yōu)點(diǎn)，解決了現(xiàn)有同步或異步復(fù)位技術(shù)存在的影響性能、穩(wěn)定性差、具有額外的復(fù)位樹功耗開銷和物理實(shí)現(xiàn)困難的問題，具有對(duì)性能影響低、穩(wěn)定性高、功效開銷小，結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便的優(yōu)點(diǎn)。2、通過基于復(fù)位值的串鏈方法，實(shí)現(xiàn)鏈上寄存器的靈活復(fù)位，可以將寄存器靈活復(fù)位為O或I,具有靈活度高的優(yōu)點(diǎn)。3、本發(fā)明基于掃描鏈的芯片內(nèi)部寄存器復(fù)位控制裝置能夠根據(jù)各個(gè)輸入端口輸入的信號(hào)控制數(shù)字集成電路進(jìn)行測(cè)試或者寄存器復(fù)位，利用數(shù)字集成電路測(cè)試所必須的掃描鏈結(jié)構(gòu)，除對(duì)測(cè)試控制器進(jìn)行改進(jìn)以外并不增加額外的邏輯，具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便的優(yōu)點(diǎn)。


圖I為本發(fā)明實(shí)施例的方法基本實(shí)施流程示意圖。圖2為應(yīng)用本發(fā)明實(shí)施例的寄存器框圖及其輸入輸出真值表。圖3為應(yīng)用本發(fā)明實(shí)施例寄存器復(fù)位控制裝置的框架結(jié)構(gòu)示意圖。圖4為本發(fā)明實(shí)施例寄存器復(fù)位控制裝置的框架結(jié)構(gòu)示意圖。
圖例說明101、測(cè)試使能端；102、復(fù)位信號(hào)輸入端；103、測(cè)試掃描使能信號(hào)輸入端；104、工作時(shí)鐘輸入端；105、復(fù)位時(shí)鐘輸入端；106、測(cè)試時(shí)鐘輸入端；107、測(cè)試數(shù)據(jù)輸入端；1、掃描鏈?zhǔn)鼓芸刂茊卧?1、狀態(tài)控制器；12、使能信號(hào)選擇器；2、掃描鏈時(shí)鐘控制模塊；21、一級(jí)時(shí)鐘選擇器；22、二級(jí)時(shí)鐘選擇器；3、輸入數(shù)據(jù)選擇器。
具體實(shí)施例方式如圖I所示，本發(fā)明實(shí)施例基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法的實(shí)施步驟如 下
1)在芯片設(shè)計(jì)階段，在芯片內(nèi)部將需要復(fù)位為O的寄存器構(gòu)建至少一條掃描鏈、將需要復(fù)位為I的寄存器構(gòu)建至少一條掃描鏈，且同一掃描鏈中前一個(gè)寄存器的掃描輸出端與后一個(gè)寄存器的掃描輸入端相連；
2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，在需要復(fù)位為O的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值O、在需要復(fù)位為I的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫入復(fù)位值以后，將掃描使能信號(hào)置為無效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位。本實(shí)施例利用數(shù)字集成電路芯片中已有的用于測(cè)試的掃描鏈結(jié)構(gòu)，將需要復(fù)位為O和復(fù)位為I的寄存器分別組織在一條或多條掃描鏈上，在復(fù)位時(shí)通過復(fù)位控制單元控制掃描鏈進(jìn)入掃描狀態(tài)，并在掃描鏈的鏈頭輸入固定的O或1，從而實(shí)現(xiàn)寄存器的復(fù)位，解決了現(xiàn)有寄存器復(fù)位需要復(fù)位樹，實(shí)現(xiàn)困難并存在一定性能開銷的問題，本發(fā)明實(shí)施例能夠取消現(xiàn)有同步復(fù)位或異步復(fù)位方法所需要的復(fù)位樹結(jié)構(gòu)，易于實(shí)現(xiàn)，且無額外的性能開銷。如圖2所示，本發(fā)明實(shí)施例基于掃描鏈的芯片內(nèi)部寄存器復(fù)位控制裝置包括掃描鏈?zhǔn)鼓芸刂茊卧狪、掃描鏈時(shí)鐘控制模塊2和分別向掃描鏈鏈頭輸出測(cè)試數(shù)據(jù)或復(fù)位值的輸入數(shù)據(jù)選擇器3，所述復(fù)位控制裝置的輸入端口包括測(cè)試使能端101、復(fù)位信號(hào)輸入端102、測(cè)試掃描使能信號(hào)輸入端103、工作時(shí)鐘輸入端104、復(fù)位時(shí)鐘輸入端105、測(cè)試時(shí)鐘輸入端106以及多個(gè)測(cè)試數(shù)據(jù)輸入端107，所述掃描鏈?zhǔn)鼓芸刂茊卧狪由狀態(tài)控制器11和用于選擇輸出掃描鏈?zhǔn)鼓苄盘?hào)的使能信號(hào)選擇器12組成，所述狀態(tài)控制器11與復(fù)位信號(hào)輸入端102相連，并根據(jù)復(fù)位輸入信號(hào)102的值控制復(fù)位狀態(tài)，所述使能信號(hào)選擇器12的一個(gè)輸入端與狀態(tài)控制器11相連，所述掃描鏈?zhǔn)鼓苄盘?hào)選擇器12的另一個(gè)輸入端與測(cè)試掃描使能信號(hào)輸入端103相連；所述掃描鏈時(shí)鐘控制模塊2由級(jí)聯(lián)的一級(jí)時(shí)鐘選擇器21和用于向集成電路輸出時(shí)鐘信號(hào)的二級(jí)時(shí)鐘選擇器22組成，所述一級(jí)時(shí)鐘選擇器21的輸入端分別與工作時(shí)鐘輸入端104、復(fù)位時(shí)鐘輸入端105相連,所述一級(jí)時(shí)鐘選擇器21的控制端與狀態(tài)控制器11的輸出端相連，所述二級(jí)時(shí)鐘選擇器22的一個(gè)輸入端與測(cè)試時(shí)鐘輸入端106相連，所述二級(jí)時(shí)鐘選擇器22的另一個(gè)輸入端與一級(jí)時(shí)鐘選擇器21的輸出端相連；所述輸入數(shù)據(jù)選擇器3與測(cè)試數(shù)據(jù)輸入端107 —一對(duì)應(yīng)，且所述輸入數(shù)據(jù)選擇器3的一個(gè)輸入端與對(duì)應(yīng)的測(cè)試數(shù)據(jù)輸入端107相連，所述輸入數(shù)據(jù)選擇器3的另一個(gè)輸入端為預(yù)制的復(fù)位值O或I ;所述使能信號(hào)選擇器12、二級(jí)時(shí)鐘選擇器22以及各個(gè)輸入數(shù)據(jù)選擇器3的選擇控制端均與測(cè)試使能端101相連。在進(jìn)行寄存器復(fù)位時(shí)，本實(shí)施例的寄存器復(fù)位控制裝置將數(shù)字集成電路內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效并提供復(fù)位時(shí)鐘，然后在復(fù)位掃描狀態(tài)，在需要復(fù)位為O的掃描鏈鏈頭輸入復(fù)位值O、在需要復(fù)位為I的掃描鏈鏈頭輸入復(fù)位值1，并在復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫入掃描鏈中的各個(gè)寄存器，在將復(fù)位值寫入所有掃描鏈尾的寄存器后控制掃描鏈退出復(fù)位掃描狀態(tài)，從而完成復(fù)位。本實(shí)施例的寄存器復(fù)位控制裝置的輸入端口如下測(cè)試使能端101用于輸入測(cè)試 使能信號(hào)DFT_EN、復(fù)位信號(hào)輸入端102用于輸入復(fù)位信號(hào)RST、測(cè)試掃描使能信號(hào)輸入端103用于輸入測(cè)試時(shí)掃描鏈?zhǔn)鼓苄盘?hào)T_SE、工作時(shí)鐘輸入端104用于輸入工作時(shí)鐘信號(hào)F_CK、復(fù)位時(shí)鐘輸入端105用于輸入復(fù)位時(shí)鐘信號(hào)R_CK、測(cè)試時(shí)鐘輸入端106用于輸入測(cè)試時(shí)鐘信號(hào)T_CK、測(cè)試數(shù)據(jù)輸入端107分別用于輸入掃描測(cè)試數(shù)據(jù)……T_SIit)本實(shí)施例的寄存器復(fù)位控制裝置的輸出端口如下使能信號(hào)選擇器12的輸出端用于在掃描測(cè)試或者復(fù)位時(shí)輸出掃描鏈?zhǔn)鼓苄盘?hào)SE ;二級(jí)時(shí)鐘選擇器22的輸出端用于在測(cè)試時(shí)輸出測(cè)試時(shí)鐘信號(hào)T_CK、在復(fù)位時(shí)輸出復(fù)位時(shí)鐘信號(hào)R_CK以及在復(fù)位完畢后輸出工作時(shí)鐘信號(hào)F_CK ；輸入數(shù)據(jù)選擇器3的輸出端用于在復(fù)位時(shí)輸出復(fù)位值或者在測(cè)試時(shí)輸出掃描測(cè)試數(shù)據(jù)。如圖3所示，典型的寄存器具有四個(gè)輸入口和一個(gè)輸出口，輸入口分別是數(shù)據(jù)輸入端D、掃描輸入端SI、掃描使能端SE和時(shí)鐘端CK，輸出端為Q。在時(shí)鐘端CK的上升沿，如果掃描使能端SE為O,則Q端采樣D端數(shù)據(jù)。從寄存器的輸入輸出真值表可知，如果掃描使能端SE輸入為1，則Q端采樣SI端數(shù)據(jù)。在其他情況下，無論CK為O或1，Q端均保持不變。如圖4所不，本實(shí)施例中數(shù)字集成電路中全芯片內(nèi)的寄存器串為一條或多條掃描鏈，且復(fù)位為O和復(fù)位為I的寄存器分別組織在一條或多條掃描鏈上。如圖4所示，有掃描鏈O、掃描鏈I、……、掃描鏈i共計(jì)i+Ι條掃描鏈，其中掃描鏈O上的寄存器全部需要復(fù)位為0，掃描鏈i上的寄存器全部需要復(fù)位為I。所有掃描鏈的鏈頭都由寄存器復(fù)位控制裝置控制，與輸入數(shù)據(jù)選擇器3的輸出端相連；所有寄存器的時(shí)鐘輸入端CK和掃描使能端SE也都由寄存器復(fù)位控制裝置控制，時(shí)鐘輸入端CK與二級(jí)時(shí)鐘選擇器22的輸出端相連，掃描使能端SE與使能信號(hào)選擇器12的輸出端相連。本發(fā)明實(shí)施例用于數(shù)字集成電路的寄存器復(fù)位控制裝置的詳細(xì)工作過程如下
I、測(cè)試使能信號(hào)DFT_EN為I有效時(shí)，控制掃描鏈進(jìn)入測(cè)試模式，此時(shí)本實(shí)施例的寄存器復(fù)位控制裝置可以用于實(shí)現(xiàn)數(shù)字集成電路的測(cè)試。此時(shí)，使能信號(hào)選擇器12選擇測(cè)試時(shí)掃描鏈?zhǔn)鼓苄盘?hào)T_SE為掃描鏈?zhǔn)鼓苄盘?hào)SE ;二級(jí)時(shí)鐘選擇器22選擇測(cè)試時(shí)鐘信號(hào)T_CK作為輸出的時(shí)鐘信號(hào)；輸入數(shù)據(jù)選擇器3分別選擇輸入測(cè)試數(shù)據(jù)……T_SIi輸入各個(gè)掃描鏈鏈頭作為掃描鏈輸入。2、測(cè)試使能信號(hào)DFT_EN為O無效時(shí)，如果復(fù)位信號(hào)RST有效，則此時(shí)本實(shí)施例的寄存器復(fù)位控制裝置進(jìn)入復(fù)位掃描狀態(tài)，可以用于實(shí)現(xiàn)數(shù)字集成電路的寄存器復(fù)位。此時(shí)，由狀態(tài)控制器11輸出掃描使能信號(hào)，并由使能信號(hào)選擇器12選擇作為掃描鏈?zhǔn)鼓苄盘?hào)SE ；狀態(tài)控制器11控制一級(jí)時(shí)鐘選擇器21選擇復(fù)位時(shí)鐘信號(hào)R_CK并通過二級(jí)時(shí)鐘選擇器22作為時(shí)鐘信號(hào)CK輸出；輸入數(shù)據(jù)選擇器3分別選擇預(yù)制的復(fù)位值作為掃描鏈輸入數(shù)據(jù)，也即如果該鏈上所有寄存器都需要被復(fù)位為O，則選擇O作為復(fù)位輸入數(shù)據(jù)輸出；如果該鏈上所有寄存器都需要被復(fù)位為1，則選擇I作為復(fù)位輸入數(shù)據(jù)輸出。在進(jìn)入復(fù)位掃描狀態(tài)后，復(fù)位信號(hào)RST即可撤銷，變?yōu)闊o效。此后一定的時(shí)間之內(nèi)，狀態(tài)控制器11將保持復(fù)位掃描狀態(tài)，從而使所有的掃描鏈都完成復(fù)位掃描，也即所有的寄存器都完成復(fù)位。在將所有掃描鏈上的寄存器都寫入復(fù)位值后，狀態(tài)控制器11將掃描鏈?zhǔn)鼓苄盘?hào)SE置為無效，并控制一級(jí)時(shí)鐘選擇器21選擇工作時(shí)時(shí)鐘信號(hào)F_CK并通過二級(jí)時(shí)鐘選擇器22作為時(shí)鐘信號(hào)CK輸出，從而控制掃描鏈退出復(fù)位掃描狀態(tài)，進(jìn)入工作狀態(tài)。至此，所有的寄存器都已經(jīng)通過掃描鏈被復(fù)位到期望的初值。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域 的普通技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法，其特征在于，其實(shí)施步驟如下 1)在芯片設(shè)計(jì)階段，在芯片內(nèi)部將需要復(fù)位為O的寄存器構(gòu)建至少一條掃描鏈、將需要復(fù)位為I的寄存器構(gòu)建至少一條掃描鏈，且同一掃描鏈中前一個(gè)寄存器的掃描輸出端與后一個(gè)寄存器的掃描輸入端相連； 2)在芯片使用階段，將芯片內(nèi)部各個(gè)寄存器的掃描使能信號(hào)置為有效，在需要復(fù)位為O的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值O、在需要復(fù)位為I的寄存器所組成的掃描鏈鏈頭輸入復(fù)位值1，并提供復(fù)位時(shí)鐘，控制各個(gè)掃描鏈進(jìn)入復(fù)位掃描狀態(tài)，在輸入復(fù)位時(shí)鐘的控制下將復(fù)位值依次寫入掃描鏈中的各個(gè)寄存器，在掃描鏈尾寄存器被寫入復(fù)位值以后，將掃描使能信號(hào)置為無效，退出復(fù)位掃描狀態(tài)，完成芯片復(fù)位。
2.一種基于掃描鏈的芯片內(nèi)部寄存器復(fù)位控制裝置，其特征在于包括掃描鏈?zhǔn)鼓芸刂茊卧?I)、掃描鏈時(shí)鐘控制模塊(2)和分別向掃描鏈鏈頭輸出測(cè)試數(shù)據(jù)或復(fù)位值的輸入數(shù)據(jù)選擇器(3)，所述復(fù)位控制裝置的輸入端口包括測(cè)試使能端(101)、復(fù)位信號(hào)輸入端(102)、測(cè)試掃描使能信號(hào)輸入端(103)、工作時(shí)鐘輸入端(104)、復(fù)位時(shí)鐘輸入端(105)、測(cè)試時(shí)鐘輸入端(106)以及多個(gè)測(cè)試數(shù)據(jù)輸入端(107)，所述掃描鏈?zhǔn)鼓芸刂茊卧?I)由狀態(tài)控制器(11)和用于選擇輸出掃描鏈?zhǔn)鼓苄盘?hào)的使能信號(hào)選擇器(12)組成，所述狀態(tài)控制器(11)與復(fù)位信號(hào)輸入端(102)相連，并根據(jù)復(fù)位輸入信號(hào)(102)的值控制復(fù)位狀態(tài)，所述使能信號(hào)選擇器(12)的一個(gè)輸入端與狀態(tài)控制器(11)相連，所述掃描鏈?zhǔn)鼓苄盘?hào)選擇器(12)的另一個(gè)輸入端與測(cè)試掃描使能信號(hào)輸入端(103)相連；所述掃描鏈時(shí)鐘控制模塊(2)由級(jí)聯(lián)的一級(jí)時(shí)鐘選擇器(21)和用于向集成電路輸出時(shí)鐘信號(hào)的二級(jí)時(shí)鐘選擇器(22)組成，所述一級(jí)時(shí)鐘選擇器(21)的輸入端分別與工作時(shí)鐘輸入端(104)、復(fù)位時(shí)鐘輸入端(105)相連，所述一級(jí)時(shí)鐘選擇器(21)的控制端與狀態(tài)控制器(11)的輸出端相連，所述二級(jí)時(shí)鐘選擇器(22)的一個(gè)輸入端與測(cè)試時(shí)鐘輸入端(106)相連，所述二級(jí)時(shí)鐘選擇器(22)的另一個(gè)輸入端與一級(jí)時(shí)鐘選擇器(21)的輸出端相連；所述輸入數(shù)據(jù)選擇器(3)與測(cè)試數(shù)據(jù)輸入端(107) —一對(duì)應(yīng)，且所述輸入數(shù)據(jù)選擇器(3)的一個(gè)輸入端與對(duì)應(yīng)的測(cè)試數(shù)據(jù)輸入端(107)相連，所述輸入數(shù)據(jù)選擇器(3)的另一個(gè)輸入端為預(yù)制的復(fù)位值O或I ;所述使能信號(hào)選擇器(12)、二級(jí)時(shí)鐘選擇器(22)以及各個(gè)輸入數(shù)據(jù)選擇器(3)的選擇控制端均與測(cè)試使能端(101)相連。
全文摘要
本發(fā)明公開了一種基于掃描鏈的芯片內(nèi)部寄存器復(fù)位方法及復(fù)位控制裝置，復(fù)位方法包括1)在芯片設(shè)計(jì)階段將寄存器根據(jù)復(fù)位值為0或1分別構(gòu)建至少一條掃描鏈；2)在芯片使用階段將各個(gè)寄存器的掃描使能信號(hào)置為有效并將復(fù)位值寫入掃描鏈鏈頭；復(fù)位控制裝置包括掃描鏈?zhǔn)鼓芸刂茊卧?、掃描鏈時(shí)鐘控制模塊和分別向掃描鏈鏈頭輸出測(cè)試數(shù)據(jù)或復(fù)位值的輸入數(shù)據(jù)選擇器，復(fù)位控制裝置的輸入端口包括測(cè)試使能端、復(fù)位信號(hào)輸入端、測(cè)試掃描使能信號(hào)/工作時(shí)鐘/復(fù)位時(shí)鐘/測(cè)試時(shí)鐘輸入端及多個(gè)測(cè)試數(shù)據(jù)輸入端。本發(fā)明能夠高效實(shí)現(xiàn)芯片內(nèi)部寄存器的復(fù)位，對(duì)數(shù)字集成電路芯片性能影響低，具有穩(wěn)定性高、功耗開銷小，結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便的優(yōu)點(diǎn)。
文檔編號(hào)H03K17/22GK102970013SQ20121049331
公開日2013年3月13日 申請(qǐng)日期2012年11月28日 優(yōu)先權(quán)日2012年11月28日
發(fā)明者鄧宇, 龔銳, 郭御風(fēng), 張明, 任巨, 石偉, 馬愛永, 羅莉, 竇強(qiáng), 王永文 申請(qǐng)人:中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)