專利名稱：一種分?jǐn)?shù)分頻鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明專利涉及時鐘頻率發(fā)生器，具體涉及一種分?jǐn)?shù)分頻鎖相環(huán)來實現(xiàn)任意頻率發(fā)生器。
背景技術(shù)：
在大規(guī)模集成電路中，集成了越來越多的IP和數(shù)字電路，需要各種不同的精確時鐘來實現(xiàn)所需要的功能。比如大規(guī)模集成電路如果需要USB模塊，那么需要12M的精確時鐘，如果需要音頻解碼，那么還需要12. 288MHZ的精確時鐘。傳統(tǒng)的振蕩器包括RC振蕩器，環(huán)路振蕩器等雖然能振蕩在需要的頻率，但頻率隨著工藝的偏差有很大的漂移，并不能滿足精確時鐘的要求。那么采用任意分?jǐn)?shù)分頻對晶振時鐘進行倍頻，可以得到所需要的時鐘頻率。由于大部分消費類或?qū)Ｓ眉呻娐沸枰?00MHZ以下的頻率范圍，這里采用雙模分頻來實現(xiàn)分?jǐn)?shù)分頻，Sigma-delta量化器輸出2bit來控制分?jǐn)?shù)值。量化器輸出的是整數(shù)分頻，但分頻比是變化的，而環(huán)路濾波器求平均后即為分?jǐn)?shù)值。此結(jié)構(gòu)簡單可靠，并完全滿足了任意頻率發(fā)生器的精度要求。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，設(shè)計了 一個分?jǐn)?shù)分頻鎖相環(huán)。這里采用典型的四階鎖相環(huán)，采用三階無源電阻電容濾波器，高階濾波器能濾除掉輸入信號端和電荷泵的雜散相位噪聲，保證較好的性能。鎖相環(huán)包括鑒頻鑒相器，電流形式的電荷泵，環(huán)路濾波器和雙模分頻器。這里分?jǐn)?shù)分頻的實現(xiàn)形式是采用三階sigma-delta轉(zhuǎn)換器，將20bit的分?jǐn)?shù)值轉(zhuǎn)換為2bit的pwm波形，也就是脈寬調(diào)制波形。DSM調(diào)制器的輸出再加上一個外部固定分頻值后控制雙模分頻器，這樣就實現(xiàn)了任意頻率的分頻。以往的分?jǐn)?shù)分頻DSM輸出多bit位雖然精度較高，但并不需要那么多，而單bit結(jié)構(gòu)雖然簡單，但由于DSM輸入范圍有限，輸出會有死區(qū)，導(dǎo)致某些分頻比不能完全覆蓋。所以此結(jié)構(gòu)簡單可行。


圖1為本任意頻率發(fā)生器的具體實施方式
電路。圖2 DSM結(jié)構(gòu)圖
圖3 DSM輸出信號示意圖
具體實施例方式 圖1為分?jǐn)?shù)分頻鎖相環(huán)結(jié)構(gòu)圖。晶振時鐘作為參考時鐘輸入給鑒頻鑒相器，鎖相環(huán)包括鑒頻鑒相器，電流形式的電荷泵，環(huán)路濾波器和三模分頻器，其中鑒頻鑒相器，電荷泵和濾波器都采用了經(jīng)典的架構(gòu)。這里的創(chuàng)新之處在于三模分頻器和DSM結(jié)構(gòu)的配合。采用吞脈沖計數(shù)器作為分頻器，實現(xiàn)N-l，N, N+1的分頻。DSM輸出為2bit，能表示-1，0，1三個值。輸入為20bit帶符號位數(shù)字輸入，輸出2bit數(shù)字再加上外部固定分頻值N，實現(xiàn)N-1，N, N+1的分頻，平均后即為分?jǐn)?shù)值。圖2為DSM結(jié)構(gòu)圖，采用三階單環(huán)的sigma delta轉(zhuǎn)換器，取合適的系數(shù)后能保證環(huán)路的穩(wěn)定性。圖3為DSM輸出信號和分頻信號示意圖，假如要求分頻系數(shù)為6. 4，那么分?jǐn)?shù)為0.4，N=6, DSM輸入為O. 4乘以2的19次方，分頻比在N和N+1之間變動，經(jīng)過濾波器平均后為6.4。也可以輸入負(fù)的分?jǐn)?shù)-0.5，如果取N=6，那么分頻系數(shù)為6-0. 5=5. 5，分頻比在N-1和N之間變動。對于接近與O的分頻系數(shù)，DSM輸出在_1，0，I之間波動，但最終的分頻系數(shù)還是為輸入分?jǐn)?shù)加上外部輸入N。這樣就能夠靈活的得到任何分頻系數(shù)，不會出現(xiàn)單bit DSM的死區(qū)現(xiàn)象，也比多bit結(jié)構(gòu)更加簡單。
權(quán)利要求
1.一種可得到任意精確頻率的頻率發(fā)生器其特征在于采用了分?jǐn)?shù)分頻鎖相環(huán)結(jié)構(gòu)；分?jǐn)?shù)分頻鎖相環(huán)包括鑒頻鑒相器，鎖相環(huán)包括鑒頻鑒相器，電流形式的電荷泵，環(huán)路濾波器和三模分頻器和Sigma-delta變換器。
2.如權(quán)利要求書1，環(huán)路濾波器采用3階無源濾波器；而sigma-delta變換器采用20Bit輸入，2Bit輸出的架構(gòu)，實現(xiàn)-1，O，I的輸出。
3.如權(quán)利要求書1，DSM輸出加上外部輸入的N值，對VCO的振蕩時鐘進行的N-1/N/N+1的計數(shù)分頻，經(jīng)過環(huán)路濾波器平均后，得到穩(wěn)定的分?jǐn)?shù)分頻值。
全文摘要
本發(fā)明涉及一種分?jǐn)?shù)分頻鎖相環(huán)來實現(xiàn)任意頻率發(fā)生器。在大規(guī)模集成電路中，集成了越來越多的IP和數(shù)字電路，需要各種不同的精確時鐘來實現(xiàn)所需要的功能。那么采用一個外部晶振，內(nèi)部采用分?jǐn)?shù)倍頻實現(xiàn)多個時鐘是很有必要的。這里采用分?jǐn)?shù)分頻鎖相環(huán)技術(shù)，實現(xiàn)了任意頻率發(fā)生器。
文檔編號H03L7/183GK103051338SQ20121049955
公開日2013年4月17日 申請日期2012年11月29日 優(yōu)先權(quán)日2012年11月29日
發(fā)明者不公告發(fā)明人 申請人:成都銳成芯微科技有限責(zé)任公司