專(zhuān)利名稱(chēng)：?jiǎn)渭?jí)二階前饋Sigma-Delta調(diào)制方法及調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模數(shù)轉(zhuǎn)換器，具體講，涉及單級(jí)二階前饋Sigma-Delta調(diào)制器。
背景技術(shù)：
Sigma-Delta 型模數(shù)轉(zhuǎn)換器(analog to digital converter, ADC)是一種過(guò)米樣ADC,具有很高的量化精度，可以實(shí)現(xiàn)20bit以上的量化精度。但是其采樣頻率遠(yuǎn)高于奈奎斯特采樣率的ADC，因此速度很慢，多用于音頻范圍。要想得到高品質(zhì)的聲音信號(hào)，就需要高精度的模數(shù)轉(zhuǎn)換器，將模擬的聲音信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。因此需要高精度的Sigma-DeltaADC0典型的Sigma-Delta ADC結(jié)構(gòu)可以表不為圖1的結(jié)構(gòu)形式。由Sigma-Delta調(diào)制器(I)和數(shù)字抽取濾波器組成(2)。其中Sigma-Delta調(diào)制器用于降低ADC的量化噪聲，提高ADC的精度，是核心部分；數(shù)字抽取濾波器用于經(jīng)過(guò)噪聲整形后的信號(hào)提取出來(lái)并進(jìn)行濾波。Sigma-Delta調(diào)制器是典型的噪聲整形調(diào)制器結(jié)構(gòu)。圖2為典型的單級(jí)Sigma-Delta調(diào)制器結(jié)構(gòu)圖。主要由噪聲整形環(huán)路(I)、內(nèi)部量化器(2)、反饋回路(3)三個(gè)部分組成。其中，反饋回路和噪聲整形環(huán)路決定了調(diào)制器的結(jié)構(gòu)，根據(jù)反饋回路和噪聲整形環(huán)路的不同，可以得到不同的sigma-delta調(diào)制器結(jié)構(gòu)。整形環(huán)路階數(shù)越高，噪聲整形效果越好，精度越高，但是其穩(wěn)定性越差。要提高精度，并保持其高穩(wěn)定性，現(xiàn)有技術(shù)提供的解決辦法是采用多級(jí)噪聲整形(mult1-stage noise-shaping,MASH)調(diào)制器結(jié)構(gòu)。典型的MASH調(diào)制器結(jié)構(gòu)可以表示為圖3的結(jié)構(gòu)形式。包括第一級(jí)調(diào)制器(I)、第二級(jí)調(diào)制器(2)通過(guò)加法器相連接，其輸出通過(guò)兩個(gè)不同的數(shù)字濾波器(3) (4)通過(guò)加法器連接后輸出。由于集成電路工藝造成的器件本身匹配精度有限，因此第一級(jí)和第二級(jí)調(diào)制器之間匹配精度差，使得MASH調(diào)制器輸出精度 降低。圖4為一種現(xiàn)有技術(shù)提供的低失真二階前饋Sigma-Delta調(diào)制器結(jié)構(gòu)。噪聲整形環(huán)路￠)由兩個(gè)積分器(I) (2)和一個(gè)放大器(3)組成，反饋回路使用的數(shù)模轉(zhuǎn)換器(5)(digital toanalog converter,DAC)。積分器的個(gè)數(shù)決定了噪聲整形環(huán)路的階數(shù)。圖5為一種現(xiàn)有技術(shù)提供的MASH結(jié)構(gòu)的調(diào)制器。其第一級(jí)(I)和第二級(jí)(2)噪聲整形環(huán)路是圖1所示的二階Sigma-Delta調(diào)制器。稱(chēng)為MASH2-2調(diào)制器結(jié)構(gòu)。要提高Sigma-Delta調(diào)制器的精度，可以通過(guò)增加單級(jí)噪聲整形環(huán)路的階數(shù)，但是會(huì)降低其穩(wěn)定性；使用MASH結(jié)構(gòu)，會(huì)存在匹配性的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明旨在克服現(xiàn)有技術(shù)的不足，提供一種匹配性及穩(wěn)定性高的模數(shù)轉(zhuǎn)換器，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，單級(jí)二階前饋Sigma-Delta調(diào)制器，結(jié)構(gòu)為依次相連的采樣保持電路1、開(kāi)關(guān)S1、加法器、積分器5、延遲單元D1、積分器9、延遲單元D2、另一個(gè)加法器、模數(shù)轉(zhuǎn)換器ADC、開(kāi)關(guān)S16、延遲單元D4、數(shù)字濾波器Hl (z)、再一個(gè)加法器輸出；
積分器5的輸入端分別通過(guò)三條并接的支路連接到積分器5的輸出端，一條支路為串接的開(kāi)關(guān)S4、采樣保持電路2、開(kāi)關(guān)S3 條支路為串接的開(kāi)關(guān)S6、采樣保持電路3、開(kāi)關(guān)S5 ；一條支路為串接的開(kāi)關(guān)S8、米樣保持電路4、開(kāi)關(guān)S7 ；積分器9的輸入端分別通過(guò)三條并接的支路連接到積分器9的輸出端，一條支路為串接的開(kāi)關(guān)S10、采樣保持電路6、開(kāi)關(guān)S9 條支路為串接的開(kāi)關(guān)S12、采樣保持電路7、開(kāi)關(guān)Sll ；一條支路為串接的開(kāi)關(guān)S14、米樣保持電路8、開(kāi)關(guān)S13 ；采樣保持電路I經(jīng)開(kāi)關(guān)S2、延遲單元D3連接到另一個(gè)加法器輸入；模數(shù)轉(zhuǎn)換器ADC的輸出經(jīng)數(shù)模轉(zhuǎn)換器DAC、開(kāi)關(guān)S15連接到所述加法器的輸入；所述加法器的輸入連接到所述另一個(gè)加法器的輸入；延遲單元Dl的輸出通過(guò)放大器2連接到所述另一個(gè)加法器的輸入；模數(shù)轉(zhuǎn)換器ADC的輸出經(jīng)開(kāi)關(guān)S17、延遲單元D5、數(shù)字濾波器H2 (Z)、再一個(gè)加法器輸出。單級(jí)二階前饋Sigma-Delta調(diào)制方法，借助于前述調(diào)制器實(shí)現(xiàn)，并包括如下步驟每個(gè)采樣周期分為四個(gè)階段，A、B階段和C、D階段，A、B階段處理第一級(jí)的信號(hào)，C、D階段處理第二級(jí)的信號(hào)；工作開(kāi)始時(shí)，開(kāi)關(guān)S1、S15打開(kāi)，處理第一級(jí)信號(hào)A階段，開(kāi)關(guān)S4、SlO打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；開(kāi)關(guān)S6、S12打開(kāi)，裝入上一個(gè)第一級(jí)信號(hào)處理階段積分器中的值；開(kāi)關(guān)S16打開(kāi)，將第一級(jí)信號(hào)處理的結(jié)果輸出；B階段，開(kāi)關(guān)S1、S4、S6、S10、S12、S15、S16斷開(kāi)，開(kāi)關(guān)S3、S5、S9、Sll打開(kāi)，采樣積分器的輸出信號(hào)，并保持起來(lái)；接下來(lái)，開(kāi)關(guān)S2、S15打開(kāi)，處理第二級(jí)信號(hào)；C階段，開(kāi)關(guān)S4、SlO打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；開(kāi)關(guān)S8、S14打開(kāi)，裝入上一個(gè)第二級(jí)信號(hào)處理階段積分器中的值；開(kāi)關(guān)S17打開(kāi)，將第二級(jí)信號(hào)處理的結(jié)果輸出；D階段，開(kāi)關(guān)S2、S4、S8、S10、S14、S15、S17斷開(kāi)，開(kāi)關(guān)S3、S7、S9、S13打開(kāi)，采樣積分器的輸出信號(hào)，并保持起來(lái)，從而完成一個(gè)采樣周期。本發(fā)明的技術(shù)特點(diǎn)及效果本發(fā)明采用低失真單級(jí)二階噪聲整形環(huán)路，通過(guò)分時(shí)復(fù)用的技術(shù)實(shí)現(xiàn)四階的整形效果，與MASH結(jié)構(gòu)相比，提高了匹配性，并且能夠?qū)崿F(xiàn)四階的噪聲整形精度，具有較高的穩(wěn)定性和匹配精度。


圖1現(xiàn)有技術(shù)提供的典型Sigma-Delta ADC結(jié)構(gòu)。圖2現(xiàn)有技術(shù)提供的典型Sigma-Delta調(diào)制器結(jié)構(gòu)。圖3現(xiàn)有技術(shù)提供的MASH結(jié)構(gòu)調(diào)制器結(jié)構(gòu)。圖4現(xiàn)有技術(shù)提供的單級(jí)低失真二階前饋sigma-delta調(diào)制器結(jié)構(gòu)。圖5現(xiàn)有技術(shù)提供的MASH2-2調(diào)制器結(jié)構(gòu)。圖6本發(fā)明公開(kāi)的可實(shí)現(xiàn)四階噪聲整形的單級(jí)二階前饋Sigma-Delta調(diào)制器結(jié)構(gòu)。圖7S1 S17工作時(shí)序。
具體實(shí)施例方式考慮到單級(jí)結(jié)構(gòu)的整形環(huán)路只有二階，整形效果不夠好，精度不夠高，但是穩(wěn)定性好。MASH結(jié)構(gòu)精度高，但是匹配性差。所以本發(fā)明考慮采取一種噪聲整形環(huán)路復(fù)用的結(jié)構(gòu)，將單級(jí)二級(jí)調(diào)制器和MASH2-2調(diào)制器結(jié)構(gòu)結(jié)合起來(lái)，取各自的優(yōu)點(diǎn)。下面結(jié)合附圖和具體實(shí)施方式
進(jìn)一步說(shuō)明本發(fā)明。圖6為本發(fā)明公開(kāi)的可實(shí)現(xiàn)四階噪聲整形的單級(jí)二階前饋sigma-delta調(diào)制器結(jié)構(gòu)。包括輸入信號(hào)經(jīng)過(guò)采樣保持電路(I)，進(jìn)入一階積分器(5)。采樣保持電路(2)，通過(guò)開(kāi)關(guān)S3、S4，用于復(fù)位積分器(5);采樣保持電路(3) (4)，分別用于采樣和保持第一級(jí)和第二級(jí)調(diào)制器的輸出信號(hào)。經(jīng)過(guò)延遲單元Dl (10)，進(jìn)入二階積分器(9)。采樣保持電路￠)，通過(guò)開(kāi)關(guān)S9、S10，用于復(fù)位積分器(6);采樣保持電路(7) (8)，分別用于采樣和保持第一級(jí)和第二級(jí)調(diào)制器的輸出信號(hào)。經(jīng)過(guò)延遲器D2(ll)，進(jìn)入ADC量化。量化后經(jīng)過(guò)積分器D4(13)、D5 (14)，進(jìn)入數(shù)字濾波器。反饋環(huán)路采用的是一個(gè)DAC。該結(jié)構(gòu)用單級(jí)調(diào)制器通過(guò)分時(shí)復(fù)用實(shí)現(xiàn)了 MASH2-2的功能，而且比MASH2-2結(jié)構(gòu)具有更好的匹配性。該結(jié)構(gòu)工作時(shí)，每個(gè)采樣周期分為四個(gè)階段，A、B階段和C、D階段，A、B階段處理第一級(jí)的信號(hào)，C、D階段處理第二級(jí)的信號(hào)。圖7為SI S17的工作時(shí)序。工作開(kāi)始時(shí)，S1、S15開(kāi)關(guān)打開(kāi)，處理第一級(jí)信號(hào)。A階段，S4、S10開(kāi)關(guān)打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；S6、S12開(kāi)關(guān)打開(kāi)，裝入上一個(gè)第一級(jí)信號(hào)處理階段積分器中的值；S16開(kāi)關(guān)打開(kāi)，將第一級(jí)信號(hào)處理的結(jié)果輸出。B階段，S1、S4、S6、S10、S12、S15、S16斷開(kāi)，S3、S5、S9、Sll打開(kāi)，采樣積分器的
輸出信號(hào)，并保持起來(lái)。接下來(lái)，S2、S15打開(kāi)，處理第二級(jí)信號(hào)。C階段，S4、S10開(kāi)關(guān)打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；S8、S14開(kāi)關(guān)打開(kāi)，裝入上一個(gè)第二級(jí)信號(hào)處理階段積分器中的值；S17開(kāi)關(guān)打開(kāi)，將第二級(jí)信號(hào)處理的結(jié)果輸出。D階段，S2、S4、S8、S10、S14、315、517斷開(kāi)，53、57、59、513打開(kāi)，采樣積分器的輸出信號(hào)，并保持起來(lái)。這樣就完成了一個(gè)采樣周期。圖6中的延遲器D，用于調(diào)整第一級(jí)信號(hào)和第二級(jí)信號(hào)處理的階段，以保證兩級(jí)信號(hào)輸出能夠匹配。圖6中的數(shù)字濾波器Hl (Z)和H2(z)兩個(gè)結(jié)構(gòu)是用于實(shí)現(xiàn)第一級(jí)信號(hào)與第二信號(hào)處理后以完成相加，與MASH2-2結(jié)構(gòu)中的數(shù)字濾波器相同。表I為圖中Dl D5延遲器延遲的階段個(gè)數(shù)。當(dāng)過(guò)采樣率為64，ADC和DAC量化位數(shù)為2位，帶寬為20KHz時(shí)，量化位數(shù)為23Bit，完成了四階噪聲整形。環(huán)路只有2階，穩(wěn)定性好，相比MASH結(jié)構(gòu)調(diào)制器，只有一級(jí)環(huán)路，匹配性好。本發(fā)明適用于音頻應(yīng)用，輸入峰值小于等于O. 7V。表I
權(quán)利要求
1.一種單級(jí)二階前饋Sigma-Delta調(diào)制器,其特征是,結(jié)構(gòu)為依次相連的采樣保持電路1、開(kāi)關(guān)S1、加法器、積分器5、延遲單元D1、積分器9、延遲單元D2、另一個(gè)加法器、模數(shù)轉(zhuǎn)換器ADC、開(kāi)關(guān)S16、延遲單元D4、數(shù)字濾波器Hl (z)、再一個(gè)加法器輸出； 積分器5的輸入端分別通過(guò)三條并接的支路連接到積分器5的輸出端，一條支路為串接的開(kāi)關(guān)S4、采樣保持電路2、開(kāi)關(guān)S3 條支路為串接的開(kāi)關(guān)S6、采樣保持電路3、開(kāi)關(guān)S5 ;一條支路為串接的開(kāi)關(guān)S8、采樣保持電路4、開(kāi)關(guān)S7 ； 積分器9的輸入端分別通過(guò)三條并接的支路連接到積分器9的輸出端，一條支路為串接的開(kāi)關(guān)S10、采樣保持電路6、開(kāi)關(guān)S9 條支路為串接的開(kāi)關(guān)S12、采樣保持電路7、開(kāi)關(guān)Sll ;一條支路為串接的開(kāi)關(guān)S14、采樣保持電路8、開(kāi)關(guān)S13 ； 采樣保持電路I經(jīng)開(kāi)關(guān)S2、延遲單元D3連接到另一個(gè)加法器輸入； 模數(shù)轉(zhuǎn)換器ADC的輸出經(jīng)數(shù)模轉(zhuǎn)換器DAC、開(kāi)關(guān)S15連接到所述加法器的輸入； 所述加法器的輸入連接到所述另一個(gè)加法器的輸入； 延遲單元Dl的輸出通過(guò)放大器2連接到所述另一個(gè)加法器的輸入； 模數(shù)轉(zhuǎn)換器ADC的輸出經(jīng)開(kāi)關(guān)S17、延遲單元D5、數(shù)字濾波器H2 (z)、再一個(gè)加法器輸出。
2.—種單級(jí)二階前饋Sigma-Delta調(diào)制方法,其特征是，借助于前述調(diào)制器實(shí)現(xiàn)，并包括如下步驟 每個(gè)采樣周期分為四個(gè)階段，A、B階段和C、D階段，A、B階段處理第一級(jí)的信號(hào)，C、D階段處理第二級(jí)的信號(hào)； 工作開(kāi)始時(shí)，開(kāi)關(guān)S1、S15打開(kāi)，處理第一級(jí)信號(hào)A階段，開(kāi)關(guān)S4、SlO打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；開(kāi)關(guān)S6、S12打開(kāi)，裝入上一個(gè)第一級(jí)信號(hào)處理階段積分器中的值；開(kāi)關(guān)S16打開(kāi)，將第一級(jí)信號(hào)處理的結(jié)果輸出；B階段，開(kāi)關(guān)S1、S4、S6、S10、S12、S15、S16斷開(kāi)，開(kāi)關(guān)S3、S5、S9、Sll打開(kāi)，采樣積分器的輸出信號(hào)，并保持起來(lái)；接下來(lái)，開(kāi)關(guān)S2、S15打開(kāi)，處理第二級(jí)信號(hào)；C階段，開(kāi)關(guān)S4、S10打開(kāi)，對(duì)積分器復(fù)位，清除前一個(gè)階段積分器中存儲(chǔ)的值；開(kāi)關(guān)S8、S14打開(kāi)，裝入上一個(gè)第二級(jí)信號(hào)處理階段積分器中的值；開(kāi)關(guān)S17打開(kāi)，將第二級(jí)信號(hào)處理的結(jié)果輸出；D階段，開(kāi)關(guān)S2、S4、S8、S10、S14、S15、S17斷開(kāi)，開(kāi)關(guān)S3、S7、S9、S13打開(kāi)，采樣積分器的輸出信號(hào)，并保持起來(lái)，從而完成一個(gè)采樣周期。
全文摘要
本發(fā)明涉及模數(shù)轉(zhuǎn)換器。為提供一種匹配性及穩(wěn)定性高的模數(shù)轉(zhuǎn)換器，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，單級(jí)二階前饋Sigma-Delta調(diào)制器，結(jié)構(gòu)為依次相連的采樣保持電路1、開(kāi)關(guān)S1、加法器、積分器5、延遲單元D1、積分器9、延遲單元D2、另一個(gè)加法器、模數(shù)轉(zhuǎn)換器ADC、開(kāi)關(guān)S16、延遲單元D4、數(shù)字濾波器H1(z)、再一個(gè)加法器輸出；積分器5的輸入端分別通過(guò)三條并接的支路連接到積分器5的輸出端，一條支路為串接的開(kāi)關(guān)S4、采樣保持電路2、開(kāi)關(guān)S3；一條支路為串接的開(kāi)關(guān)S6、采樣保持電路3、開(kāi)關(guān)S5；一條支路為串接的開(kāi)關(guān)S8、采樣保持電路4、開(kāi)關(guān)S7。本發(fā)明主要應(yīng)用于模數(shù)轉(zhuǎn)換器設(shè)計(jì)。
文檔編號(hào)H03M3/00GK103067019SQ201210540289
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月12日 優(yōu)先權(quán)日2012年12月12日
發(fā)明者高靜, 陳思海, 姚素英, 徐江濤, 史再峰 申請(qǐng)人:天津大學(xué)