專利名稱：一種正負(fù)邏輯電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)與嵌入式設(shè)備通訊技術(shù)領(lǐng)域，尤其涉及一種正負(fù)邏輯電平轉(zhuǎn)換 電路。
背景技術(shù)：
隨著電子技術(shù)的不斷發(fā)展以及電子設(shè)備的日益增多，各設(shè)備之間的信息交互也日 益頻繁，同時(shí)對(duì)電子設(shè)備接口技術(shù)的要求也越來(lái)越高。于是市場(chǎng)上出現(xiàn)了各種類型的接口， 例如USB接口、串口、RS232接口、RS485接口及SPI接口等等。其中，RS232接口是個(gè)人計(jì)算 機(jī)通訊接口之一，且大部分電子設(shè)備中也預(yù)留有異步串口，二者是基于異步串口協(xié)議而實(shí) 現(xiàn)通訊的，所以這種接口方式可用于個(gè)人計(jì)算機(jī)與電子設(shè)備之間的交互通訊，從而完成下 載、調(diào)試以及數(shù)據(jù)上傳等操作。計(jì)算機(jī)的異步串口包含TTL電平串口和RS232電平串口，在 計(jì)算機(jī)與嵌入式設(shè)備的雙工通訊中，計(jì)算機(jī)的異步串口通常以RS232電平方式而輸出邏輯 O和邏輯I，其在邏輯O時(shí)所反映的電壓為3 15V，在邏輯I時(shí)反映的電壓是_3 -15V， 但是嵌入式設(shè)備的串口中主要使用TTL電平方式，當(dāng)傳輸邏輯O和邏輯I時(shí)所反映的電壓 均在OV以上。由于計(jì)算機(jī)的異步串口存在負(fù)電壓，使得計(jì)算機(jī)和嵌入式設(shè)備之間無(wú)法直接 通訊。
在現(xiàn)有的方案中，主要是使用RS232電平邏輯轉(zhuǎn)換芯片，比較典型的芯片是 MAX232，此芯片可完成RS232電平邏輯與TTL電平邏輯之間的轉(zhuǎn)換。這種邏輯電平轉(zhuǎn)換芯 片雖然較為成熟，但其依然具有成本偏高的缺陷，同時(shí)，這種邏輯電平轉(zhuǎn)換芯片僅能應(yīng)用于 RS232通訊方式中，應(yīng)用的靈活性較差，難以適應(yīng)其他類型的通訊電路中。
因此，現(xiàn)有的邏輯電平轉(zhuǎn)換方式，其具有成本高、應(yīng)用的靈活性差的缺陷。發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題在于，提供一種正負(fù)邏輯電平轉(zhuǎn)換電路，該電路具有成 本低以及應(yīng)用靈活的優(yōu)點(diǎn)。
為解決上述技術(shù)問(wèn)題，本發(fā)明采用如下技術(shù)方案。
—種正負(fù)邏輯電平轉(zhuǎn)換電路，其包括有一負(fù)壓轉(zhuǎn)正壓電路，所述負(fù)壓轉(zhuǎn)正壓電路 包括有一 NPN管Q2，所述NPN管Q2的基極通過(guò)電阻R7接地，該基極還連接電阻R6，該電阻 R6的另一端作為負(fù)壓轉(zhuǎn)換電路的輸入端而連接至計(jì)算機(jī)的發(fā)送端PC-TXD，所述NPN管Q2 的發(fā)射極接地，其集電極通過(guò)電阻R8而連接至嵌入式設(shè)備的電源端VCC33，該集電極還連 接電阻R5，該電阻R5的另一端作為負(fù)壓轉(zhuǎn)正壓電路的輸出端而連接至嵌入式設(shè)備的接收 端UART-RXD ;—正壓轉(zhuǎn)負(fù)壓電路，所述正壓轉(zhuǎn)負(fù)壓電路包括有一 PNP管Q1，所述PNP管Ql 的基極通過(guò)電阻Rl而連接至電容Cl，該電容Cl的另一端作為正壓轉(zhuǎn)負(fù)壓電路的輸入端而 連接至嵌入式設(shè)備的發(fā)送端，所述電阻Rl和電容Cl的連接點(diǎn)還連接二極管Dl的陽(yáng)極，所 述二極管Dl的陰極連接至PNP管Ql的發(fā)射極，該P(yáng)NP管Ql的基極和發(fā)射極之間通過(guò)電阻 R2相連，該發(fā)射極還連接至計(jì)算機(jī)的正電源端232VCC，所述PNP管Ql的集電極通過(guò)電阻R3而連接至計(jì)算機(jī)的負(fù)電源端232VEE，該集電極還連接電阻R4，該電阻R4的另一端作為正壓 轉(zhuǎn)負(fù)壓電路的輸出端而連接至計(jì)算機(jī)的接收端PC-RXD。
優(yōu)選地，所述負(fù)壓轉(zhuǎn)正壓電路中，嵌入式設(shè)備的電源端VCC33還通過(guò)電容C5而接 地，所述電阻R6還并聯(lián)有電容C6。
優(yōu)選地，所述正壓轉(zhuǎn)負(fù)壓電路中，計(jì)算機(jī)的負(fù)電源端232VEE通過(guò)電容C3接地，計(jì) 算機(jī)的正電源端232VCC通過(guò)電容C4接地，所述電阻Rl并聯(lián)有電容C2。
本發(fā)明所公開(kāi)的一種正負(fù)邏輯電平轉(zhuǎn)換電路中，當(dāng)計(jì)算機(jī)向嵌入式設(shè)備發(fā)送數(shù)據(jù) 時(shí)，該數(shù)據(jù)需通過(guò)負(fù)壓轉(zhuǎn)正壓電路進(jìn)行電壓轉(zhuǎn)換，將計(jì)算機(jī)所發(fā)出的RS232電平轉(zhuǎn)換為TTL 電平，且傳輸至嵌入式設(shè)備；當(dāng)嵌入式設(shè)備向計(jì)算機(jī)發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)需通過(guò)正壓轉(zhuǎn)負(fù)壓 電路進(jìn)行電壓轉(zhuǎn)換，將嵌入式設(shè)備所發(fā)出的TTL電平轉(zhuǎn)換為RS232電平，且傳輸至計(jì)算機(jī)。 從而實(shí)現(xiàn)了計(jì)算機(jī)與嵌入式設(shè)備的雙工通訊，且替代了 MAX232等現(xiàn)有的邏輯電平轉(zhuǎn)換芯 片。該電路是由常用元件構(gòu)成的，所以其成本較低，為電子設(shè)備的批量化生產(chǎn)節(jié)省了成本開(kāi) 支，同時(shí)，由于該正負(fù)邏輯電平轉(zhuǎn)換電路能夠有效完成RS232電平和TTL電平之間的相互轉(zhuǎn) 換，因此，該電路還可以應(yīng)用于其他類型的通訊方式中，具有較好的靈活性。


圖1為本發(fā)明提出的正負(fù)邏輯電平轉(zhuǎn)換電路的電路框圖。
圖2為負(fù)壓轉(zhuǎn)正壓電路的電路原理圖。
圖3為正壓轉(zhuǎn)負(fù)壓電路的電路原理圖。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作更加詳細(xì)的描述。
本發(fā)明公開(kāi)一種正負(fù)邏輯電平轉(zhuǎn)換電路，如圖1所示，其包括有一負(fù)壓轉(zhuǎn)正壓電 路10及一正壓轉(zhuǎn)負(fù)壓電路20，其中
結(jié)合圖1及圖2所示，所述負(fù)壓轉(zhuǎn)正壓電路10包括有一 NPN管Q2，所述NPN管Q2 的基極通過(guò)電阻R7接地，該基極還連接電阻R6，該電阻R6的另一端作為負(fù)壓轉(zhuǎn)換電路10 的輸入端而連接至計(jì)算機(jī)30的發(fā)送端PC-TXD，所述NPN管Q2的發(fā)射極接地，其集電極通過(guò) 電阻R8而連接至嵌入式設(shè)備40的電源端VCC33，該集電極還連接電阻R5，該電阻R5的另 一端作為負(fù)壓轉(zhuǎn)正壓電路10的輸出端而連接至嵌入式設(shè)備40的接收端UART-RXD。
上述負(fù)壓轉(zhuǎn)正壓電路10中，當(dāng)計(jì)算機(jī)30的發(fā)送端PC-TXD輸出邏輯O時(shí)，其輸出電 平為3V 15V，該電壓通過(guò)電阻R6和電阻R7分壓后，令電阻R7上產(chǎn)生正電壓且該電壓加 載于NPN管Q2的基極，當(dāng)電阻R7上的電壓達(dá)到O. 6V時(shí)，NPN管Q2導(dǎo)通，由于嵌入式設(shè)備40 的接收端UART-RXD通過(guò)電阻R5和NPN管Q2接地，使得嵌入式設(shè)備40的接收端UART-RXD 的電壓為0V，從而使嵌入式設(shè)備40接收到邏輯O ;當(dāng)計(jì)算機(jī)30的發(fā)送端PC-TXD輸出邏輯 I時(shí)，其輸出電平為-3V -15V，該電壓通過(guò)電阻R6和電阻R7分壓后，令電阻R7上產(chǎn)生負(fù) 電壓且該電壓加載于NPN管Q2的基極，此時(shí)，NPN管Q2截止，由于嵌入式設(shè)備40的接收端 UART-RXD通過(guò)電阻R5和電阻R6連接到嵌入式設(shè)備40的電源端VCC33，使得嵌入式設(shè)備40 的接收端UART-RXD的電壓為高電平電壓，從而使嵌入式設(shè)備40接收到邏輯I。
結(jié)合圖1及圖3所示，所述正壓轉(zhuǎn)負(fù)壓電路20包括有一 PNP管Ql，所述PNP管Ql的基極通過(guò)電阻Rl而連接至電容Cl，該電容Cl的另一端作為正壓轉(zhuǎn)負(fù)壓電路20的輸入端而連接至嵌入式設(shè)備40的發(fā)送端，所述電阻Rl和電容Cl的連接點(diǎn)還連接二極管Dl的陽(yáng)極，所述二極管Dl的陰極連接至PNP管Ql的發(fā)射極，該P(yáng)NP管Ql的基極和發(fā)射極之間通過(guò)電阻R2相連，該發(fā)射極還連接至計(jì)算機(jī)30的正電源端232VCC，所述PNP管Ql的集電極通過(guò)電阻R3而連接至計(jì)算機(jī)30的負(fù)電源端232VEE，該集電極還連接電阻R4，該電阻R4的另一端作為正壓轉(zhuǎn)負(fù)壓電路20的輸出端而連接至計(jì)算機(jī)30的接收端PC-RXD。
上述正壓轉(zhuǎn)負(fù)壓電路20中，計(jì)算機(jī)30的正電源端232VCC的輸出電壓為+8. 5V，計(jì)算機(jī)30的負(fù)電源端232VEE的輸出電壓為-8. 5V。當(dāng)嵌入式設(shè)備40與計(jì)算機(jī)30建立通訊之前，先令嵌入式設(shè)備40的發(fā)送端UART-TXD輸出高電平且該發(fā)送端UART-TXD與電容Cl、 電阻R1、電阻R2及計(jì)算機(jī)30的正電源端232VCC構(gòu)成回路，電容Cl開(kāi)始充電直至充滿，當(dāng)嵌入式設(shè)備40的發(fā)送端UART-TXD輸出邏輯O時(shí)，該發(fā)送端UART-TXD所反映的電壓為0V, 電容Cl通過(guò)二極管Dl的續(xù)流作用而迅速放電，使得電容Cl和電阻Rl的連接點(diǎn)的電壓下降，此時(shí)，計(jì)算機(jī)30的正電源端232VCC、電阻2和電阻Rl構(gòu)成偏執(zhí)電路，當(dāng)電容Cl和電阻 Rl連接點(diǎn)的電壓下降至O. 6V時(shí)，該電壓通過(guò)電阻Rl而傳輸至PNP管Ql的基極，PNP管Ql 導(dǎo)通，且通過(guò)電阻R4的上拉作用，將計(jì)算機(jī)30的正電源端232VCC輸出的正電壓傳輸至計(jì)算機(jī)30的接收端PC-RXD，使得該接收端PC-RXD接收到邏輯O ;當(dāng)嵌入式設(shè)備40的發(fā)送端 UART-TXD輸出邏輯I時(shí)，該發(fā)送端UART-TXD所輸出的電壓為高電平電壓，此時(shí)，由于PNP管 Ql仍然導(dǎo)通，所以，計(jì)算機(jī)30的正電源端232VCC通過(guò)PNP管Ql和電阻Rl而向電容Cl充電，當(dāng)電容Cl充滿時(shí)其對(duì)于直流信號(hào)相當(dāng)于斷路，電阻R2上無(wú)電流流過(guò)，PNP管Ql截止， 計(jì)算機(jī)30的負(fù)電源端232VEE輸出的負(fù)電壓通過(guò)電阻R3和電阻R4而傳輸至計(jì)算機(jī)30的接收端PC-RXD，使得該接收端PC-RXD接收到邏輯I。
如圖2所示，所述負(fù)壓轉(zhuǎn)正壓電路10中，嵌入式設(shè)備40的電源端VCC33還通過(guò)電容C5而接地，所述電阻R6還并聯(lián)有電容C6。其中，電容C5用于濾除雜波干擾，電容C6作為加速電容而用于提高NPN管Q2的導(dǎo)通速度。
如圖3所示，所述正壓轉(zhuǎn)負(fù)壓電路20中，計(jì)算機(jī)30的負(fù)電源端232VEE還通過(guò)電容C3接地，計(jì)算機(jī)30的正電源端232VCC還通過(guò)電容C4接地，所述電阻Rl還并聯(lián)有電容 C2。其中，電容C3和電容C4均用于濾除雜波干擾，電容C2作為加速電容而用于提高PNP 管Ql的導(dǎo)通速度。
本發(fā)明所公開(kāi)的一種正負(fù)邏輯電平轉(zhuǎn)換電路，其通過(guò)實(shí)驗(yàn)?zāi)軌虻玫饺缦聰?shù)據(jù)
嵌入式設(shè)備與計(jì)算機(jī)之間傳輸?shù)臄?shù)據(jù)嵌入式設(shè)備的發(fā)送端或接收端計(jì)算機(jī)的發(fā)送端或接收端邏輯Of 0.4V+8 5V邏輯I大于2.4V-8.5V
在上述電路原理的基礎(chǔ) 上結(jié)合該數(shù)據(jù)而得知，當(dāng)計(jì)算機(jī)30向嵌入式設(shè)備40發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)需通過(guò)負(fù)壓轉(zhuǎn)正壓電路10進(jìn)行電壓轉(zhuǎn)換，將計(jì)算機(jī)30所發(fā)出的RS232電平轉(zhuǎn)換為TTL電平，且傳輸至嵌入式設(shè)備40 ;當(dāng)嵌入式設(shè)備40向計(jì)算機(jī)30發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)需通過(guò)正壓轉(zhuǎn)負(fù)壓電路20進(jìn)行電壓轉(zhuǎn)換，將嵌入式設(shè)備40所發(fā)出的TTL電平轉(zhuǎn)換為RS232電平，且傳輸至計(jì)算機(jī)30。從而實(shí)現(xiàn)了計(jì)算機(jī)30與嵌入式設(shè)備40的雙工通訊，且替 代了 MAX232等現(xiàn)有的邏輯電平轉(zhuǎn)換芯片。該電路是由常用元件構(gòu)成的，所以其成本較低， 為電子設(shè)備的批量化生產(chǎn)節(jié)省了成本開(kāi)支，同時(shí)，由于該正負(fù)邏輯電平轉(zhuǎn)換電路能夠有效 完成RS232電平和TTL電平之間的相互轉(zhuǎn)換，因此，還可以應(yīng)用于其他類型的通訊方式中， 具有了較好的靈活性。
以上所述只是本發(fā)明較佳的實(shí)施例，并不用于限制本發(fā)明，凡在本發(fā)明的技術(shù)范 圍內(nèi)所做的修改、等同替換或者改進(jìn)等，均應(yīng)包含在本發(fā)明所保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種正負(fù)邏輯電平轉(zhuǎn)換電路，其特征在于，包括有一負(fù)壓轉(zhuǎn)正壓電路(10)，所述負(fù)壓轉(zhuǎn)正壓電路(10)包括有一 NPN管Q2，所述NPN管 Q2的基極通過(guò)電阻R7接地，該基極還連接電阻R6，該電阻R6的另一端作為負(fù)壓轉(zhuǎn)換電路 (10)的輸入端而連接至計(jì)算機(jī)(30)的發(fā)送端PC-TXD，所述NPN管Q2的發(fā)射極接地，其集電極通過(guò)電阻R8而連接至嵌入式設(shè)備(40)的電源端VCC33，該集電極還連接電阻R5，該電阻R5的另一端作為負(fù)壓轉(zhuǎn)正壓電路(10)的輸出端而連接至嵌入式設(shè)備(40)的接收端 UART-RXD ；一正壓轉(zhuǎn)負(fù)壓電路(20)，所述正壓轉(zhuǎn)負(fù)壓電路(20)包括有一 PNP管Ql，所述PNP管Ql 的基極通過(guò)電阻Rl而連接至電容Cl，該電容Cl的另一端作為正壓轉(zhuǎn)負(fù)壓電路(20)的輸入端而連接至嵌入式設(shè)備(40)的發(fā)送端，所述電阻Rl和電容Cl的連接點(diǎn)還連接二極管Dl的陽(yáng)極，所述二極管Dl的陰極連接至PNP管Ql的發(fā)射極，該P(yáng)NP管Ql的基極和發(fā)射極之間通過(guò)電阻R2相連，該發(fā)射極還連接至計(jì)算機(jī)(30)的正電源端232VCC，所述PNP管Ql的集電極通過(guò)電阻R3而連接至計(jì)算機(jī)(30)的負(fù)電源端232VEE，該集電極還連接電阻R4，該電阻R4的另一端作為正壓轉(zhuǎn)負(fù)壓電路(20)的輸出端而連接至計(jì)算機(jī)(30)的接收端PC-RXD。
2.如權(quán)利要求1所述的正負(fù)邏輯電平轉(zhuǎn)換電路，其特征在于，所述負(fù)壓轉(zhuǎn)正壓電路(10)中，嵌入式設(shè)備(40)的電源端VCC33還通過(guò)電容C5而接地，所述電阻R6還并聯(lián)有電容C6。
3.如權(quán)利要求1所述的正負(fù)邏輯電平轉(zhuǎn)換電路，其特征在于，所述正壓轉(zhuǎn)負(fù)壓電路 (20 )中，計(jì)算機(jī)(30 )的負(fù)電源端232VEE通過(guò)電容C3接地，計(jì)算機(jī)(30 )的正電源端232VCC 通過(guò)電容C4接地，所述電阻Rl并聯(lián)有電容C2。
全文摘要
本發(fā)明公開(kāi)一種正負(fù)邏輯電平轉(zhuǎn)換電路，其包括有一負(fù)壓轉(zhuǎn)正壓電路10及一正壓轉(zhuǎn)負(fù)壓電路20，其中，當(dāng)計(jì)算機(jī)向嵌入式設(shè)備發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)需通過(guò)負(fù)壓轉(zhuǎn)正壓電路進(jìn)行電壓轉(zhuǎn)換，將計(jì)算機(jī)所發(fā)出的RS232電平轉(zhuǎn)換為TTL電平，且傳輸至嵌入式設(shè)備；當(dāng)嵌入式設(shè)備向計(jì)算機(jī)發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)需通過(guò)正壓轉(zhuǎn)負(fù)壓電路進(jìn)行電壓轉(zhuǎn)換，將嵌入式設(shè)備所發(fā)出的TTL電平轉(zhuǎn)換為RS232電平，且傳輸至計(jì)算機(jī)，從而實(shí)現(xiàn)了計(jì)算機(jī)與嵌入式設(shè)備的雙工通訊。本發(fā)明相比現(xiàn)有技術(shù)而言，具有成本低以及應(yīng)用靈活的優(yōu)點(diǎn)。
文檔編號(hào)H03K19/0175GK103066986SQ20121054118
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月14日 優(yōu)先權(quán)日2012年12月14日
發(fā)明者黃善兵, 甘彥君 申請(qǐng)人:深圳市新國(guó)都技術(shù)股份有限公司