專利名稱：鎖相環(huán)、其閉環(huán)頻率自動校準電路及方法
技術領域：
本發(fā)明涉及ー種鎖相環(huán)、其閉環(huán)頻率自動校準電路及方法。
背景技術：
鎖相環(huán)電路是ー種反饋控制電路，其特點是利用來自外部晶振提供的輸入參考時鐘，來控制環(huán)路內部振蕩信號的頻率以及相位，從而得到需要的頻率信號。鎖相環(huán)被廣泛的應用于無線通信、導航、控制、儀器儀表等領域中。典型的鎖相環(huán)電路，如圖1所示，由鑒頻鑒相器11、電荷泵12、環(huán)路濾波器13、壓控振蕩器14和分頻器15構成，若要實現小數分頻的鎖相環(huán)電路時，還需要加入sigma-delta調制器16來實現小數分頻比。此外，在現代無線通信系統中，往往需要高的振蕩頻率以及寬的調諧范圍，而針對這種高指標的壓控振蕩器，設計者一般采用電感電容壓控振蕩器，并且為了達到低的相位噪聲性能，必須壓低壓控振蕩器的壓控增益，所以一般還需要采用開關電容陣列19來實現分段式的調諧曲線(如圖2所示)，這種結構的壓控振蕩器同時也為鎖相環(huán)引入了另外ー個功能模塊——用于控制電容開關陣列的自動頻率控制電路18。傳統的自動頻率控制電路采用純數字的方法，需要斷開環(huán)路，箝位壓控振蕩器控制電壓值，然后比較固定周 期數內參考信號以及分頻器輸出信號的周期個數，根據比較值進行調整開關電容陣列的控制字，如此往復，最終得到需要的頻率段。盡管這種方法被廣泛的采用，但是其有著明顯的缺點，每次調整頻率時，都需要斷開環(huán)路，増加了捕捉時間；比較兩個信號時，需要兩個計數器，而且由于壓控振蕩器的相鄰調諧曲線間的頻差小，所以需要很長的計數周期，才能夠分辨出要求的頻差，這意味著兩個計數器的位數要足夠多，増加了額外的功耗以及面積。

發(fā)明內容
針對現有技術的不足，本發(fā)明的目的g在于提供一種頻率校準效率高的鎖相環(huán)、其閉環(huán)頻率自動校準電路及方法。為實現上述目的，本發(fā)明采用如下技術方案
ー種閉環(huán)頻率自動校準電路，用于校準鎖相環(huán)的壓控振蕩器的頻率，其包括鉗位電路、電壓偏置電路、細調比較器、處理器、第一計數器和第二計數器；
電壓偏置電路用于產生細調上限電壓和細調下限電壓，其中，細調上限電壓大于細調下限電壓；
該細調比較器包括用于接收細調上限電壓的第一輸入端、用于接收細調下限電壓的第ニ輸入端、用于接收壓控振蕩器的控制電壓的第三輸入端、用于輸出細調上限比較信號的第一輸出端以及用于輸出細調下限比較信號的第二輸出端；
該細調比較器用于將細調上限電壓和細調下限電壓分別與來自壓控振蕩器的控制電壓進行比對，若控制電壓大于細調上限電壓，則該細調上限比較信號為第五電平信號，若控制電壓小于細調上限電壓，則該細調上限比較信號為第六電平信號；若控制電壓大于細調下限電壓，則該細調下限比較信號為第七電平信號，若控制電壓小于細調下限電壓，則該細調下限比較信號為第八電平信號，其中，該細調上限電壓大于細調下限電壓，該第五電平信號和第六電平信號不相同，該第七電平信號和第八電平信號不相同；
當該細調上限比較信號出現為第五電平信號時，處理器控制第一計數器開始對第五電平信號持續(xù)的時鐘周期個數進行計數，若在預設的N個時鐘周期內，該細調上限比較信號保持為第五電平信號，處理器減小壓控振蕩器的電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于聞阻態(tài)；
當該細調下限電壓為第八電平信號，處理器控制第二計算器開始對第八電平信號持續(xù)的時鐘周期個數進行計數，若在N個時鐘周期內，細調下限電壓始終保持為第八電平信號，處理器增大壓控振蕩器的電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；
當細調上限比較信號為第六電平信號或該細調下限比較信號為第七電平信號時，處理器不調整壓控振蕩器的電容陣列的電容陣列控制字；
其中，N和M均為正整數。閉環(huán)頻率自動校準電路還包括粗調比較器，該電壓偏置電路還用于產生粗調上限電壓和粗調下限電壓，其中，該粗調上限電壓大于粗調下限電壓，該粗調上限電壓大于細調上限電壓，粗調下限電壓小于細調下限電壓；
該粗調比較器包括用于接收粗調上限電壓的第一輸入端、用于接收粗調下限電壓的第ニ輸入端、用于接收壓控振蕩器14的控制電壓的第三輸入端、用于輸出粗調上限比較信號的第一輸出端以及用于輸出粗調下限比較信號的第二輸出端；
該粗調比較器用于將粗調上限電壓和粗調下限電壓分別與控制電壓進行比對，若控制電壓大于粗調上限電壓，則該粗調上限比較信號為第一電平信號，若控制電壓小于粗調上限電壓，則該粗調上限比較信號為第二電平信號；若控制電壓大于粗調下限電壓，則該粗調下限比較信號為第三電平信號，若控制電壓小于粗調下限電壓，則該粗調下限比較信號為第四電平信號，其中，該第一電平信號和第二電平信號不相同，該第三電平信號和第四電平信號不相同；
當該細調上限比較信號出現為第五電平信號時，處理器控制第一計數器開始對第五電平信號持續(xù)的時鐘周期個數進行計數，若在預設的N個時鐘周期內，該細調上限比較信號保持為第五電平信號，粗調比較器將粗調上限電壓與控制電壓進行比對，若控制電壓大于粗調上限電壓，處理器根據二分法進行減小電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；若控制電壓小于粗調上限電壓，處理器對電容陣列的電容陣列控制字進行減一，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)； 當該細調下限電壓為第八電平信號，處理器控制第二計算器開始對第八電平信號持續(xù)的時鐘周期個數進行計數，若在N個時鐘周期內，細調下限電壓始終保持為第八電平信號，粗調比較器將預設的粗調下限電壓與控制電壓進行對比，若控制電壓小于粗調下限電壓，處理器根據二分法進行增加電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；若控制電壓大于粗調下限電壓，處理器對電容陣列的電容陣列控制字進行加一，同時，處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)。粗調比較器和細調比較器均為遲滯比較器。該第一計數器和第二計數器均為高位計數器。該第一電平信號為聞電平信號，該第二電平信號為低電平信號；該第二電平信號為低電平信號，該第四電平信號為高電平信號。該第五電平信號為高電平信號，該第六電平信號為低電平信號；該第七電平信號為低電平信號，該第八電平信號為高電平信號。本發(fā)明還采用如下技術方案
ー種鎖相環(huán)，其包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器、分頻器、sigma-delta調制器以及上述的閉環(huán)頻率自動校準電路；該壓控振蕩器至少包括電容陣列和振蕩器；一來自晶振的參考時鐘信號輸入至鑒頻鑒相器和處理器，鑒頻鑒相器依次通過電荷泵和環(huán)路濾波器連接振蕩器，振蕩器通過分頻器連接鑒頻鑒相器和sigma-delta調制器。本發(fā)明還采用以下技術方案
一種鎖相環(huán)的閉環(huán)頻率自動校準方法，應用于一鎖相環(huán)的閉環(huán)頻率自動校準電路，該閉環(huán)頻率自動校準電路包括鉗位電路、用于產生細調上限電壓和細調下限電壓的電壓偏置電路、細調比較器、處理器、第一和第二計數器，該方法包括以下步驟
步驟A :通過處理器將鉗位電路設為高阻態(tài)，鎖相環(huán)處于捕捉狀態(tài)；
步驟B :通過細調比較器將細調上限電壓和細調下限電壓分別與來自鎖相環(huán)的壓控振蕩器的控制電壓進行比對，若控制電壓大于細調上限電壓，執(zhí)行步驟C ;若控制電壓小于細調下限電壓，執(zhí)行步驟F ;若控制電壓大于細調下限電壓且小于細調上限電壓且持續(xù)N個時鐘周期，重新執(zhí)行步驟B ;
步驟C :通過第一計數器對控制電壓大于細調上限電壓的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓保持大于細調上限電壓，則執(zhí)行步驟D ;若在N個時鐘周期內，出現控制電壓小于細調上限電壓，則執(zhí)行步驟E ;
步驟D :通過處理器減小壓控振蕩器的電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，執(zhí)行步驟A;
步驟E :對第一計數器清零，再返回執(zhí)行步驟B ；
步驟F :通過第二計數器對控制電壓小于細調下限電壓的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓保持小于細調下限電壓，則執(zhí)行步驟G ;若在N個時鐘周期內，出現控制電壓大于細調下限電壓，則執(zhí)行步驟H ； 步驟G :通過處理器增大壓控振蕩器的電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，執(zhí)行步驟A;以及
步驟H :對第二計數器清零，再返回執(zhí)行步驟B ；
其中，N和M均為正整數，細調上限電壓大于細調下限電壓。該閉環(huán)頻率自動校準電路還包括粗調比較器，該電壓偏置電路還用于產生粗調上限電壓和粗調下限電壓，其中，該粗調上限電壓大于粗調下限電壓，該粗調上限電壓大于細調上限電壓，粗調下限電壓小于細調下限電壓；上述步驟D包括以下步驟
步驟Dl :通過粗調比較器將粗調上限電壓與控制電壓進行比對，若控制電壓大于粗調上限電壓，執(zhí)行步驟D2 ;若控制電壓小于粗調上限電壓，執(zhí)行步驟D3 ；
步驟D2 :通過處理器根據二分法進行減小電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A ;以及
步驟D3 :通過處理器對電容陣列的電容陣列控制字進行減一，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A；
該步驟G包括以下步驟
步驟Gl :通過粗調比較器將預設的粗調下限電壓與控制電壓進行對比，若控制電壓小于粗調下限電壓，執(zhí)行步驟G2 ;若控制電壓大于粗調下限電壓，執(zhí)行步驟G3 ；
步驟G2 :通過處理器根據二分法進行增加電容陣列的電容陣列控制字，同時，通過處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A ；以及
步驟G3 :通過處理器對電容陣列的電容陣列控制字進行加一，同時，通過處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A。本發(fā)明的有益效果如下1、實現了閉環(huán)的頻率自動校準方法，調整頻率時無需斷開環(huán)路，可減少校準時間。2、本發(fā)明根據控制電壓與粗調上限電壓、粗調下限電壓的大小關系選擇性地采用二分法增減或直接加/減一對電容陣列控制字進行賦值，可大大縮短校準時間，提高校準效率。3、本發(fā)明采用第一和第二計數器可避免壓控振蕩器的電容陣列控制字的錯誤跳變，使得系統更穩(wěn)定。4、本發(fā)明的粗調比較器和細調比較器采用遲滯比較器可使得鎖相環(huán)抗干擾能力提高，捕捉過程更穩(wěn)定。


圖1為現有技術的鎖相環(huán)的較佳實施方式的方框圖。圖2為帶有電容陣列結構的壓控振蕩器調諧曲線。圖3為本發(fā)明鎖相環(huán)的較佳實施方式的方框圖。
圖4為本發(fā)明的閉環(huán)頻率自動校準方法的較佳實施例的流程圖。
具體實施例方式下面將結合附圖以及具體實施方式
，對本發(fā)明做進ー步描述
請參見圖3，本發(fā)明涉及ー種鎖相環(huán)，其較佳實施方式包括鑒頻鑒相器11、電荷泵12、環(huán)路濾波器13、壓控振蕩器14、分頻器15、sigma-delta調制器16、閉環(huán)頻率自動校準電路50。該壓控振蕩器14至少包括電容陣列18和振蕩器120。該閉環(huán)頻率自動校準電路50包括鉗位電路51、電壓偏置電路52、粗調比較器53、細調比較器54、處理器55、計數器56和57。一來自晶振的參考時鐘信號輸入至鑒頻鑒相器11、處理器55、計數器56和57，鑒頻鑒相器11依次通過電荷泵12和環(huán)路濾波器13連接振蕩器120，振蕩器120通過分頻器15連接鑒頻鑒相器11和sigma-delta調制器16。電壓偏置電路52用于產生粗調上限電壓Vb_hi_c和粗調下限電壓Vb_lo_c以及細調上限電壓Vb_hi_f和細調下限電壓Vb_lo_f，該電壓偏置電路52可由適當阻值的若干電阻串聯而成。該粗調比較器53包括用于接收粗調上限電壓Vb_hi_c的第一輸入端、用于接收粗調下限電壓Vb_lo_c的第二輸入端、用于接收壓控振蕩器14的控制電壓Vctr的第三輸入端、用于輸出粗調上限比較信號Vo_hi_c的第一輸出端以及用于輸出粗調下限比較信號Vo_lo_c的第二輸出端。該粗調比較器53用于將粗調上限電壓Vb_hi_c和粗調下限電壓Vb_lo_c分別與控制電壓Vctr進行比對，若控制電壓Vct大于粗調上限電壓Vb_hi_c，則該粗調上限比較信號Vo_hi_c為第一電平信號，若控制電壓Vct小于粗調上限電壓Vb_hi_c，則該粗調上限比較信號Vo_hi_c為第二電平信號；若控制電壓Vct大于粗調下限電壓Vb_lo_c，則該粗調下限比較信號Vo_lo_c為第三電平信號，若控制電壓Vct小于粗調下限電壓Vb_lo_c，則該粗調下限比較信號Vo_lo_c為第四電平信號，其中，該第一電平信號和第二電平信號不相同，該第三電平信號和第四電平信號不相同。該細調比較器54包括用于接收細調上限電壓Vb_hi_f的第一輸入端、用于接收細調下限電壓Vb_lo_f的第二輸入端、用于接收壓控振蕩器14的控制電壓Vctr的第三輸入端、用于輸出細調上限比較信號Vo_hi_f的第一輸出端以及用于輸出細調下限比較信號Vo_lo_f的第二輸出端。該細調比較器54用于將細調上限電壓Vb_hi_f和細調下限電壓Vb_lo_f分別與來自壓控振蕩器14的控制電壓Vctr進行比對，若控制電壓Vctr大于細調上限電壓Vb_hi_f，則該細調上限比較信號Vo_hi_f為第五電平信號，若控制電壓Vctr小于細調上限電壓Vb_hi_f，則該細調上限比較信號Vo_hi_f*第六電平信號；若控制電壓Vctr大于細調下限電壓Vb_lo_f，則該細調下限比較信號Vo_lo_f為第七電平信號，若控制電壓Vctr小于細調下限電壓Vb_lo_f，則該細調下限比較信號Vo_lo_f為第八電平信號，其中該第五電平信號和第六電平信號不相同，該第七電平信號和第八電平信號不相同。上述的粗調上限電壓Vb_hi_c大于細調上限電壓Vb_hi_f,粗調下限電壓Vb_lo_c小于細調下限電壓Vb_lo_f。當該細調上限比較信號Vo_hi_f出現為第五電平信號如高電平信號吋，即控制電壓Vctr大于細調上限電壓Vb_hi_f吋，則處理器55控制計算器56開始對第五電平信號持續(xù)的時鐘周期個數進行計數，若在預設的N個時鐘周期內，該細調上限比較信號Vo_hi_f保持為第五電平信號，則處理器55檢測粗調比較器的第一輸出端的粗調上限比較信號Vo_hi_c。若粗調上限比較信號Vo_hi_c為第一電平信號如高電平信號,此意味著壓控振蕩器14所接收的控制頻率比實際需要的頻率低，則處理器55根據二分法減小電容陣列18的電容陣列控制字，以獲得更適合的頻率。若粗調上限比較信號Vo_hi_c為第二電平信號如低電平信號，也就是說，控制電壓Vctr在細調上限電壓Vb_hi_f和粗調上限電壓Vb_hi_c之間，說明壓控振蕩器14實際需要的頻率在目前電容陣列值的附近，則處理器55控制電容陣列18對電容陣列控制字進行減一，以獲得合適的頻率。若在預設的N個時鐘周期內，該細調上限比較信號Vo_hi_f出現為第六電平信號如低電平信號，則該處理器55對計數器56清零，并在檢測到下ー個為第五電平信號的細調上限比較信號Vo_hi_f時使該計數器56重新計數，如此循環(huán)。當細調下限電壓Vb_lo_f為第八電平信號如高電平信號吋，處理器55控制計數器57開始計數，若在N個時鐘周期內(其中N為正整數)，細調下限電壓Vb_lo_f始終保持為第八電平信號，則檢測粗調比較器53的第二輸出端ロ的粗調下限比較信號Vo_lo_c。若粗調下限比較信號V0_l0_c*第四電平信號如高電平信號吋，此時控制電壓Vctr小于粗調下限電壓Vb_lo_c，即壓控振蕩器14所獲得的頻率比實際需要的頻率高，則該處理器55根據二分法進行增加電容陣列18的電容陣列控制字，以獲得符合實際需要的頻率。若粗調下限比較信號Vo_lo_c為第三電平信號如低電平信號，此時控制電壓Vctr在粗調下限電壓Vb_lo_c和細調下限電壓Vb_lo_f之間，說明壓控振蕩器14實際需要的頻率對應的電容陣列控制字在目前的電容陣列控制字附件，則處理器55控制電容陣列18對其電容陣列控制字進行加一，以獲得符合實際需要的頻率。若在N個時鐘周期內，細調上限電壓Vb_hi_f出現為第七電平信號如低電平信號，則處理器55對計數器57進行清零，并在下ー個為第八電平信號的細調上限電壓Vb_hi_f出現時使計數器57重新計數，如此循環(huán)。當細調上限比較信號Vo_hi_f為第六電平信號或該細調下限比較信號Vo_lo_f為第七電平信號時，控制信號Vctr在細調下限比較信號Vo_lo_f和細調上限比較信號Vo_hi_f 之間時，處理器不調整壓控振蕩器的電容陣列的電容陣列控制字。上述過程中，處理器55控制電容陣列18對電容陣列控制字重新賦值的同吋，該處理器55設置該鉗位電路51的控制端的信號為高電平信號(也可設置為低電平信號)，以使得該鉗位電路51將環(huán)路濾波器13的輸入電壓和壓控振蕩器14的控制電壓Vctr上拉為鎖相環(huán)供電電壓的二分之一，在M個時鐘周期后(其中M為正整數)，該處理器55將鉗位電路51的控制信號置為低電平信號，以使得鉗位電路51處于高阻態(tài)，進而使得鎖相環(huán)處于捕捉狀態(tài)。本實施例中， 該粗調比較器53和細調比較器54均采為遲滯比較器，以使得鎖相環(huán)的鎖定值更穩(wěn)定。在其他實施例中，若對校準精度的要求不高，可不需要細調比較器54，電壓偏置電路52對應設置為只輸出ー個上限電壓和ー個下限電壓，如此，可簡化電路。請參見圖4，本發(fā)明還涉及ー種閉環(huán)頻率自動校準方法，其包括以下步驟
步驟SOOl :將鉗位電路51設為高阻態(tài)以使得鎖相環(huán)處于捕捉狀態(tài)，此時，環(huán)路濾波器13的輸入電壓和壓控振蕩器14的控制電壓Vctr不受鉗位電路51的控制。步驟S002 :通過細調比較器54將預設的細調上限電壓Vb_hi_f和細調下限電壓Vb_lo_f分別與來自壓控振蕩器14的控制電壓Vctr進行比對，若控制電壓Vctr大于細調上限電壓Vb_hi_f，執(zhí)行步驟S003 ;若控制電壓Vctr小于細調下限電壓Vb_lo_f，執(zhí)行步驟S008 ;若控制電壓Vctr大于細調下限電壓Vb_lo_f且小于細調上限電壓Vb_hi_f且持續(xù)N個時鐘周期，重新執(zhí)行步驟S002。步驟S003 :通過計數器56對控制電壓Vctr大于細調上限電壓Vb_hi_f的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓Vctr保持大于細調上限電壓Vb_hi_f，則執(zhí)行步驟S004 ;若在N個時鐘周期內，出現控制電壓Vctr小于細調上限電壓Vb_hi_f，則執(zhí)行步驟S007。步驟S004 :通過粗調比較器53將預設的粗調上限電壓Vb_hi_c與控制電壓Vctr進行比對，若控制電壓Vctr大于粗調上限電壓Vb_hi_c，執(zhí)行步驟S005 ;若控制電壓Vctr小于粗調上限電壓Vb_hi_c，執(zhí)行步驟S006。步驟S005 :通過處理器55對電容陣列18的電容陣列控制字根據二分法進行減小，以獲得更適合的頻率，同時，通過鉗位電路51將控制電壓Vctr上拉為預設的電位如鎖相環(huán)供電電壓的二分之一，M個時鐘周期后，返回執(zhí)行步驟S001。步驟S006 :通過處理器55對電容陣列18的電容陣列控制字進行減一，以獲得合適的頻率，同時，通過處理器55控制鉗位電路51將控制電壓Vctr上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟SOOl。步驟S007 :對計數器56清零，再返回執(zhí)行步驟S002。步驟S008 :通過計數器57對控制電壓Vctr小于細調下限電壓Vb_lo_f的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓Vctr保持小于細調下限電壓Vb_lo_f，則執(zhí)行步驟S009 ;若在N個時鐘周期內，出現控制電壓Vctr大于細調下限電壓Vb_lo_f，則執(zhí)行步驟SO10。步驟S009 :通過粗調比較器53將預設的粗調下限電壓Vb_lo_c與控制電壓Vctr進行對比，若控制電壓Vctr小于粗調下限電壓Vb_lo_c，執(zhí)行步驟SOlO ;若控制電壓Vctr大于粗調下限電壓Vb_lo_c，執(zhí)行步驟S011。步驟SOlO :通過處理器55對電容陣列18的電容陣列控制字根據二分法進行增カロ，以獲得符合實際需要的頻率，同時，通過處理器55控制鉗位電路51將控制電壓Vctr上拉為預設的電位如鎖相環(huán)供電電壓的二分之一，持續(xù)M個時鐘周期后，返回執(zhí)行步驟S001。步驟SOll :通過處理器55對電容陣列18的電容陣列控制字進行加一，以獲得符合實際需要的頻率，同時，通過處理器55控制鉗位電路51將控制電壓Vctr上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟SOOl。步驟SO12 :對計數器57進行清零，再返回執(zhí)行步驟S002。
對于本領域的技術人員來說，可根據以上描述的技術方案以及構思，做出其它各種相應的改變以及變形，而所有的這些改變以及變形都應該屬于本發(fā)明權利要求的保護范圍之內。
權利要求
1.一種閉環(huán)頻率自動校準電路，用于校準鎖相環(huán)的壓控振蕩器的頻率，其特征在于 其包括鉗位電路、電壓偏置電路、細調比較器、處理器、第一計數器和第二計數器；電壓偏置電路用于產生細調上限電壓和細調下限電壓，其中，細調上限電壓大于細調下限電壓；該細調比較器包括用于接收細調上限電壓的第一輸入端、用于接收細調下限電壓的第二輸入端、用于接收壓控振蕩器的控制電壓的第三輸入端、用于輸出細調上限比較信號的第一輸出端以及用于輸出細調下限比較信號的第二輸出端；該細調比較器用于將細調上限電壓和細調下限電壓分別與來自壓控振蕩器的控制電壓進行比對，若控制電壓大于細調上限電壓，則該細調上限比較信號為第五電平信號，若控制電壓小于細調上限電壓，則該細調上限比較信號為第六電平信號；若控制電壓大于細調下限電壓，則該細調下限比較信號為第七電平信號，若控制電壓小于細調下限電壓，則該細調下限比較信號為第八電平信號，該第五電平信號和第六電平信號不相同，該第七電平信號和第八電平信號不相同；當該細調上限比較信號出現為第五電平信號時，處理器控制第一計數器開始對第五電平信號持續(xù)的時鐘周期個數進行計數，若在預設的N個時鐘周期內，該細調上限比較信號保持為第五電平信號，處理器減小壓控振蕩器的電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于聞阻態(tài)；當該細調下限電壓為第八電平信號，處理器控制第二計算器開始對第八電平信號持續(xù)的時鐘周期個數進行計數，若在N個時鐘周期內，細調下限電壓始終保持為第八電平信號， 處理器增大壓控振蕩器的電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；當細調上限比較信號為第六電平信號或該細調下限比較信號為第七電平信號時，處理器不調整壓控振蕩器的電容陣列的電容陣列控制字；其中，N和M均為正整數。
2.如權利要求1所述的閉環(huán)頻率自動校準電路，其特征在于閉環(huán)頻率自動校準電路還包括粗調比較器，該電壓偏置電路還用于產生粗調上限電壓和粗調下限電壓，其中，該粗調上限電壓大于粗調下限電壓，該粗調上限電壓大于細調上限電壓，粗調下限電壓小于細調下限電壓；該粗調比較器包括用于接收粗調上限電壓的第一輸入端、用于接收粗調下限電壓的第二輸入端、用于接收壓控振蕩器的控制電壓的第三輸入端、用于輸出粗調上限比較信號的第一輸出端以及用于輸出粗調下限比較信號的第二輸出端；該粗調比較器用于將粗調上限電壓和粗調下限電壓分別與控制電壓進行比對，若控制電壓大于粗調上限電壓，則該粗調上限比較信號為第一電平信號，若控制電壓小于粗調上限電壓，則該粗調上限比較信號為第二電平信號；若控制電壓大于粗調下限電壓，則該粗調下限比較信號為第三電平信號，若控制電壓小于粗調下限電壓，則該粗調下限比較信號為第四電平信號，其中，該第一電平信號和第二電平信號不相同，該第三電平信號和第四電平信號不相同；當該細調上限比較信號出現為第五電平信號時，處理器控制第一計數器開始對第五電平信號持續(xù)的時鐘周期個數進行計數，若在預設的N個時鐘周期內，該細調上限比較信號保持為第五電平信號，粗調比較器將粗調上限電壓與控制電壓進行比對，若控制電壓大于粗調上限電壓，處理器根據二分法進行減小電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；若控制電壓小于粗調上限電壓，處理器對電容陣列的電容陣列控制字進行減一，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；當該細調下限電壓為第八電平信號，處理器控制第二計算器開始對第八電平信號持續(xù)的時鐘周期個數進行計數，若在N個時鐘周期內，細調下限電壓始終保持為第八電平信號， 粗調比較器將預設的粗調下限電壓與控制電壓進行對比，若控制電壓小于粗調下限電壓， 處理器根據二分法進行增加電容陣列的電容陣列控制字，同時處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)；若控制電壓大于粗調下限電壓，處理器對電容陣列的電容陣列控制字進行加一，同時，處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后控制鉗位電路處于高阻態(tài)。
3.如權利要求2所述的閉環(huán)頻率自動校準電路，其特征在于粗調比較器和細調比較器均為遲滯比較器。
4.如權利要求2所述的閉環(huán)頻率自動校準電路，其特征在于該第一計數器和第二計數器均為高位計數器。
5.如權利要求2所述的閉環(huán)頻率自動校準電路，其特征在于該第一電平信號為高電平信號，該第二電平信號為低電平信號；該第三電平信號為低電平信號，該第四電平信號為聞電平/[目號。
6.如權利要求1所述的閉環(huán)頻率自動校準電路，其特征在于該第五電平信號為高電平信號，該第六電平信號為低電平信號；該第七電平信號為低電平信號，該第八電平信號為聞電平 目號。
7.一種鎖相環(huán)，其特征在于其包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器、分頻器、sigma-delta調制器以及如權利要求1至6中任一項所述的閉環(huán)頻率自動校準電路; 該壓控振蕩器至少包括電容陣列和振蕩器；一來自晶振的參考時鐘信號輸入至鑒頻鑒相器和處理器，鑒頻鑒相器依次通過電荷泵和環(huán)路濾波器連接振蕩器，振蕩器通過分頻器連接鑒頻鑒相器和sigma-delta調制器。
8.一種鎖相環(huán)的閉環(huán)頻率自動校準方法，應用于一鎖相環(huán)的閉環(huán)頻率自動校準電路， 其特征在于該閉環(huán)頻率自動校準電路包括鉗位電路、用于產生細調上限電壓和細調下限電壓的電壓偏置電路、細調比較器、處理器、第一和第二計數器，該方法包括以下步驟步驟A :通過處理器將鉗位電路設為高阻態(tài)，鎖相環(huán)處于捕捉狀態(tài)；步驟B:通過細調比較器將細調上限電壓和細調下限電壓分別與來自鎖相環(huán)的壓控振蕩器的控制電壓進行比對，若控制電壓大于細調上限電壓，執(zhí)行步驟C ;若控制電壓小于細調下限電壓，執(zhí)行步驟F ;若控制電壓大于細調下限電壓且小于細調上限電壓且持續(xù)N個時鐘周期，重新執(zhí)行步驟B;步驟C :通過第一計數器對控制電壓大于細調上限電壓的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓保持大于細調上限電壓，則執(zhí)行步驟D ;若在N個時鐘周期內， 出現控制電壓小于細調上限電壓，則執(zhí)行步驟E ;步驟D :通過處理器減小壓控振蕩器的電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，執(zhí)行步驟A;步驟E :對第一計數器清零，再返回執(zhí)行步驟B ；步驟F :通過第二計數器對控制電壓小于細調下限電壓的時鐘周期個數進行計數，若在N個時鐘周期內，控制電壓保持小于細調下限電壓，則執(zhí)行步驟G ;若在N個時鐘周期內， 出現控制電壓大于細調下限電壓，則執(zhí)行步驟H ;步驟G :通過處理器增大壓控振蕩器的電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，執(zhí)行步驟A;以及步驟H :對第二計數器清零，再返回執(zhí)行步驟B ；其中，N和M均為正整數，細調上限電壓大于細調下限電壓。
9.如權利要求1所述的鎖相環(huán)的閉環(huán)頻率自動校準方法，其特征在于該閉環(huán)頻率自動校準電路還包括粗調比較器，該電壓偏置電路還用于產生粗調上限電壓和粗調下限電壓，其中，該粗調上限電壓大于粗調下限電壓，該粗調上限電壓大于細調上限電壓，粗調下限電壓小于細調下限電壓；上述步驟D包括以下步驟步驟Dl :通過粗調比較器將粗調上限電壓與控制電壓進行比對，若控制電壓大于粗調上限電壓，執(zhí)行步驟D2 ;若控制電壓小于粗調上限電壓，執(zhí)行步驟D3 ；步驟D2 :通過處理器根據二分法進行減小電容陣列的電容陣列控制字，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A ;以及步驟D3 :通過處理器對電容陣列的電容陣列控制字進行減一，同時通過處理器控制鉗位電路將壓控振蕩器的控制電壓上拉至預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟 A；該步驟G包括以下步驟步驟Gl :通過粗調比較器將預設的粗調下限電壓與控制電壓進行對比，若控制電壓小于粗調下限電壓，執(zhí)行步驟G2 ;若控制電壓大于粗調下限電壓，執(zhí)行步驟G3 ；步驟G2 :通過處理器根據二分法進行增加電容陣列的電容陣列控制字，同時，通過處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A ； 以及步驟G3 :通過處理器對電容陣列的電容陣列控制字進行加一，同時，通過處理器控制鉗位電路將控制電壓上拉為預設的電位，持續(xù)M個時鐘周期后，返回執(zhí)行步驟A。
全文摘要
一種鎖相環(huán)，其包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器、分頻器、sigma-delta調制器以及閉環(huán)頻率自動校準電路；該壓控振蕩器至少包括電容陣列和振蕩器；一來自晶振的參考時鐘信號輸入至鑒頻鑒相器和處理器，鑒頻鑒相器依次通過電荷泵和環(huán)路濾波器連接振蕩器，振蕩器通過分頻器連接鑒頻鑒相器和sigma-delta調制器。上述發(fā)明可大大縮短校準時間，提高校準效率。本發(fā)明還涉及一種閉環(huán)頻率自動校準電路及方法。
文檔編號H03L7/099GK103036560SQ201210541348
公開日2013年4月10日 申請日期2012年12月13日 優(yōu)先權日2012年12月13日
發(fā)明者張麗娟, 陳紅林, 石磊, 劉渭, 王明照, 王祥煒, 符卓劍, 胡思靜, 李正平, 張弓, 楊寒冰 申請人:廣州潤芯信息技術有限公司