專利名稱：一種具有大失調(diào)電壓校正范圍的動態(tài)比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路設(shè)計領(lǐng)域，特別是涉及一種具有大失調(diào)電壓校正范圍的動態(tài)比較器。
背景技術(shù)：
動態(tài)比較器由于沒有靜態(tài)功耗，因此功耗低。動態(tài)比較器一般使用鎖存器加速信號比較的過程，因此速度快。動態(tài)比較器通常采用小尺寸器件，因此面積小。但另一方面，動態(tài)比較器的失調(diào)和噪聲都比較大，限制了它在高精度電路中的應(yīng)用?；阪i存器的動態(tài)比較器一般包括預(yù)放大器和鎖存器兩級電路。為了校正比較器的失調(diào)電壓，可以采用在預(yù)放大器的輸出節(jié)點(diǎn)并聯(lián)可調(diào)電容器陣列的方法，如

圖1所示。在失調(diào)電壓校正過程中，比較器的輸出QP和QN輸入給失調(diào)校正電路，失調(diào)校正電路則在一定的算法下輸出控制信號，使電容器陣列中的開關(guān)閉合或者斷開，從而減小比較器的失調(diào)電壓。用于失調(diào)校正的電容器陣列的一種實現(xiàn)方法如圖2所示，它由若干條支路并聯(lián)而成，每條支路包含串聯(lián)的開關(guān)和電容器。各支路電容器的電容值之間通常滿足2的整數(shù)倍關(guān)系，例如0)=(，(1=2(，02=4(，03=8(，并依此類推，(^=2七(i為非負(fù)整數(shù))。開關(guān)閉合，則該支路的電容器將連接到預(yù)放大器的輸出節(jié)點(diǎn)。開關(guān)斷開，則該支路的電容器對預(yù)放大器沒有作用。 以圖1為例，當(dāng)電容器陣列的所有開關(guān)都斷開的時候，將比較器的兩個輸入端短接，如果比較器存在失調(diào)電壓，在一個時鐘周期內(nèi)完成比較后，使得預(yù)放大器的輸出voutrKvoutp，鎖存器的輸出QP>QN，那么通過基于逐次逼近邏輯的失調(diào)校正電路的控制，在voutn端加入并聯(lián)的電容器將抵消該失調(diào)電壓的作用，使得比較器在下一次兩個輸入端短接的前提下比較時voutn增加。該端并聯(lián)的電容器的電容值越大,對voutn的影響也越大。反之如果失調(diào)電壓使得voutn>voutp,則在voutp端加入并聯(lián)的電容器,使voutp增加。通常在校正過程中，第一次比較后根據(jù)比較結(jié)果接入最大的并聯(lián)電容器；第二次比較后根據(jù)比較結(jié)果接入次大的并聯(lián)電容器；以此類推，如果有η個電容器則比較器比較η次，每次接入到預(yù)放大器輸出端的電容器的電容值逐次減小。η次比較之后，比較器的失調(diào)電壓被校正為最小?；拘Ｕ^程如圖3所示。i表示校正的循環(huán)次數(shù)，η為校正用電容器陣列中電容器的個數(shù)，其中Ctl為最小電容器，Clri為最大電容器。在這一校正方法中，接在預(yù)放大器一個輸出端得電容陣列有η個電容器C0、CL···Cn-1。最大電容器Cn-1的電容值越大，能校正的比較器的最大失調(diào)電壓越大。最小電容器CO的電容值越小，比較器校正后剩余的失調(diào)電壓越小。因此如果想同時具有較大的失調(diào)電壓校正范圍，以及較小的校正后剩余失調(diào)電壓，那么就要求最大電容器Cn-1很大，且最小電容器CO很小。由于電容器陣列中的電容值一般按照2倍的關(guān)系從小到大增加，因此以上要求就意味著需要較多個數(shù)的電容器，即η的值較大，這樣最大電容器和最小電容器的電容值的比很大。例如使用8個并聯(lián)電容器的校正電路，最大電容值和最小電容值的比值為Z84=USq由于集成電路工藝引入的制造誤差，電容器電容值的差別越大，其匹配度會下降。另一方面，如果保證電容器的匹配度，使用較少個數(shù)的并聯(lián)電容器校正電路，例如使用4個并聯(lián)電容器，那么或者這4個電容器的電容值較小，使得比較器具有較小的校正后剩余失調(diào)電壓；或者這4個電容器的電容值較大，使得比較器具有較大的失調(diào)電壓校正范圍。而兩者是難以兼顧的。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種具有大失調(diào)電壓校正范圍的動態(tài)比較器，在保證電容器陣列中最大電容值和最小電容值具有適當(dāng)比值的前提下，使得比較器同時具有大失調(diào)電壓校正范圍和小的校正后剩余失調(diào)電壓。本發(fā)明的技術(shù)問題通過以下技術(shù)手段予以解決一種具有大失調(diào)電壓校正范圍的動態(tài)比較器，包括預(yù)放大器、鎖存器和基于逐次逼近邏輯的失調(diào)校正電路，其中，所述預(yù)放大器包括作為偏置電流源的第一 NMOS管、作為差分輸入對管的第二 NMOS管和第三NMOS管、作為負(fù)載管的第一 PMOS管和第二 PMOS管、以及并聯(lián)在所述預(yù)放大器的兩個輸出節(jié)點(diǎn)的第一可調(diào)電容陣列和第二電容整列；所述第一 NMOS管的柵極接第一時鐘信號，所述第二 NMOS管和第三NMOS管的柵極分別接動態(tài)比較器的待比較信號、源極和第一 NMOS管的漏極相連；所述第一可調(diào)電容陣列的一端與所述第二 NMOS管的漏極連接、另一端接地，所述第二可調(diào)電容陣列的一端與所述第三NMOS管的漏極連接、另一端接地；所述預(yù)放大器還包括第三PMOS管、第四PMOS管、第三可調(diào)電容陣列和第四可調(diào)電容陣列；所述第三PMOS管是所述第一 PMOS管的共源共柵PMOS管，所述第四PMOS管是所述第二 PMOS管的共源共柵PMOS管，所述第三PMOS管和第四PMOS管的柵極接偏置電壓，所述第三PMOS管的源極與所述第一 PMOS管的漏極連接、漏極與所述第二 NMOS管的漏極連接至預(yù)放大器的一個輸出節(jié)點(diǎn)，所述第四PMOS管的源極與所述第二PMOS管的漏極連接、漏極與所述第三NMOS管(MN2)的漏極連接至預(yù)放大器的另一個輸出節(jié)點(diǎn)；所述第三可調(diào)電容陣列的一端與所述第三PMOS管的源極連接、另一端接地；所述第四可調(diào)電容陣列的一端與所述第四PMOS管的源極連接、另一端接地，所述第一可調(diào)電容陣列和第三可調(diào)電容陣列受所述失調(diào)校正電路的第一輸出信號控制，所述第二可調(diào)電容陣列和第四可調(diào)電容陣列受所述失調(diào)校正電路的第二輸出信號(DN)控制。優(yōu)選地所述第一可調(diào)電容陣列、第二可調(diào)電容陣列、第三可調(diào)電容陣列和第四可調(diào)電容陣列均包括多條并聯(lián)的支路，每條支路串聯(lián)一個開關(guān)和一個電容器，所述第一可調(diào)電容陣列和第三可調(diào)電容陣列的所述開關(guān)受所述失調(diào)校正電路的第一輸出信號控制，所述第二可調(diào)電容陣列和第四可調(diào)電容陣列的所述開關(guān)受所述失調(diào)校正電路的第二輸出信號控制。所述開關(guān)為MOS管。所述第一輸出信號的高位信號用于控制所述第一可調(diào)電容陣列的所述開關(guān)、低位信號用于控制所述第三可調(diào)電容陣列的所述開關(guān)；所述第二輸出信號高位信號用于控制所述第二可調(diào)電容陣列的所述開關(guān)、低位信號用于控制所述第四可調(diào)電容陣列的所述開關(guān)。所述第一可調(diào)電容陣列、第二可調(diào)電容陣列、第三可調(diào)電容陣列和第四可調(diào)電容陣列采用相同的電容陣列。
各個所述可調(diào)電容陣列均包括η個電容器C0、(^"Cn-l，其中CO各個電容器Ci的電容值以=2七。與現(xiàn)有技術(shù)相比，本發(fā)明的動態(tài)比較器在其預(yù)放大器負(fù)載MOS管MP5/MP6的漏極上增加共源共柵(casCOde)M0S管MP3/MP4。MP3/MP4管的源極和漏極都接到地的電容器陣列。通過適當(dāng)?shù)钠秒妷篤bias的設(shè)置，在比較器比較過程中，MP3/MP4管處于飽和區(qū)。以MP3管為例，設(shè)其跨導(dǎo)為gm，輸出電阻為r。，源極所接到地的等效電容值為Cstjura,由于cascode管的阻抗變換作用，在MP3管的漏極得到的等效阻抗如公式(I )，從公式(I)可以得到公式(2)，即接在MP3管源極的大電容Cstjuree可以等效為在MP3管漏極的小電容Ce(L_TCe。
權(quán)利要求
1.一種具有大失調(diào)電壓校正范圍的動態(tài)比較器，包括預(yù)放大器、鎖存器和基于逐次逼近邏輯的失調(diào)校正電路，其中，所述預(yù)放大器包括作為偏置電流源的第一 NMOS管(MNO)、作為差分輸入對管的第二 NMOS管(MNl)和第三NMOS管(MN2)、作為負(fù)載管的第一 PMOS管(MP5)和第二 PMOS管(MP6)、以及并聯(lián)在所述預(yù)放大器的兩個輸出節(jié)點(diǎn)的第一可調(diào)電容陣列(Carrayl)和第二電容整列(Carray2)； 所述第一 NMOS管(MNO)的柵極接第一時鐘信號(CLK)，所述第二 NMOS管(MNl)和第三NMOS管(麗2)的柵極分別接動態(tài)比較器的待比較信號(Vinp、Vinn)、源極和第一 NMOS管(MNO)的漏極相連；所述第一可調(diào)電容陣列(Carrayl)的一端與所述第二 NMOS管(麗I)的漏極連接、另一端接地，所述第二可調(diào)電容陣列(Carray2)的一端與所述第三NMOS管(MN2)的漏極連接、另一端接地， 其特征在于 所述預(yù)放大器還包括第三PMOS管(MP3)、第四PMOS管(MP4)、第三可調(diào)電容陣列(Carray3)和第四可調(diào)電容陣列(Carray4);所述第三PMOS管(MP3)是所述第一 PMOS管(MP5)的共源共柵PMOS管，所述第四PMOS管(MP4)是所述第二 PMOS管(MP6)的共源共柵PMOS管，所述第三PMOS管(MP3)和第四PMOS管(MP4)的柵極接偏置電壓(Vbias)，所述第三PMOS管(MP3)的源極與所述第一 PMOS管(MP5)的漏極連接、漏極與所述第二 NMOS管(MNl)的漏極連接至預(yù)放大器的一個輸出節(jié)點(diǎn)，所述第四PMOS管(MP4)的源極與所述第二PMOS管(MP6)的漏極連接、漏極與所述第三NMOS管(MN2)的漏極連接至預(yù)放大器的另一個輸出節(jié)點(diǎn)；所述第三可調(diào)電容陣列(Carray3 )的一端與所述第三PMOS管(MP3 )的源極連接、另一端接地；所述第四可調(diào)電容陣列(Carray4)的一端與所述第四PMOS管(MP4)的源極連接、另一端接地，所述第一可調(diào)電容陣列(Carrayl)和第三可調(diào)電容陣列(Carray3)受所述失調(diào)校正電路的第一輸出信號(DP)控制，所述第二可調(diào)電容陣列(Carray2)和第四可調(diào)電容陣列(Carray4)受所述失調(diào)校正電路的第二輸出信號(DN)控制。
2.根據(jù)權(quán)利要求1所述的動態(tài)比較器，其特征在于所述第一可調(diào)電容陣列(Carrayl)、第二可調(diào)電容陣列(Carray2)、第三可調(diào)電容陣列(Carray3)和第四可調(diào)電容陣列(Carray4)均包括多條并聯(lián)的支路，每條支路串聯(lián)一個開關(guān)和一個電容器，所述第一可調(diào)電容陣列(Carrayl)和第三可調(diào)電容陣列(Carray3)的所述開關(guān)受所述失調(diào)校正電路的第一輸出信號(DP)控制，所述第二可調(diào)電容陣列(Carray2)和第四可調(diào)電容陣列(Carray4)的所述開關(guān)受所述失調(diào)校正電路的第二輸出信號(DN)控制。
3.根據(jù)權(quán)利要求2所述的動態(tài)比較器，其特征在于所述開關(guān)為MOS管。
4.根據(jù)權(quán)利要求2所述的動態(tài)比較器，其特征在于:所述第一輸出信號(DP)的高位信號用于控制所述第一可調(diào)電容陣列(Carrayl)的所述開關(guān)、低位信號用于控制所述第三可調(diào)電容陣列(Carray3)的所述開關(guān);所述第二輸出信號(DN)高位信號用于控制所述第二可調(diào)電容陣列(Carray2)的所述開關(guān)、低位信號用于控制所述第四可調(diào)電容陣列(Carray4)的所述開關(guān)。
5.根據(jù)權(quán)利要求2所述的動態(tài)比較器，其特征在于所述第一可調(diào)電容陣列(Carrayl)、第二可調(diào)電容陣列(Carray2)、第三可調(diào)電容陣列(Carray3)和第四可調(diào)電容陣列(Carr ay 4 )采用相同的電容陣列。
6.根據(jù)權(quán)利要求5所述的動態(tài)比較器，其特征在于各個所述可調(diào)電容陣列均包括η個電容器0)、(^··(η-1，其中CO各個電容器Ci的電容值以=2七。
全文摘要
本發(fā)明公開了一種具有大失調(diào)電壓校正范圍的動態(tài)比較器，包括預(yù)放大器、鎖存器和基于逐次逼近邏輯的失調(diào)校正電路，其特征在于，本發(fā)明的預(yù)放大電路在其負(fù)載MOS管漏極和輸出節(jié)點(diǎn)之間插入了共源共柵(cascode)MOS管，在cascode MOS管的漏極(即預(yù)放大器的輸出節(jié)點(diǎn))和源極都連接用于校正失調(diào)電壓的電容器陣列。由于cascode管對其源極阻抗的變換作用，其漏極所接電容器陣列對比較器失調(diào)電壓具有大校正范圍，其源極所接電容器陣列能減小比較器校正后的剩余失調(diào)電壓，且漏極和源極的電容器陣列中最大電容和最小電容的比值始終，容易實現(xiàn)，電容器陣列具有較高的匹配度。
文檔編號H03F1/30GK103036512SQ20121054831
公開日2013年4月10日 申請日期2012年12月17日 優(yōu)先權(quán)日2012年12月17日
發(fā)明者王自強(qiáng), 姜琿, 張春, 麥宋平, 陳虹, 王志華 申請人:清華大學(xué)深圳研究生院