專利名稱：具有較短建立延時的rc濾波器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有較短建立延時的RC濾波器電路。本發(fā)明還涉及各種模擬集成電路或各種電子器件，或電子部件。
背景技術(shù)：
在電路中，濾波器有著廣泛的應用，特別是如圖1所示的RC濾波器，結(jié)構(gòu)簡單，應用范圍非常廣泛。但由于它的固有屬性，即RC延時在形成濾波作用的同時，也會引入一定的延時。具體的，在過濾階躍大信號波形的應用條件下，電路需要的是，信號在穩(wěn)態(tài)時，濾波器對信號噪聲的過濾作用；而在階躍大信號的建立的過程中，這種延時往往是不期待的。為了減小這種不期待的RC濾波延時，現(xiàn)有的技術(shù)主要從以下方面解決，但會存在一定的缺點1.減小RC濾波的時間常數(shù)，這種方法會使濾波器截止頻率變高，對高頻噪聲信號的抑制作用減弱；2.減小RC濾波的時間常數(shù)的同時，減小輸入信號的高頻成份，但這對設計提出了過高的要求，有可能失去了 RC濾波器的意義。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是，現(xiàn)有的RC濾波器輸出建立時間過長的問題。RC濾波器的延時是由于在信號直流成份建立的過程中，由于電阻R的阻礙作用，信號源的電流不能很快的流到輸出電容上，或電容C相對過大，需要吸收較多的電荷，才能達到所需的電位。因此在信號建立的初期，以輸入信號作為參考，通過另外的通路提供電荷給輸出電容，而在輸出電位與直流電位很接近的時候，切斷這一支路，就很好的克服了這個問題?；诖耍梢缘玫奖景l(fā)明的解決方案。本發(fā)明提供了一種具有較短建立延時的RC濾波器電路，如圖2所示，包括RC濾波器⑵，RC延時減小模塊Bst (3)。其中RC濾波器⑵由電阻R，電容C通過結(jié)點Nsout串聯(lián)而成；RC延時減小模塊Bst (3),至少包括兩個端口 輸入端in和輸出端out,輸入端in與結(jié)點Nsin相連,輸出端out與結(jié)點Nsout相連；信號源sig通過Nsig接入,作為例子,信號源sig的參考端與電容C共一個結(jié)點NgncL電路工作過程如下RC延時減小模塊Bst (3)，在RC濾波器輸出結(jié)點Sout上電壓建立的過程中，給其提供一個不是來源于信號源的電流；當輸出結(jié)點與輸入信號的差值小于某一給定的值時，該電流將會被切斷，不會影響對輸出信號結(jié)點的穩(wěn)定值。上述Bst(3)模塊根據(jù)具體應用，至少具有下面的特征之一A)當out與in的電壓之間差值的絕對值大于某一設定值時，out將具有很低的阻抗，即對負載相當于一個電壓源，使OUt的電壓與in之間過大的偏差變??；當out與in的電壓之間差值的絕對值小于該設定值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。
B)當out與in的電壓之間差值大于某一設定正值時，out將具有很低的阻抗，即對負載而言相當于一個電壓源，使OUt的電壓與in之間過大的偏差變??；當out與in的電壓之間差值小于該設定的正值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。C)當out與in的電壓之間差值小于某一設定負值時，out將具有很低的阻抗，即對負載而言相當于一個電壓源，使OUt的電壓與in之間過大的偏差變?。划攐ut與in的電壓之間差值大于該設定的負值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。模塊Bst(3)可能有多種實現(xiàn)形式，可以但不是必須以下一種形式A)pmos,其柵極接Bst的輸入端in,源極接Bst的輸出端out,漏極接只可吸收電流的低阻抗結(jié)點；B)nmos,其柵極接Bst的輸入端in,源極接Bst的輸出端out,漏極接只可輸出電流的低阻抗結(jié)點；C)其它滿足前述Bst特征的器件或電路模塊。本發(fā)明公開的一種具有較短建立延時的RC濾波器電路(I)，具有多種應用形式A)可以但不必須是以級聯(lián)的形式出現(xiàn)，此處級聯(lián)的形式是指多個電路(I)前一級的輸出接到后一級的輸入；C)可以但不必須是以并聯(lián)的形式出現(xiàn)，此處并聯(lián)的形式是指多個電路(I)輸入接到同一個結(jié)點。C)可以但不必須是以前述(A) (B)應用形式為單元的混合應用與現(xiàn)有技術(shù)相比，上述公開的具有較短建立延時的RC濾波器電路具有以下優(yōu)點即使RC時間常數(shù)很大，也能夠保證輸出結(jié)點在很短的時間內(nèi)達到與穩(wěn)態(tài)值相差很小的值，甚至可以達到滿足電路性能所需的精度要求。本發(fā)明公開的電路，有一個特點是，所采用的電子器件可以用多種工藝來實現(xiàn)，如CMOS, BiCOMS, SOI。


圖1是目前常用的RC濾波器電路；圖2是本發(fā)明公開的一種具有較短建立延時的RC濾波器電路的示意圖；圖3是本發(fā)明公開的采用NMOS實現(xiàn)Bst模塊的一個實施例；圖4是本發(fā)明公開的采用PMOS實現(xiàn)Bst模塊的一個實施例；圖5是本發(fā)明公開的采用運放控制NMOS實現(xiàn)Bst模塊的一種實施例；
具體實施例方式圖3給出了本發(fā)明公開的采用NMOS實現(xiàn)Bst模塊的一個實施例其中RC濾波器
(2)由電阻R，電容C通過結(jié)點Nsout串聯(lián)而成；RC延時減小模塊Bst (3)由NMOS實現(xiàn)，柵極與結(jié)點Nsin相連,源端與結(jié)點Nsout相連,漏端與電源結(jié)點Nvdda相連；信號源sig通過Nsin接入，作為例子，信號源sig的參考端與電容C共一個結(jié)點Ngnd。圖4給出了本發(fā)明公開的采用PMOS實現(xiàn)Bst模塊的一個實施例；其中RC濾波器(2)由電阻R，電容C通過結(jié)點Nsout串聯(lián)而成；RC延時減小模塊Bst (3)由PMOS實現(xiàn)，柵極與結(jié)點Nsin相連,源端與結(jié)點Nsout相連,漏端與電源地結(jié)點Ngnd相連；信號源sig通過Nsin接入，作為例子，信號源sig的參考端與電容C共一個結(jié)點vdda。圖5給出了本發(fā)明公開的采用存在輸入偏差的運放實現(xiàn)Bst模塊的一個實施例；其中RC濾波⑵由電阻R，電容C通過結(jié)點Nsout串聯(lián)而成；RC延時減小模塊Bst (3)由一個柵極被一個輸入有預設偏差的運放控制的NMOS實現(xiàn)，以使啟動電流切斷時的判斷閾值由運放opamp的輸入偏差電壓來決定,其中運放opamp的輸入偏差電壓用電壓源Vos表示，運放的負極接Nsout，正極通過表示偏差電壓的Vos串接到結(jié)點Nsin ;NM0S漏端與電源輸出結(jié)點Nvdda相連,源端與Nsout相連；信號源sig通過Nsin接入,作為例子，信號源sig的參考端與電容C共一個結(jié)點Ngnd。
權(quán)利要求
1.一種具有較短建立延時的Re濾波器電路(I)，其特征在于，至少包括 RC濾波器(2) RC延時減小模塊Bst (3)。
2.如權(quán)利要求1所述的RC濾波器電路(2)，其特征在于，至少包括通過輸出結(jié)點Nsout串聯(lián)的電阻R，電容C ;電阻R的非Nsout端為輸入端Nsin，電容C的非Nsout端將與某一低阻抗點相連，該低阻點可以接地點，也可以是其他低阻點。
3.如權(quán)利要求1所述的RC延時減小模塊Bst(3)，其特征在于，至少包括兩個端口 輸入端in和輸出端out,輸入端in與結(jié)點Nsin相連,輸入端out與結(jié)點Nsout相連。
4.如權(quán)利要求3所述延時減小模塊Bst(3)的輸入端in，其特征在于，in結(jié)點具有高阻抗，即對接入的電壓信號沒有或具有很小的電流負載作用。
5.如權(quán)利要求3所述延時減小模塊Bst(3)的輸出端out，其特征在于，根據(jù)具體應用，至少具有下面的特征之一 A)當out與in的電壓之間差值的絕對值大于某一設定值時，out將具有很低的阻抗，即對負載相當于一個電壓源，使OUt的電壓與in之間過大的偏差變?。划攐ut與in的電壓之間差值的絕對值小于該設定值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。
B)當out與in的電壓之間差值大于某一設定正值時，out將具有很低的阻抗，即對負載而言相當于一個電壓源，使out的電壓與in之間過大的偏差變??；當out與in的電壓之間差值小于該設定的正值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。
C)當out與in的電壓之間差值小于某一設定負值時，out將具有很低的阻抗，即對負載而言相當于一個電壓源，使out的電壓與in之間過大的偏差變??；當out與in的電壓之間差值大于該設定的負值時，out將具有很高的阻抗，沒有或只有極小的電流負載作用。
6.如權(quán)利要求3所述延時減小模塊Bst(3)可以但不是必須以下一種形式 A)pmos,其柵極接Bst的輸入端in,源極接Bst的輸出端out,漏極接只可吸收電流的低阻抗結(jié)點； B)nmos,其柵極接Bst的輸入端in,源極接Bst的輸出端out,漏極接只可輸出電流的低阻抗結(jié)點； C)其它滿足前述權(quán)利要求1到5特征的器件或電路模塊。
7.一種包含權(quán)利要求1所述電路(I)的集成電路或電子器件，電子部件，其特征在于，包含至少一個或多個權(quán)利要求1所述的電路(1)，電路(I)可以但不必須是以級聯(lián)的形式出現(xiàn)，此處級聯(lián)的形式是指多個電路(I)前一級的輸出接到后一級的輸入。
8.一種包含權(quán)利要求1所述電路(I)的集成電路或電子器件，電子部件，其特征在于，包含至少一個或多個要權(quán)利要求1所述的電路(1)，電路(I)可以但不必須是以并聯(lián)的形式出現(xiàn)，此處并聯(lián)的形式是指多個電路⑴輸入接到同一個結(jié)點。
9.一種包含權(quán)利要求1所述電路(I)的集成電路或電子器件，電子部件，其特征在于，同時包含權(quán)利要求7或8所述的集成電路或電子器件，電子部件。
10.如前述權(quán)利要求中任一個所述的電路，其特征在于，所采用的電子器件可以用多種工藝來實現(xiàn),如CMOS，BiCOMS, SOI。
全文摘要
具有較短建立延時的RC濾波器電路，包括RC濾波器(2)，RC延時減小模塊Bst(3)；在RC濾波器輸出結(jié)點Nout上電壓建立的過程中，給其提供一個不是來自信號源的電流，當輸出結(jié)點與輸入信號的差值小于某一給定的值時，該電流將會被切斷，不會影響對輸出信號結(jié)點的穩(wěn)定值。所述電路具有較短的建立延時。
文檔編號H03H11/04GK103051304SQ201210548828
公開日2013年4月17日 申請日期2012年12月13日 優(yōu)先權(quán)日2012年12月13日
發(fā)明者馬軍, 奕江濤 申請人:廣州慧智微電子有限公司