專利名稱：工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換器及轉(zhuǎn)換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子學(xué)的集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換器及轉(zhuǎn)換方法。
背景技術(shù)：
Cyclic ADC (Cyclic Analog-to-Digital Converter,循環(huán)式模數(shù)轉(zhuǎn)換器)具有結(jié)構(gòu)簡單、速度高、功耗低和面積小的優(yōu)點(diǎn)，其被廣泛應(yīng)用在各種傳感器讀出電路中，例如CMOS圖像傳感器。對于每次循環(huán)輸出1. 5bit的Cyclic ADC的等效電路結(jié)構(gòu)如圖1所示，模擬輸入信號經(jīng)過MDAC (Multiplying Digital-to-analog,乘法數(shù)模轉(zhuǎn)換器)進(jìn)行模數(shù)轉(zhuǎn)換和循環(huán)乘2操作，所有循環(huán)輸出的數(shù)字信號經(jīng)過RSD (Redundant Signed Digit)數(shù)字校正電路處理后還原為最終轉(zhuǎn)換后的數(shù)字信號，最后由寄存器進(jìn)行輸出。Cyclic ADC工作中需要對模擬信號進(jìn)行精確的乘2操作以保證ADC具有足夠的線性度。乘2電路一般是通過開關(guān)電容電路實(shí)現(xiàn)，其中電容的失配會影響乘2的精度。隨著集成電路工藝特征尺寸的減小，集成電路消耗的功耗也在逐步降低，但是器件的失配變得更加嚴(yán)重，這就更加惡化了Cyclic ADC中乘2電路的增益精度，進(jìn)而降低了 Cyclic ADC的線性度。在現(xiàn)有技術(shù)中可采用數(shù)字校準(zhǔn)的方法來解決器件失配的問題，但是這樣勢必會增加數(shù)字電路的規(guī)模和復(fù)雜度?，F(xiàn)有技術(shù)提供的Cyclic ADC失調(diào)消除方法是采用反饋電容交叉反接存入負(fù)向失調(diào)電壓，然后與每次循環(huán)的正向失調(diào)進(jìn)行疊加消除，此方法可以將Cyclic ADC的等效輸入失調(diào)電壓變?yōu)榻茷?，但是失調(diào)存儲階段系統(tǒng)存在正、負(fù)兩個反饋環(huán)路，必須負(fù)反饋的強(qiáng)度大于正反饋系統(tǒng)才可穩(wěn)定，因此系統(tǒng)存在不穩(wěn)定因素，降低了系統(tǒng)的穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明旨在克服現(xiàn)有技術(shù)的不足，降低Cyclic ADC對工藝失調(diào)的敏感度，提升CyclicADC的線性度，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換器，由乘法數(shù)模轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換和循環(huán)乘2操作，還包括數(shù)字校正電路、寄存器；乘法數(shù)模轉(zhuǎn)換器由1. 5bit子ADC、DAC、聯(lián)動開關(guān)S1-S13、聯(lián)動開關(guān)Swl-Sw2和電容C1P、C1N、C2P、C2N、C3P、C3N組成，Vinp經(jīng)聯(lián)動開關(guān)S1連接到電容Cip負(fù)極，Cip正極經(jīng)聯(lián)動開關(guān)S4分為四路，一路經(jīng)聯(lián)動開關(guān)Sw1接運(yùn)放同相輸入端，一路經(jīng)聯(lián)動開關(guān)Sw2接運(yùn)放反相輸入端，一路經(jīng)聯(lián)動開關(guān)S13連接到電容C2p正端，電容C2p負(fù)端經(jīng)聯(lián)動開關(guān)S11連接到輸出端Vtjutp, —路經(jīng)聯(lián)動開關(guān)Sltl連接到電容C3p正端，電容C3p負(fù)端經(jīng)聯(lián)動開關(guān)S3連接到輸出端Vwtp ；電容C3P兩端間接有聯(lián)動開關(guān)S9,電容C3p正極經(jīng)聯(lián)動開關(guān)S8接地；Vm經(jīng)聯(lián)動開關(guān)S1連接到電容Cin負(fù)極，Cin正極經(jīng)聯(lián)動開關(guān)S4分為四路，一路經(jīng)開關(guān)聯(lián)動Sw2接運(yùn)放同相輸入端，一路經(jīng)聯(lián)動開關(guān)Sw1接運(yùn)放反相輸入端；一路經(jīng)聯(lián)動開關(guān)S13連接到電容C2n正端，電容C2n負(fù)端經(jīng)聯(lián)動開關(guān)S11連接到輸出端Vtjuw, —路經(jīng)聯(lián)動開關(guān)Sltl連接到電容C3n正端，電容C3n負(fù)端經(jīng)聯(lián)動開關(guān)S3連接到輸出端Vtjuw ；電容C3n兩端間接有聯(lián)動開關(guān)S9,電容C3n正極經(jīng)聯(lián)動開關(guān)S8接地；
Cin正極、Cip正極分別經(jīng)聯(lián)動開關(guān)S5接地，Cin負(fù)極、Cip負(fù)極分別經(jīng)聯(lián)動開關(guān)S2接地；C1N負(fù)極、Cip負(fù)極分別經(jīng)聯(lián)動開關(guān)S3接地對應(yīng)連接到輸出端ν_Ν、Voutp ；運(yùn)放同相、反相輸入端分別經(jīng)聯(lián)動開關(guān)S1對應(yīng)連接到運(yùn)放負(fù)、正輸出端；運(yùn)放負(fù)輸出端分別經(jīng)聯(lián)動開關(guān)SWl、Sw2對應(yīng)連接到輸出端ν_ρ、V0UtN ;運(yùn)放正輸出端分別經(jīng)聯(lián)動開關(guān)Sw1, Sw2對應(yīng)連接到輸出端V。-、Voutp ；DAC的Vdac+分別經(jīng)聯(lián)動開關(guān)S6、S7連接到電容C1P、電容C3p的負(fù)端；DAC的VDAC_分別經(jīng)聯(lián)動開關(guān)S6、S7連接到電容C1N、電容C3n的負(fù)端；1. 5bit子ADC分別連接輸出端V。-、V。，工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換方法，借助于前述轉(zhuǎn)換器實(shí)現(xiàn)，并包括如下步驟通過操控聯(lián)動開關(guān)S1-S13、聯(lián)動開關(guān)Swl-Sw2，使運(yùn)放依次工作在八種狀態(tài)a: VinN、Vinp分別對應(yīng)經(jīng)電容C1N、C1P對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端接負(fù)反饋并經(jīng)電容C2p接地，運(yùn)放反相端接正反饋并經(jīng)電容C2n接地，電容C3P、C3n兩端短接到地；b:地經(jīng)電容C1N、C1P對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端經(jīng)電容C2p接負(fù)反饋，運(yùn)放反相端經(jīng)電容C2n接正反饋，電容C3P、C3n兩端短接到地；c:地經(jīng)電容C2N、C2P對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端經(jīng)電容Cip接負(fù)反饋，運(yùn)放反相端經(jīng)電容Cin接正反饋，正、負(fù)反饋端分別經(jīng)電容C3P、C3n接地；d:b中的電容C1 N、C1P位置換為電容C3N、C3P，且電容C3N、C3P對應(yīng)b中的電容C1N、C1P接地的極板分別接DAC的正負(fù)輸出VDAC+、VDAC_,電容C1N、Cip浮空；e :運(yùn)放同相端經(jīng)電容Cip接負(fù)反饋，運(yùn)放反相端經(jīng)電容Cin接正反饋，正、負(fù)反饋端分別經(jīng)電容C3P、C3n接地，電容C2P、C2n浮空；f :c中的Cip與C3P、Cin與C3n調(diào)換位置；g :d中的Cip與C3P、Cin與C3n調(diào)換位置；h :e中的Cip與C3P、Cin與C3n調(diào)換位置；在c狀態(tài)，完成第一次循環(huán)的1.5bit輸出，在f狀態(tài)，完成第二次循環(huán)的1.5bit輸出，在完成h狀態(tài)的操作后繼續(xù)進(jìn)行c狀態(tài)的操作，即完成了第三次循環(huán)的1. 5bit輸出，之后不斷循環(huán)的從c狀態(tài)依次變換到h狀態(tài)直至達(dá)到所需的轉(zhuǎn)換位數(shù)。本發(fā)明的技術(shù)特點(diǎn)及效果通過改進(jìn)的MDAC結(jié)構(gòu)和控制時序，使得Cyclic ADC的乘2增益與電容的比值無關(guān)，通過開關(guān)Swl和Sw2控制完成對運(yùn)放正負(fù)輸入輸出端互換操作，進(jìn)而消除了運(yùn)放的失調(diào)電壓。最終使得Cyclic ADC每次循環(huán)輸出電壓值均與電容比值和運(yùn)放失調(diào)無關(guān)，進(jìn)而降低了 CyclicADC對工藝失調(diào)的敏感度，提升了 Cyclic ADC的線性度，同時降低了其輸出失調(diào)。


圖1Cyclic ADC的結(jié)構(gòu)示意圖。圖2本發(fā)明描述的Cyclic ADC中MDAC電路結(jié)構(gòu)。圖3本發(fā)明描述的Cyc I i c ADC控制時序圖。圖4本發(fā)明描述的Cyclic ADC不同狀態(tài)等效電路圖。
具體實(shí)施例方式本發(fā)明改進(jìn)Cyclic ADC中的MDAC電路結(jié)構(gòu)，使其乘2增益精度與電容的失配無關(guān)，通過翻轉(zhuǎn)運(yùn)放正負(fù)輸入和輸出消除MOS器件失配引入的失調(diào)電壓，進(jìn)而在保證電路穩(wěn)定性的前提下提升Cyclic ADC的線性度并降低其輸出失調(diào)，降低Cyclic ADC對工藝失調(diào)的敏感度。本發(fā)明描述的Cyclic ADC中的MDAC電路結(jié)構(gòu)如圖2所示，此MDAC由1. 5bit子ADC、1. 5Bit 子 DAC、開關(guān) S1-S13、開關(guān) Swl-Sw2 和三組電容 C1P,N、C2P,N、C3P,N 組成，其中 Vl 和 V2兩個電壓源用于模擬運(yùn)放的等效輸入差分失調(diào)電壓，并假設(shè)運(yùn)放的等效總失調(diào)電壓為V。,。此MDAC的控制時鐘如圖3所示，在此時鐘控制下MDAC —共有a_h八種狀態(tài)，這8種狀態(tài)的等效電路結(jié)構(gòu)如圖4 (a)-4(h)所示。本發(fā)明描述的Cyclic ADC工作過程為在MDAC的c狀態(tài)，ADC完成第一次循環(huán)的1. 5bit輸出，在MDAC的f狀態(tài)，ADC完成第二次循環(huán)的1. 5bit輸出，在MDAC完成h狀態(tài)的操作后繼續(xù)進(jìn)行c狀態(tài)的操作，即完成了第三次循環(huán)的1. 5bit輸出，之后MDAC不斷循環(huán)的從c狀態(tài)依次變換到h狀態(tài)直至達(dá)到所需的轉(zhuǎn)換位數(shù)。根據(jù)電荷守恒方程可以得到MDAC處于c狀態(tài)時輸出表達(dá)式為Voutpl-Voutnl = Vinp-Vinn(I)同樣根據(jù)電荷守恒方 程可以得到MDAC處于f狀態(tài)時的輸出表達(dá)式為Voutp2-Voutn2 = 2 (Voutpl-Voutnl) - (Vdaci+-VdaciJ(2)同理，當(dāng)MDAC再次進(jìn)入c狀態(tài)時其輸出表達(dá)式為V0Utp3_V0Utn3 — 2 (V0Utp2_V0Utn2) - (VDAC2+_VDAC2_)(3)可見，MDAC經(jīng)過a、b和c三個狀態(tài)后完成第一次循環(huán)，此后每經(jīng)過三個相鄰狀態(tài)的操作完成一次循環(huán)，直至完成所需的循環(huán)次數(shù)。從公式1-3可以看出，MDAC每次循環(huán)輸出的電壓值是上次循環(huán)輸出電壓值的2倍，且此2倍增益與電容比值無關(guān)，此外MDAC輸出中也不包含運(yùn)放的失調(diào)電壓。本發(fā)明描述的Cyclic ADC可工作在1. 8V電源電壓下，可使用的正負(fù)參考電壓Vrefp和Vrefn分別為1. 3V和O. 5V，因此其量化的輸入信號范圍為-O. 8V +0. 8V。MDAC中電容可采用大小為200fF的MM電容，MDAC每個狀態(tài)的操作時間為100ns，經(jīng)過10次有效循環(huán)后輸出10位數(shù)字信號。因?yàn)槊看斡邢扪h(huán)MDAC需要經(jīng)過三個狀態(tài)的操作，因此CyclicADC完成一次IObit的模數(shù)轉(zhuǎn)換需要經(jīng)過3μ s的時間，即轉(zhuǎn)換時間為3 μ s。Cyclic ADC的功耗約為220 μ W。
權(quán)利要求
1. 一種工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換器，由乘法數(shù)模轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換和循環(huán)乘2操作，其特征是，還包括數(shù)字校正電路、寄存器；乘法數(shù)模轉(zhuǎn)換器由1. 5bit子ADC、DAC、聯(lián)動開關(guān)S1-S13、聯(lián)動開關(guān)Swl-Sw2和電容C1P、C1N、C2P、C2N、C3P、C3N組成，Vinp經(jīng)聯(lián)動開關(guān)S1連接到電容Cip負(fù)極，Cip正極經(jīng)聯(lián)動開關(guān)S4分為四路，一路經(jīng)聯(lián)動開關(guān)Sw1接運(yùn)放同相輸入端，一路經(jīng)聯(lián)動開關(guān)Sw2接運(yùn)放反相輸入端，一路經(jīng)聯(lián)動開關(guān)S13連接到電容C2p正端，電容C2P負(fù)端經(jīng)聯(lián)動開關(guān)S11連接到輸出端Vtjutp, —路經(jīng)聯(lián)動開關(guān)Sltl連接到電容C3p正端，電容C3p負(fù)端經(jīng)聯(lián)動開關(guān)S3連接到輸出端Vtjutp ；電容C3p兩端間接有聯(lián)動開關(guān)S9,電容C3p正極經(jīng)聯(lián)動開關(guān)S8接地； Vm經(jīng)聯(lián)動開關(guān)S1連接到電容Cin負(fù)極，Cin正極經(jīng)聯(lián)動開關(guān)S4分為四路，一路經(jīng)開關(guān)聯(lián)動Sw2接運(yùn)放同相輸入端，一路經(jīng)聯(lián)動開關(guān)Sw1接運(yùn)放反相輸入端；一路經(jīng)聯(lián)動開關(guān)S13連接到電容C2n正端，電容C2n負(fù)端經(jīng)聯(lián)動開關(guān)S11連接到輸出端Vtjuw, —路經(jīng)聯(lián)動開關(guān)Sltl連接到電容C3n正端，電容C3n負(fù)端經(jīng)聯(lián)動開關(guān)S3連接到輸出端Vtjuw ；電容C3n兩端間接有聯(lián)動開關(guān)S9，電容C3n正極經(jīng)聯(lián)動開關(guān)S8接地； Cin正極、Cip正極分別經(jīng)聯(lián)動開關(guān)S5接地，Cin負(fù)極、Cip負(fù)極分別經(jīng)聯(lián)動開關(guān)S2接地；Cin負(fù)極、Cip負(fù)極分別經(jīng)聯(lián)動開關(guān)S3接地對應(yīng)連接到輸出端VMtN、Voutp ； 運(yùn)放同相、反相輸入端分別經(jīng)聯(lián)動開關(guān)S1對應(yīng)連接到運(yùn)放負(fù)、正輸出端；運(yùn)放負(fù)輸出端分別經(jīng)聯(lián)動開關(guān)sWl、Sw2對應(yīng)連接到輸出端VMtP、V0UtN ;運(yùn)放正輸出端分別經(jīng)聯(lián)動開關(guān)SWl、Sw2對應(yīng)連接到輸出端V。-、Voutp ； DAC的VDAe+分別經(jīng)聯(lián)動開關(guān)S6、S7連接到電容C1P、電容C3p的負(fù)端； DAC的VDAe_分別經(jīng)聯(lián)動開關(guān)S6、S7連接到電容C1N、電容C3n的負(fù)端； 1.5bit子ADC分別連接輸出端ν_Ν、Voutpo
2.一種工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換方法，其特征是，借助于前述轉(zhuǎn)換器實(shí)現(xiàn)，并包括如下步驟 通過操控聯(lián)動開關(guān)S1-S13、聯(lián)動開關(guān)Swl-Sw2，使運(yùn)放依次工作在八種狀態(tài)a:VM、Vinp分別對應(yīng)經(jīng)電容C1N、C1P對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端接負(fù)反饋并經(jīng)電容C2p接地，運(yùn)放反相端接正反饋并經(jīng)電容C2n接地，電容C3P、C3N兩端短接到地；b:地經(jīng)電容C1N、Cip對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端經(jīng)電容C2p接負(fù)反饋，運(yùn)放反相端經(jīng)電容C2n接正反饋，電容C3P、C3n兩端短接到地； c:地經(jīng)電容C2N、C2p對應(yīng)連接到運(yùn)放反相、同相輸入端，運(yùn)放同相端經(jīng)電容Cip接負(fù)反饋，運(yùn)放反相端經(jīng)電容Cin接正反饋，正、負(fù)反饋端分別經(jīng)電容C3P、C3n接地； d:b中的電容C1N、C1P位置換為電容C3N、C3P，且電容C3N、C3P對應(yīng)b中的電容C1N、C1P接地的極板分別接DAC的正負(fù)輸出VDAC+、VDAC_,電容C1N、Cip浮空； e :運(yùn)放同相端經(jīng)電容Cip接負(fù)反饋，運(yùn)放反相端經(jīng)電容Cin接正反饋，正、負(fù)反饋端分別經(jīng)電容C3P、C3n接地，電容C2P、C2n浮空；f :c中的Cip與C3P、Cin與C3n調(diào)換位置；g :d中的Cip與C3P、Cin與C3n調(diào)換位置；h :e中的Cip與C3P、Cin與C3n調(diào)換位置； 在c狀態(tài)，完成第一次循環(huán)的1. 5bit輸出，在f狀態(tài)，完成第二次循環(huán)的1. 5bit輸出，在完成h狀態(tài)的操作后繼續(xù)進(jìn)行c狀態(tài)的操作，即完成了第三次循環(huán)的1. 5bit輸出，之后不斷循環(huán)的從C狀態(tài)依次變換到h狀態(tài)直至達(dá)到所需的轉(zhuǎn)換位數(shù) 。
全文摘要
本發(fā)明涉及微電子學(xué)的集成電路設(shè)計(jì)領(lǐng)域。為降低Cyclic ADC對工藝失調(diào)的敏感度，提升Cyclic ADC的線性度，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，工藝失調(diào)非敏感的循環(huán)式模數(shù)轉(zhuǎn)換器，由乘法數(shù)模轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換和循環(huán)乘2操作，還包括數(shù)字校正電路、寄存器；乘法數(shù)模轉(zhuǎn)換器由1.5bit子ADC、DAC、聯(lián)動開關(guān)S1-S13、聯(lián)動開關(guān)Sw1-Sw2和電容C1P、C1N、C2P、C2N、C3P、C3N組成。本發(fā)明主要應(yīng)用于集成電路設(shè)計(jì)。
文檔編號H03M1/12GK103067013SQ20121055586
公開日2013年4月24日 申請日期2012年12月18日 優(yōu)先權(quán)日2012年12月18日
發(fā)明者徐江濤, 聶凱明, 姚素英, 史再峰, 高靜 申請人:天津大學(xué)