專利名稱：改進(jìn)型高精度振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高精度的振蕩器結(jié)構(gòu)，特別是對振蕩頻率精度要求極高的應(yīng)用領(lǐng)域,如藍(lán)牙系統(tǒng)待機(jī)時鐘。
背景技術(shù)：
在數(shù)據(jù)傳輸系統(tǒng)中，對頻率的精度要求極高，如藍(lán)牙系統(tǒng)中的待機(jī)時鐘要求很高，通常要求頻率變化至少小于±1000ppm，即千分之一，過大的時鐘偏差將導(dǎo)致兩個需要通訊的藍(lán)牙系統(tǒng)在睡眠模式下無法正常握手和喚醒。隨著技術(shù)發(fā)展，新的藍(lán)牙標(biāo)準(zhǔn)需要藍(lán)牙系統(tǒng)更低的功耗，采用連接時間間隔配合快速連接的方式實(shí)現(xiàn)睡眠狀態(tài)和工作狀態(tài)的轉(zhuǎn)換，當(dāng)藍(lán)牙系統(tǒng)進(jìn)入睡眠狀態(tài)時，一般通過高精度低功耗振蕩器進(jìn)行計(jì)時，如500ms ;當(dāng)系統(tǒng)喚醒后會工作一段時間，在此時間段內(nèi)查找是否本藍(lán)牙系統(tǒng)附近存在其他可配對藍(lán)牙系統(tǒng)，并嘗試與可配對系統(tǒng)配對，如果握手滿足，則開始通訊。

圖1中描述了兩個藍(lán)牙系統(tǒng)相互通信時處于睡眠和喚醒狀態(tài)的時序。兩個藍(lán)牙系統(tǒng)在連接任務(wù)不多時，進(jìn)入睡眠狀態(tài)，通過同步同時開始睡眠，兩個系統(tǒng)分別開始500毫秒的計(jì)時，當(dāng)計(jì)時精度為± IOOOppm時，導(dǎo)致±0. 1%的時間誤差，S卩±0. 5ms的時差，如圖所示，第一個系統(tǒng)計(jì)時提前O. 5ms開始進(jìn)入喚醒工作狀態(tài),另一個系統(tǒng)延遲O. 5ms進(jìn)入喚醒工作狀態(tài)，即為了讓兩個系統(tǒng)同時存在足夠的重疊工作時間，則需喚醒工作時間至少要大于重疊工作時間加上Ims的時間誤差。例如由于系統(tǒng)啟動需要一定時間，例如I毫秒，則系統(tǒng)最小重疊時間需大于I毫秒，因此最小喚醒工作時間需2毫秒。由于系統(tǒng)喚醒時功耗較大，所以系統(tǒng)喚醒工作時間越長，睡眠模式下的平均功耗就越大。睡眠時的功耗可近似忽略，則平均功耗可大致計(jì)算如下
權(quán)利要求
1.一種改進(jìn)型高精度振蕩器，其特征在于，其包括第一校準(zhǔn)電路、可編程振蕩單元、計(jì)時電路和修正電路，第一校準(zhǔn)電路根據(jù)高頻參考信號和可編程振蕩單元輸出的振蕩信號得到校準(zhǔn)數(shù)據(jù)；計(jì)時電路，用于對所述可編程振蕩單元輸出的振蕩信號進(jìn)行計(jì)時得到計(jì)時值，在計(jì)時頻率數(shù)值到第一閾值時進(jìn)行復(fù)位，隨后再重新對所述可編程振蕩單元輸出的振蕩信號進(jìn)行計(jì)數(shù)；所述修正電路用于對第一校準(zhǔn)電路的校準(zhǔn)數(shù)據(jù)進(jìn)行修正得到修正后的校準(zhǔn)數(shù)據(jù)；在所述計(jì)時頻率數(shù)值到達(dá)到第二閾值前，所述可編程振蕩單元根據(jù)未經(jīng)過所述修正電路修正的校準(zhǔn)數(shù)據(jù)生成振蕩信號，在計(jì)數(shù)值達(dá)到第二閾值后，可編程振蕩單元根據(jù)經(jīng)過所述修正電路修正的校準(zhǔn)數(shù)據(jù)生成振蕩信號；或者在所述計(jì)時值到達(dá)到第二閾值前，可編程振蕩單元根據(jù)經(jīng)過所述修正電路修正的校準(zhǔn)數(shù)據(jù)生成振蕩信號，在計(jì)數(shù)值達(dá)到第二閾值后，可編程振蕩單元根據(jù)未經(jīng)過所述修正電路修正的校準(zhǔn)數(shù)據(jù)生成振蕩信號；其中第二閾值低于第一閾值。
2.根據(jù)權(quán)利要求1所述的改進(jìn)型高精度振蕩器，其特征在于，所述修正電路包括第二校準(zhǔn)電路、加減器和邏輯控制器，第二校準(zhǔn)電路根據(jù)所述可編程振蕩單元根據(jù)未經(jīng)過修正的校準(zhǔn)數(shù)據(jù)而生成的振蕩信號的實(shí)際頻率與理論目標(biāo)頻率的偏差輸出加控制信號或減控制信號；邏輯控制器輸出步長數(shù)據(jù)；所述加減器在第二校準(zhǔn)電路輸出加控制信號時，將第一校準(zhǔn)電路輸出的校準(zhǔn)數(shù)據(jù)加上邏輯控制器輸出的步長數(shù)據(jù)以得到經(jīng)過修正的校準(zhǔn)數(shù)據(jù)；在第二校準(zhǔn)電路輸出減控制信號時，將第一校準(zhǔn)電路輸出的校準(zhǔn)數(shù)據(jù)減去邏輯控制器輸出的步長數(shù)據(jù)以得到經(jīng)過修正的校準(zhǔn)數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的改進(jìn)型高精度振蕩器，其特征在于，在所述計(jì)時值達(dá)到第二閾值前，所述邏輯控制器輸出的步長數(shù)據(jù)為零，在所述計(jì)時值達(dá)到第二閾值后，所述邏輯控制器輸出的步長數(shù)據(jù)為預(yù)定步長；或者在所述計(jì)時值達(dá)到第二閾值后，所述邏輯控制器輸出的步長數(shù)據(jù)為零，在所述計(jì)時值達(dá)到第二閾值前，所述邏輯控制器輸出的步長數(shù)據(jù)為預(yù)定步長；所述可編程振蕩單元根據(jù)經(jīng)由加減器得到的校準(zhǔn)數(shù)據(jù)生成振蕩信號。
4.根據(jù)權(quán)利要求3所述的改進(jìn)型高精度振蕩器，其特征在于，第二閾值=X*第一閾值， 其中X為比例系數(shù)，X基于所述可編程振蕩單元根據(jù)未經(jīng)過修正的校準(zhǔn)數(shù)據(jù)而生成的振蕩信號的實(shí)際頻率和理論目標(biāo)頻率的偏差確定，滿足計(jì)時電路計(jì)數(shù)從零至第二閾值所用時長與第二閾值至第一閾值所用時長之和等于從零至第一閾值時的理論計(jì)時時長。
5.根據(jù)權(quán)利要求4所述的改進(jìn)型高精度振蕩器，其特征在于，所述X滿足下述公式X*Y*(1/f) + (l-x)*Y* (1/f)* (1+ δ)=T,或 X*Y* (1/f)*(1+ δ) + (1-X)(1/f)=T,其中，T為計(jì)時頻率數(shù)值從零至第一閾值時的理論計(jì)時時長；Y為計(jì)時頻率數(shù)值從零至第一閾值的實(shí)際時長內(nèi)，若采用高頻參考信號時鐘計(jì)數(shù)，考慮偏差時對應(yīng)的計(jì)數(shù)值；f為高頻參考信號的頻率值；δ為糾正偏差值。
6.根據(jù)權(quán)利要求5所述的改進(jìn)型高精度振蕩器，其特征在于，所述加減控制信號采用數(shù)字信號Flagl的兩種狀態(tài)表示，所述步長數(shù)據(jù)由數(shù)值信號Flag2的兩種狀態(tài)表示。
7.根據(jù)權(quán)利要求6所述的改進(jìn)型高精度振蕩器，其特征在于，所述修正電路計(jì)算比較所述Y值與Yl值，Yl為計(jì)時頻率數(shù)值從零至第一閾值的實(shí)際時長內(nèi)，若采用高頻參考信號時鐘計(jì)數(shù)，不考慮偏差時對應(yīng)的理論計(jì)數(shù)值；若Y > Yl則Flagl狀態(tài)設(shè)置為減，若Y < Yl則Flagl狀態(tài)設(shè)置為加。
8.根據(jù)權(quán)利要求1至7所述的任一種改進(jìn)型高精度振蕩器，其特征在于，所述參考高頻信號為26MHz時鐘信號。
9.根據(jù)權(quán)利要求1至7所述的任一種改進(jìn)型高精度振蕩器，其特征在于，所述校準(zhǔn)數(shù)據(jù)輸出信號為溫度碼、格雷碼或補(bǔ)碼。
10.根據(jù)權(quán)利要求1至7所述的任一種改進(jìn)型高精度振蕩器，其特征在于，所述校準(zhǔn)數(shù)據(jù)輸出信號用于調(diào)節(jié)可編程振蕩單元中可調(diào)節(jié)的電阻、電容或電流。
全文摘要
本發(fā)明公開一種改進(jìn)型高精度振蕩器，采用兩級校準(zhǔn)電路，校準(zhǔn)通過兩步完成，讓計(jì)數(shù)器計(jì)數(shù)期間分段工作，在一段時間內(nèi)可編程振蕩單元基于第一校準(zhǔn)電路在第一次校準(zhǔn)后產(chǎn)生的校準(zhǔn)信號工作，利用數(shù)字電路計(jì)數(shù)，在另一段時間內(nèi)可編程振蕩單元基于第二校準(zhǔn)電路根據(jù)偏差進(jìn)行補(bǔ)償后的校準(zhǔn)信號工作，通過兩段校校，使振蕩器在標(biāo)準(zhǔn)時間段內(nèi)近可能的接近理論輸出頻率，從而實(shí)現(xiàn)精度更高的頻率輸出，從而實(shí)現(xiàn)精度更高的頻率輸出，突破半導(dǎo)體制造工藝限制的±1000ppm的校準(zhǔn)精度，可實(shí)現(xiàn)更準(zhǔn)確的時間值。
文檔編號H03B5/04GK103023433SQ201210578880
公開日2013年4月3日 申請日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者王釗 申請人:無錫中星微電子有限公司