專利名稱：一種變頻器及正交信號處理電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于控制電路領(lǐng)域，特別是涉及一種變頻器及正交信號處理電路。
背景技術(shù)：
旋轉(zhuǎn)正交編碼器是用來測量轉(zhuǎn)速的裝置。旋轉(zhuǎn)正交編碼器通過光電轉(zhuǎn)換，可將輸出軸的角位移、角速度等機(jī)械量轉(zhuǎn)換成相應(yīng)的電脈沖，并以數(shù)字量輸出。技術(shù)參數(shù)主要有“每轉(zhuǎn)的脈沖數(shù)”(幾十個(gè)到幾千個(gè)的都有)和供電電壓等。它一般分為單路輸出和雙路輸出兩種。單路輸出是指旋轉(zhuǎn)正交編碼器的輸出是一組脈沖信號，而雙路輸出的旋轉(zhuǎn)編碼器輸出兩組A/B相位相差90度的脈沖信號，通過這兩組脈沖信號不僅可以測量旋轉(zhuǎn)運(yùn)動(dòng)系統(tǒng) 的轉(zhuǎn)速，還可以判斷其旋轉(zhuǎn)的方向。旋轉(zhuǎn)正交編碼器被廣泛應(yīng)用在各類變頻器中，可以做到對轉(zhuǎn)速的閉環(huán)控制以及定長、定角度控制等等。現(xiàn)有技術(shù)中，一般將旋轉(zhuǎn)正交編碼器輸出的兩路正交信號直接送入核心處理器通過軟件進(jìn)行處理，此種正交信號的處理方式會(huì)占用大量的系統(tǒng)資源，功耗比較大，并且存在可靠性差、易受應(yīng)用環(huán)境干擾等技術(shù)問題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種正交信號處理電路，以解決現(xiàn)有的正交信號處理電路存在的占用大量系統(tǒng)資源、功耗大、可靠性差、易受環(huán)境干擾等技術(shù)問題。本實(shí)用新型是這樣實(shí)現(xiàn)的一種正交信號處理電路，連接在旋轉(zhuǎn)正交編碼器的輸出端與核心處理器之間，包括限流電阻R1、限流電阻R2、第一高速光耦、第二高速光耦、第一整形單元、第二整形單元和D觸發(fā)器；所述第一高速光耦的第一輸入端通過所述限流電阻Rl接電源，所述第一高速光耦的第二輸入端接旋轉(zhuǎn)正交編碼器的A相輸出端，所述第一高速光耦的輸出端接所述第一整形單元的輸入端，所述第一整形單元的輸出端接所述D觸發(fā)器的時(shí)鐘輸入端；所述第二高速光耦的第一輸入端通過所述限流電阻R2接電源，所述第二高速光耦的第二輸入端接旋轉(zhuǎn)正交編碼器的B相輸出端，所述第二高速光耦的輸出端接所述第二整形單元的輸入端，所述第二整形單元的輸出端接所述D觸發(fā)器的數(shù)據(jù)輸入端。通過本實(shí)用新型實(shí)施例提供的正交信號處理電路，可以將旋轉(zhuǎn)正交編碼器輸出的正交信號通過高速光耦隔離，增強(qiáng)抗干擾性，通過D觸發(fā)器分解后只輸出一路代表旋轉(zhuǎn)方向的脈沖信號進(jìn)入核心處理器，減小了系統(tǒng)的負(fù)擔(dān)，實(shí)現(xiàn)高兼容性，提高了工作效率。本實(shí)用新型的另一目的在于提供一種變頻器，該變頻器上使用上述的正交信號處理電路，系統(tǒng)可靠性增強(qiáng)，并且可以實(shí)現(xiàn)對轉(zhuǎn)速的閉環(huán)控制以及定長、定角度控制等。

圖I是本實(shí)用新型實(shí)施例提供的正交信號處理電路的結(jié)構(gòu)框圖；[0012]圖2是本實(shí)用新型實(shí)施例提供的正交信號處理電路的示例電路結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。圖I是本實(shí)用新型實(shí)施例提供的正交信號處理電路的結(jié)構(gòu)框圖，為便于說明，僅示出了與本實(shí)施例有關(guān)的部分，如圖所示一種正交信號處理電路100，連接在旋轉(zhuǎn)正交編碼器的兩個(gè)輸出端口 A相、B相與核心處理器200之間，包括限流電阻R1、限流電阻R2、第一高速光耦101、第二高速光耦102、第一整形單元103、第二整形單元104和D觸發(fā)器105 ；第一高速光耦101的第一輸入端通過限流電阻Rl接電源、第二輸入端接旋轉(zhuǎn)正交編碼器的A相輸出端,第一高速光f禹101的輸出端接第一整形單兀103的輸入端,第一整形單元103的輸出端接D觸發(fā)器105的時(shí)鐘輸入端；第二高速光耦102的第一輸入端通過限流電阻R2接電源、第二輸入端接旋轉(zhuǎn)正交編碼器的B相輸出端，第二高速光耦102的輸出端接第二整形單元104的輸入端，第二整形單元104的輸出端接D觸發(fā)器105的數(shù)據(jù)輸入端；D觸發(fā)器105的數(shù)據(jù)輸出端接核心處理器200。圖2是本實(shí)用新型實(shí)施例提供的正交信號處理電路的示例電路結(jié)構(gòu)圖，如圖所示作為本實(shí)用新型的一實(shí)施例，所述第一高速光耦101包括限流電阻R3、限流電阻R4、發(fā)光二極管D1、光敏二極管D2、NPN型三極管Ql和電容Cl，發(fā)光二極管Dl的陽極和陰極分別是第一高速光耦101的第一輸入端和第二輸入端，限流電阻R3并接在發(fā)光二極管Dl的陽極和陰極之間，光敏二極管D2的陽極接NPN型三極管Ql的基極，NPN型三極管Ql的集電極通過限流電阻R4接驅(qū)動(dòng)電源VCC，NPN型三極管Ql的集電極和限流電阻R4的公共連接端作為第一高速光耦101的輸出端接第一整形單元103，光敏二極管D2的陰極同時(shí)接驅(qū)動(dòng)電源VCC和電容Cl的第一端，電容Cl的第二端與NPN型三極管Ql的發(fā)射極都接地。作為本實(shí)用新型的一實(shí)施例，所述第二高速光耦102包括限流電阻R5、限流電阻R6、發(fā)光二極管D3、光敏二極管D4、NPN型三極管Q2和電容C2，發(fā)光二極管D3的陽極和陰極分別是第二高速光耦102的第一輸入端和第二輸入端，限流電阻R5并接在發(fā)光二極管D3的陽極和陰極之間，光敏二極管D4的陽極接NPN型三極管Q2的基極，NPN型三極管Q2的集電極通過限流電阻R6接驅(qū)動(dòng)電源VCC，NPN型三極管Q2的集電極和限流電阻R6的公共連接端作為第二高速光耦102的輸出端接第二整形單元104，光敏二極管D4的陰極同時(shí)接驅(qū)動(dòng)電源VCC和電容C2的第一端，電容C2的第二端與NPN型三極管Q2的發(fā)射極都接地。作為本實(shí)用新型的一實(shí)施例，所述第一整形單元103包括串接的施密特觸發(fā)器Tl和施密特觸發(fā)器T2，施密特觸發(fā)器Tl的輸入端接第一高速光耦101的輸出端，施密特觸發(fā)器T2的輸出端接所述D觸發(fā)器105。作為本實(shí)用新型的一實(shí)施例，所述第二整形單元104包括串接的施密特觸發(fā)器T3和施密特觸發(fā)器T4，施密特觸發(fā)器T3的輸入端接第二高速光耦102的輸出端，施密特觸發(fā)器T4的輸出端接所述D觸發(fā)器105。[0022]作為本實(shí)用新型的一實(shí)施例，所述D觸發(fā)器采用74HC175芯片，第一整形單元103中施密特觸發(fā)器T2的輸出端接74HC175的CP端，第二整形單元104中施密特觸發(fā)器T4的輸出端接74HC175的數(shù)據(jù)輸入端D0，數(shù)據(jù)輸出端QO接核心處理器200。根據(jù)圖2提供的示例電路結(jié)構(gòu)圖，旋轉(zhuǎn)正交編碼器輸出的A相和B相兩路脈沖信號分別輸入第一高速光耦101和第二高速光耦102中。其中，A相超前B相90°，那么電機(jī)的旋轉(zhuǎn)方向是正向的；如果A相落后B相90°，那么電機(jī)的旋轉(zhuǎn)方向則被認(rèn)為是反向的。A相脈沖經(jīng)第一高速光耦101隔離干擾后傳輸?shù)接墒┟芴赜|發(fā)器T1、T2構(gòu)成的第一整形單元103中，濾波整形后輸入74HC175的CP端；Β相脈沖經(jīng)第二高速光耦102隔離干擾后傳輸?shù)接墒┟芴赜|發(fā)器Τ3、Τ4構(gòu)成的第二整形單元104中，濾波整形后輸入74HC175的DO端。當(dāng)電機(jī)的旋轉(zhuǎn)方向?yàn)檎蛐D(zhuǎn)時(shí)，A相輸出超前B相輸出90°，Β相應(yīng)比A相滯后90°，故當(dāng)輸入CP端的A相在由低電平到高電平的跳轉(zhuǎn)時(shí)，輸入DO端的B相就 是低電平。又因?yàn)?4HC175是上升沿觸發(fā)器，故當(dāng)電機(jī)正向旋轉(zhuǎn)時(shí)，74HC175的數(shù)據(jù)輸出端QO應(yīng)持續(xù)輸出低電平到核心處理器200 ;當(dāng)電機(jī)的旋轉(zhuǎn)方向?yàn)榉聪蛐D(zhuǎn)時(shí),A相輸出滯后B相輸出90° ,B相應(yīng)比A相超前90°，故當(dāng)輸入CP端的A相在由低電平到高電平的跳轉(zhuǎn)時(shí)，輸入DO端的B相就是高電平。又因?yàn)?4HC175是上升沿觸發(fā)器，故當(dāng)電機(jī)反向旋轉(zhuǎn)時(shí)，74HC175的數(shù)據(jù)輸出端QO應(yīng)持續(xù)輸出高電平到核心處理器200。因此，經(jīng)過74HC175的處理后，只輸出一路代表旋轉(zhuǎn)方向的信號給核心處理器，減小了系統(tǒng)的負(fù)擔(dān)，提高了系統(tǒng)的工作效率和可靠性。本實(shí)用新型的另一實(shí)施例還提供一種變頻器，該變頻器上使用前述實(shí)施例提供的的正交信號處理電路，減小了變頻器系統(tǒng)的功耗，增強(qiáng)可靠性，并且可以實(shí)現(xiàn)對轉(zhuǎn)速的閉環(huán)控制以及定長、定角度控制等。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種正交信號處理電路，連接在旋轉(zhuǎn)正交編碼器的輸出端與核心處理器之間，其特征在于，所述正交信號處理電路包括限流電阻R1、限流電阻R2、第一高速光耦、第二高速光耦、第一整形單元、第二整形單元和D觸發(fā)器； 所述第一高速光耦的第一輸入端通過所述限流電阻Rl接電源，所述第一高速光耦的第二輸入端接旋轉(zhuǎn)正交編碼器的A相輸出端，所述第一高速光耦的輸出端接所述第一整形單元的輸入端，所述第一整形單元的輸出端接所述D觸發(fā)器； 所述第二高速光耦的第一輸入端通過所述限流電阻R2接電源，所述第二高速光耦的第二輸入端接旋轉(zhuǎn)正交編碼器的B相輸出端，所述第二高速光耦的輸出端接所述第二整形單元的輸入端，所述第二整形單元的輸出端接所述D觸發(fā)器。
2.如權(quán)利要求I所述的正交信號處理電路，其特征在于所述第一高速光耦包括限流電阻R3、限流電阻R4、發(fā)光二極管D1、光敏二極管D2、NPN型三極管Ql和電容Cl ； 所述發(fā)光二極管Dl的陽極和陰極分別是所述第一高速光耦的第一輸入端和第二輸入端，所述限流電阻R3并接在所述發(fā)光二極管Dl的陽極和陰極之間，所述光敏二極管D2的陽極接所述NPN型三極管Ql的基極，所述NPN型三極管Ql的集電極通過所述限流電阻R4接驅(qū)動(dòng)電源，所述NPN型三極管Ql的集電極和所述限流電阻R4的公共連接端作為所述第一高速光耦的輸出端接所述第一整形單元，所述光敏二極管D2的陰極同時(shí)接所述驅(qū)動(dòng)電源和所述電容Cl的第一端，所述電容Cl的第二端與所述NPN型三極管Ql的發(fā)射極都接地。
3.如權(quán)利要求I所述的正交信號處理電路，其特征在于所述第二高速光耦包括限流電阻R5、限流電阻R6、發(fā)光二極管D3、光敏二極管D4、NPN型三極管Q2和電容C2 ； 所述發(fā)光二極管D3的陽極和陰極分別是所述第二高速光耦的第一輸入端和第二輸入端，所述限流電阻R5并接在所述發(fā)光二極管D3的陽極和陰極之間，所述光敏二極管D4的陽極接所述NPN型三極管Q2的基極，所述NPN型三極管Q2的集電極通過所述限流電阻R6接驅(qū)動(dòng)電源，所述NPN型三極管Q2的集電極和所述限流電阻R6的公共連接端作為所述第二高速光耦的輸出端接所述第二整形單元，所述光敏二極管D4的陰極同時(shí)接所述驅(qū)動(dòng)電源和所述電容C2的第一端，所述電容C2的第二端與所述NPN型三極管Q2的發(fā)射極都接地。
4.如權(quán)利要求I所述的正交信號處理電路，其特征在于所述第一整形單元包括施密特觸發(fā)器Tl和施密特觸發(fā)器T2 ； 所述施密特觸發(fā)器Tl和所述施密特觸發(fā)器T2串接，所述施密特觸發(fā)器Tl的輸入端接所述第一高速光耦的輸出端，所述施密特觸發(fā)器T2的輸出端接所述D觸發(fā)器。
5.如權(quán)利要求I所述的正交信號處理電路，其特征在于所述第二整形單元包括施密特觸發(fā)器T3和施密特觸發(fā)器T4 ； 所述施密特觸發(fā)器T3和所述施密特觸發(fā)器T4串接，所述施密特觸發(fā)器T3的輸入端接所述第二高速光耦的輸出端，所述施密特觸發(fā)器T4的輸出端接所述D觸發(fā)器。
6.如權(quán)利要求1-5任一項(xiàng)所述的正交信號處理電路，其特征在于所述D觸發(fā)器采用74HC175芯片，所述第一整形單元的輸出端接74HC175的時(shí)鐘輸入端，所述第二整形單元的輸出端接74HC175的數(shù)據(jù)輸入端，所述74HC175的數(shù)據(jù)輸出端接核心處理器。
7.一種變頻器，包括旋轉(zhuǎn)正交編碼器，其特征在于，所述變頻器還包括一個(gè)如權(quán)利要求1-6任一項(xiàng)所述的正交信號處理電路。
專利摘要本實(shí)用新型屬于控制電路領(lǐng)域，特別涉及一種變頻器及正交信號處理電路。本實(shí)用新型實(shí)施例提供的正交信號處理電路，包括限流電阻R1、限流電阻R2、第一高速光耦、第二高速光耦、第一整形單元、第二整形單元和D觸發(fā)器，可以將旋轉(zhuǎn)正交編碼器輸出的正交信號通過高速光耦隔離，增強(qiáng)抗干擾性，通過D觸發(fā)器分解后只輸出一路代表旋轉(zhuǎn)方向的脈沖信號進(jìn)入核心處理器，減小了系統(tǒng)的負(fù)擔(dān)，實(shí)現(xiàn)高兼容性，提高了工作效率。
文檔編號H03K19/14GK202488430SQ20122002786
公開日2012年10月10日 申請日期2012年1月21日 優(yōu)先權(quán)日2012年1月21日
發(fā)明者萬同山, 丘友維, 李友春, 路增亮 申請人:深圳市西林電氣技術(shù)有限公司