專利名稱:一種低噪聲高分辨率小數(shù)分頻合成器的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及一種低噪聲高分辨率小數(shù)分頻合成器,屬移動(dòng)通信小數(shù)分頻合成器技術(shù)領(lǐng)域。
背景技術(shù):
頻率合成器在通信、電子技術(shù)等領(lǐng)域中已得到廣泛的運(yùn)用。因整數(shù)分頻合成器不能同時(shí)滿足對(duì)輸出頻率的高分辨率及轉(zhuǎn)換速度快的要求,故一般采用小數(shù)分頻合成器。傳統(tǒng)的小數(shù)分頻合成器會(huì)產(chǎn)生相位噪聲,目前的解決辦法是對(duì)相位誤差直接進(jìn)行補(bǔ)償,這樣做其一是會(huì)引入小數(shù)雜散,補(bǔ)償不準(zhǔn)確致使降噪效果差;其二是電路復(fù)雜,制造成本高。
發(fā)明內(nèi)容本實(shí)用新型的目的在于,提供一種采用三階差異積分調(diào)制(E — A)器,避免引入小數(shù)雜散,有效降低相位噪聲,電路結(jié)構(gòu)簡(jiǎn)單,性價(jià)比高;解決現(xiàn)有技術(shù)對(duì)相位誤差直接進(jìn)行補(bǔ)償會(huì)引入小數(shù)雜散、補(bǔ)償不準(zhǔn)確致使降噪效果差、電路復(fù)雜增加制造成本問題的低噪聲高分辨率小數(shù)分頻合成器。本實(shí)用新型是通過(guò)如下的技術(shù)方案來(lái)實(shí)現(xiàn)上述目的的該低噪聲高分辨率小數(shù)分頻合成器由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成,其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接,其20腳連接基準(zhǔn)頻率發(fā)生器;FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接,其9腳連接基準(zhǔn)頻率發(fā)生器;數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接,其16腳連接集成運(yùn)算放大器的I腳;集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接;頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接,環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接VCO壓控振蕩器的負(fù)極偏壓輸入端;VC0壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。所述的頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒相器;三階差異積分調(diào)制(E — A)器的輸出端與雙模分頻器連接,其輸入端通過(guò)頻率合成芯片的6 8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳;參考分頻器的輸入端分別與基準(zhǔn)頻率發(fā)生器、頻率合成芯片的6 8腳、10腳連接;雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接,雙模分頻器的輸出端分別連接三階差異積分調(diào)制(E — A)器、鑒相器,鑒相器的輸出端與環(huán)路低通濾波器連接。本實(shí)用新型與現(xiàn)有技術(shù)相比的有益效果在于該低噪聲高分辨率小數(shù)分頻合成器采用三階差異積分調(diào)制(E — A)器、雙模分頻器、鑒相器、VCO壓控振蕩器、環(huán)路低通濾波器等器件,利用差異積分調(diào)制(E — A)器將相位噪聲頻譜推向高頻端,然后通過(guò)環(huán)路低通濾波器將其濾除;有效降低相位噪聲、提高頻率分辨率,雜散抑制性能滿足指標(biāo)要求。電路結(jié)構(gòu)簡(jiǎn)單,性價(jià)比高;解決了現(xiàn)有技術(shù)對(duì)相位誤差直接進(jìn)行補(bǔ)償會(huì)引入小數(shù)雜散、補(bǔ)償不準(zhǔn)確致使降噪效果差、電路復(fù)雜增加制造成本的問題。采用雙模分頻器、VCO壓控振蕩器,既提高了頻率分辨率,又加快了鎖定時(shí)間及頻率轉(zhuǎn)換速度,功耗低,效率高,在各種條件下工作均具有很好的穩(wěn)定性和一致性;價(jià)格低廉,體積小巧,十分適合用于長(zhǎng)時(shí)間加電工作的設(shè)備。
附圖I為一種低噪聲高分辨率小數(shù)分頻合成器的工作原理示意圖;附圖2為頻率合成芯片的工作原理示意圖;附圖3為三階差異積分調(diào)制(E — A)器的工作原理示意圖;附圖4為一階差異積分調(diào)制(E — A)器的數(shù)學(xué)模型; 附圖5為環(huán)路低通濾波器和VCO壓控振蕩器的工作原理及電路連接示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施方式進(jìn)行詳細(xì)描述該低噪聲高分辨率小數(shù)分頻合成器由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成,其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接,其20腳連接基準(zhǔn)頻率發(fā)生器;FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接,其9腳連接基準(zhǔn)頻率發(fā)生器;數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接,其16腳連接集成運(yùn)算放大器的I腳;集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接;頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接,環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接VCO壓控振蕩器的負(fù)極偏壓輸入端;VC0壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。所述的頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒相器;三階差異積分調(diào)制(E — A)器的輸出端與雙模分頻器連接,其輸入端通過(guò)頻率合成芯片的6 8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳;參考分頻器的輸入端分別與基準(zhǔn)頻率發(fā)生器、頻率合成芯片的6 8腳、10腳連接;雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接,雙模分頻器的輸出端分別連接三階差異積分調(diào)制(E — A)器、鑒相器;鑒相器的輸出端與環(huán)路低通濾波器連接。(參見附圖I 5)該低噪聲高分辨率小數(shù)分頻合成器各器件工作過(guò)程如下FPGA可編程邏輯門陣列芯片型號(hào)為XC3S100E ;基準(zhǔn)頻率發(fā)生器通過(guò)其9腳輸入基準(zhǔn)頻率,使其能正常工作。根據(jù)工作頻率,F(xiàn)PGA可編程邏輯門陣列芯片通過(guò)22腳、10 12腳、15 18腳給數(shù)模轉(zhuǎn)換集成芯片4 11腳輸送并行數(shù)據(jù)DBO DB7即粗調(diào)電壓數(shù)據(jù),同時(shí),通過(guò)35、33、32和90腳給頻率合成芯片送頻率控制字LE、CE、DATA、CLK。數(shù)模轉(zhuǎn)換集成芯片收到并行數(shù)據(jù)DBO DB7后,輸出電壓VWP至集成運(yùn)算放大器的2腳,通過(guò)集成運(yùn)算放大器的I腳又反饋給數(shù)模轉(zhuǎn)換集成芯片的16腳,最終再通過(guò)集成運(yùn)算放大器I腳輸出模擬電壓RFBACK即粗調(diào)電壓至壓控振蕩器。[0021]VCO壓控振蕩器采用哈特萊型壓控振蕩器。粗調(diào)電壓RFBACK是FPGA可編程邏輯門陣列芯片根據(jù)當(dāng)前工作頻率控制數(shù)模轉(zhuǎn)換集成芯片后的輸出電壓。RFBACK粗調(diào)電壓用于控制VCO壓控振蕩器的變?nèi)荻O管組VD12 VD15的正極偏壓,使VCO壓控振蕩器快速振蕩到工作頻率附近;細(xì)調(diào)電壓VCOIN是由VCO壓控振蕩器輸出的射頻信號(hào)VC00UT,通過(guò)頻率合成芯片處理輸出并經(jīng)過(guò)環(huán)路低通濾波器濾波后得到的,細(xì)調(diào)電壓VCOIN可控制變?nèi)荻O管組的負(fù)極偏壓,使VCO壓控振蕩器鎖定在工作頻率。VCO壓控振蕩器鎖定后的穩(wěn)定的射頻信號(hào)VCOOUT輸出到頻率合成芯片的4腳。環(huán)路低通濾波器是低頻無(wú)源濾波器,用于濾除VCOIN細(xì)調(diào)電壓的高頻相位噪聲及其它高頻分量,以輸出一個(gè)固定直流電壓給VCO壓控振蕩器。為了進(jìn)一步改善轉(zhuǎn)換時(shí)間和頻譜純度,采用一定帶寬的窄環(huán)路低通濾波器并使用較高Q值的濾波電容,將環(huán)路低通濾波器設(shè)計(jì)為四階,即四階式低頻無(wú)源濾波器。頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒 相器。頻率合成芯片的6 8腳、10腳接收FPGA可編程邏輯門陣列芯片送來(lái)的頻率控制字1^、041八、0^、0£,這些控制字決定頻率合成芯片的參考分頻器、雙模分頻器的分頻比。基準(zhǔn)頻率發(fā)生器的基準(zhǔn)頻率送入頻率合成芯片的20腳,通過(guò)參考分頻器分頻后得到參考分頻。VCO壓控振蕩器5輸出的射頻信號(hào)VCOOUT,經(jīng)頻率合成芯片的雙模分頻器的小數(shù)分頻后,與參考分頻器的參考分頻一起進(jìn)入鑒相器進(jìn)行相位比較,比較后的信號(hào)通過(guò)頻率合成芯片的I腳輸出VCOIN細(xì)調(diào)電壓送至環(huán)路低通濾波器濾波。雙模分頻器是實(shí)現(xiàn)小數(shù)分頻的基本電路。雙模分頻器在一個(gè)周期T內(nèi)平均分頻比Nave見下列公式Nave=[N*t+ (N+l) * (T-t) ]/T式中t為時(shí)間;N為整數(shù)分頻;T_t為時(shí)間;N+1為整數(shù)分頻,當(dāng)t = 0 時(shí),Nave = N+1 ;當(dāng) t = T 時(shí),Nave = N, Nave、N 均為整數(shù)。當(dāng)0<t<T時(shí),N< Nave < N+1,即為小數(shù)分頻。小數(shù)分頻具有很高的輸出頻率分辨率。三階差異積分調(diào)制(E — A)器是利用新的小數(shù)分頻相位補(bǔ)償技術(shù)將相位噪聲頻譜推向高頻端,然后通過(guò)環(huán)路低通濾波器將其濾除,從而提高VCO壓控振蕩器輸出射頻信號(hào)VCOOUT的頻譜純度。三階差異積分調(diào)制(E — A)器的基本組成是一階差異積分調(diào)制器。一階差異積分調(diào)制器是由量化器、互補(bǔ)積分器與微分器共同組成,在量化器的前后分別加上一個(gè)互補(bǔ)的積分器和微分器,當(dāng)分頻值的分?jǐn)?shù)部分n進(jìn)入三階差異積分調(diào)制(E — A)器后,首先通過(guò)積分器加強(qiáng)它的低頻成分,然后由量化器加以量化,量化的同時(shí)會(huì)引入因量化誤差產(chǎn)生的噪聲,最后由微分器將信號(hào)還原,并抑制信號(hào)帶寬內(nèi)的量化噪聲。一階差異積分調(diào)制器的數(shù)學(xué)模型見下列公式
'⑵=>< Cf)+——- e#(r)= n+0 -z_l) e^(z)
l+z / ,1+z /
/(I-Z)/P-z’由于一階差異積分調(diào)制器的噪聲整形能力會(huì)在轉(zhuǎn)換成相位時(shí)被抵消掉,而差異積分調(diào)制器的階數(shù)越高則相位噪聲頻率越高,推往高頻的相位噪聲很容易被環(huán)路低通濾波器濾除掉。因此,采用三階差異積分調(diào)制(E — A)器能有效抑制低頻部分的量化噪聲。其原理是將前一級(jí)差異積分調(diào)制器所產(chǎn)生的量化誤差送入下一級(jí)加以隨機(jī)量化,量化后的誤差再送回前一級(jí)的輸出端,用以抵消前一級(jí)的量化誤差,這樣就降低了低頻量化誤差。采用三階差異積分調(diào)制(E — A)器時(shí)的輸出公式如下
NatZ) IV1(Z) + iV;(Z) + Ni(Z) n +e^{Z}由上式可見,輸出端只有三階量化誤差,因 此采用三階差異積分調(diào)制器8的頻率合成器的輸出頻率可表示為下列公式fJiZ) = +NaCZ))= (Nmm^zy)X fr^(l-Z^x frtfxSg(Z)鑒相器將參考分頻的相位與VCO壓控振蕩器的輸出信號(hào)VCOOUT與經(jīng)過(guò)小數(shù)分頻后的頻率相位進(jìn)行比較,將輸出的脈沖信號(hào)送入環(huán)路低通濾波器處理。該低噪聲高分辨率小數(shù)分頻合成器的工作原理是頻率合成芯片的三階差異積分調(diào)制(E — A)器實(shí)質(zhì)上是一種噪聲整形器,可對(duì)量化噪聲信號(hào)進(jìn)行處理,使大多數(shù)噪聲能量轉(zhuǎn)移到有用的頻帶之外,并通過(guò)環(huán)路低通濾波濾除,有效抑制噪聲信號(hào),提高了 VCO壓控振蕩器輸出信號(hào)VCOOUT的頻譜純度。雙模分頻器實(shí)現(xiàn)小數(shù)分頻,具有很高的輸出頻率分辨率。鑒相器、環(huán)路低通濾波器和VCO壓控振蕩器構(gòu)成的鎖相環(huán)具有良好的窄帶濾波特性,輸出波形純凈,并且在環(huán)路鎖定后,使得輸出頻率與基準(zhǔn)頻率的溫度穩(wěn)定度和時(shí)間穩(wěn)定度相同,即一致性好。通過(guò)頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模換轉(zhuǎn)集成芯片、集成運(yùn)算放大器,對(duì)VCO壓控振蕩器的壓控端采用RFBACK粗調(diào)和VCOIN細(xì)調(diào)兩組電壓來(lái)控制,從而使VCO壓控振蕩器能迅速鎖定工作頻率,輸出穩(wěn)定的射頻電壓VCOOUT ;其頻率范圍為154. 8MHz 212. 775MHz ;此時(shí)的細(xì)調(diào)電壓VCOIN為穩(wěn)定的I. 6V,基本上不隨頻率變化,粗調(diào)電壓RFBACK的變化決定了環(huán)路的鎖定頻率。從而有效提高環(huán)路的鎖定時(shí)間,大大降低VCO壓控振蕩器的推頻系數(shù),在保證換頻時(shí)間的同時(shí)改善了本振信號(hào)的噪聲特性。(參見附圖I 5)以上所述只是該實(shí)用新型的具體實(shí)施方式
,上述舉例說(shuō)明不對(duì)本實(shí)用新型的實(shí)質(zhì)內(nèi)容構(gòu)成限制,所屬技術(shù)領(lǐng)域的普通技術(shù)人員在閱讀了本說(shuō)明書后可以對(duì)上述的具體實(shí)施方式
做修改或變形,而不背離本實(shí)用新型的實(shí)質(zhì)和范圍。
權(quán)利要求1.一種低噪聲高分辨率小數(shù)分頻合成器,由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運(yùn)算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成,其特征在于頻率合成芯片的6 8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接,其20腳連接基準(zhǔn)頻率發(fā)生器;FPGA可編程邏輯門陣列芯片的22腳、10 12腳、15 18腳通過(guò)導(dǎo)線與數(shù)模轉(zhuǎn)換集成芯片的4 11腳連接,其9腳連接基準(zhǔn)頻率發(fā)生器;數(shù)模轉(zhuǎn)換集成芯片的I腳與集成運(yùn)算放大器的2腳連接,其16腳連接集成運(yùn)算放大器的I腳;集成運(yùn)算放大器的I腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接;頻率合成芯片的I腳即細(xì)調(diào)電壓輸出端與環(huán)路低通濾波器連接,環(huán)路低通濾波器的細(xì)調(diào)電壓輸出端連接VCO壓控振蕩器的負(fù)極偏壓輸入端;VC0壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。
2.根據(jù)權(quán)利要求I所述的一種低噪聲高分辨率小數(shù)分頻合成器,其特征在于所述的頻率合成芯片包括三階差異積分調(diào)制(E — A)器、雙模分頻器、參考分頻器、鑒相器;三階差異積分調(diào)制(E — A)器的輸出端與雙模分頻器連接,其輸入端通過(guò)頻率合成芯片的6 8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳;參考分頻器的輸入端分別與基準(zhǔn)頻率發(fā)生器、頻率合成芯片的6 8腳、10腳連接;雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接,雙模分頻器的輸出端分別連接三階差異積分調(diào)制(E — A)器、鑒相器;鑒相器的輸出端與環(huán)路低通濾波器連接。
專利摘要本實(shí)用新型涉及一種低噪聲高分辨率小數(shù)分頻合成器,屬移動(dòng)通信小數(shù)分頻合成器技術(shù)領(lǐng)域。它由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、VCO壓控振蕩器、環(huán)路低通濾波器等構(gòu)成,其特點(diǎn)是FPGA可編程邏輯門陣列芯片分別連接、控制數(shù)模轉(zhuǎn)換集成芯片和頻率合成芯片;頻率合成芯片包括三階差異積分調(diào)制(∑-△)器、雙模分頻器等;三階差異積分調(diào)制(∑-△)器可將噪聲能量推向高頻端,再經(jīng)環(huán)路低通濾波濾除,有效降低相位噪聲,小數(shù)雜散抑制性好。采用雙模分頻器、VCO壓控振蕩器,既提高了頻率分辨率,又加快了鎖定時(shí)間及頻率轉(zhuǎn)換速度,電路結(jié)構(gòu)簡(jiǎn)單;功耗低,性價(jià)比高,工作穩(wěn)定,一致性好;十分適合需要長(zhǎng)時(shí)間加電工作的設(shè)備使用。
文檔編號(hào)H03L7/099GK202455335SQ20122007119
公開日2012年9月26日 申請(qǐng)日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者周艷, 孫成松, 黃政偉 申請(qǐng)人:湖北廣興通信科技有限公司