專利名稱：一種最大電壓選擇電路及子選擇電路的制作方法
技術領域：
本實用新型涉及電壓選擇技術，尤其涉及一種最大電壓選擇電路及子選擇電路。
背景技術：
集成電路中往往需要使用最大電壓選擇電路，最大電壓選擇電路的主要功能是從多個已有的電壓中選擇一個最大電壓輸出，供集成電路中的其他電路使用。圖I為三路電壓的最大電壓選擇電路，如圖I所示，當?shù)谝惠斎腚妷篤CC1、第二輸入電壓VCC2和第三輸入電壓VCC3之間的電壓差值較大時，該最大電壓選擇電路能夠選擇最大的電壓作為輸出電壓VMAX。但是，由于一般情況下第一輸入電壓VCCl、第二輸入電壓VCC2和第三輸入電壓VCC3均不為0，這樣，以第一輸入電壓VCC1、或第二輸入電壓VCC2、或第三輸入電壓VCC3為柵極電壓的P型金屬氧化物半導體場效應晶體管(PMOS)將導致輸出 電壓VMAX的驅動能力不足；并且，當?shù)谝惠斎腚妷篤CC1、第二輸入電壓VCC2和第三輸入電壓VCC3之間的電壓差值較小或相等時，所述最大電壓選擇電路中的PMOS不能正常工作，不能產生輸出電壓VMAX。

實用新型內容為解決現(xiàn)有技術存在的問題，本實用新型的主要目的在于提供一種最大電壓選擇電路及子選擇電路。為達到上述目的，本實用新型的技術方案是這樣實現(xiàn)的本實用新型提供的一種子選擇電路，該子選擇電路包括工作模式信號為使能信號時工作，且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過P型金屬氧化物半導體場效應晶體管(PMOS)將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結構；工作模式信號為去使能信號時工作,且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的去使能模式電路；所述去使能模式電路采用電力閂鎖結構。本實用新型提供的一種最大電壓選擇電路，該最大電壓選擇電路包括具有N路輸入電壓的選擇電路；向所述選擇電路提供工作模式信號和參考電壓的外圍信號電路；所述選擇電路包括N個子選擇電路，N路輸入電壓對應接入N個子選擇電路；所述各子選擇電路均為根據(jù)工作模式信號確定自身工作模式，并在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的子選擇電路。[0014]本實用新型提供的最大電壓選擇電路及子選擇電路，該最大電壓選擇電路包括外圍信號電路和N路輸入電壓的選擇電路，所述外圍信號電路向所述選擇電路提供工作模式信號和參考電壓；所述選擇電路中有N個子選擇電路，N路輸入電壓對應接入N個子選擇電路，各子選擇電路根據(jù)工作模式信號確定自身的工作模式，在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；如此，可以提高輸出電壓的驅動能力，能夠在多路電壓間電壓差值較小或相等時，保證輸出電壓正常。并且，本實用新型可以根據(jù)需要比較的電壓的多少設置子選擇電路，使所述最大電壓選擇電路的設計和應用更加靈活。

圖I為現(xiàn)有技術中一種三路電壓的最大電壓選擇電路示意圖；；圖2為本實用新型提供的一種子選擇電路的結構示意圖；·圖3為本實用新型提供的第一子選擇電路的具體結構示意圖；圖4為本實用新型提供的一種最大電壓選擇電路的結構示意圖；圖5為本實用新型提供的三路輸入電壓的最大電壓選擇電路的具體結構示意圖；圖6為本實用新型中最大電壓選擇的方法流程示意圖；圖7為本實用新型提供的最大電壓選擇電路工作在去使能模式時的工作狀態(tài)示意圖；圖8為本實用新型提供的最大電壓選擇電路工作在使能模式時的工作狀態(tài)示意圖。
具體實施方式
本實用新型的基本思想是由外圍信號電路和N路輸入電壓的選擇電路構成最大電壓選擇電路，所述外圍信號電路向所述選擇電路提供工作模式信號和參考電壓；所述選擇電路中有N個子選擇電路，N路輸入電壓對應接入N個子選擇電路，各子選擇電路根據(jù)工作模式信號確定自身的工作模式，在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出。下面通過附圖及具體實施例對本實用新型做進一步的詳細說明。本實用新型實現(xiàn)一種子選擇電路，如圖2所示，該子選擇電路包括使能模式電路21和去使能模式電路22 ;其中，使能模式電路21，配置為在工作模式信號為使能信號時工作，采用比較器結構，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；去使能模式電路22，配置為在工作模式信號為去使能信號時工作，采用電力閂鎖(Power Latch)結構，當自身輸入電壓大于參考電壓時,設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；[0029]所述工作模式信號為在電路中有偏置電流時，以高電平為使能信號；在電路中沒有偏置電流時，以低電平為去使能信號；所述參考電壓為反饋電壓與相關電路電壓的和。所述反饋電壓為根據(jù)工作模式信號反饋的最大電壓選擇電路的輸出電壓。在輸入電壓有三路時，三路輸入電壓對應接入三個上述子選擇電路，其中，第一輸入電壓VCCl接入第一子選擇電路，第二輸入電壓VCC2接入第二子選擇電路，第三輸入電壓VCC3接入第三子選擇電路。以接入第一輸入電壓VCCl的第一子選擇電路為例，所 述第一子選擇電路如圖3所示,包括第一電阻R31、第二電阻R32、第三電阻R33、第一 PMOS P31、第二 PM0SP32、第三PMOS P33、第四 PMOS P34、第五PMOS P35、第六PMOS P36、第七PMOS P37、第一NMOS N31、第二 NMOS N32、第三 NMOS N33、第四 NMOS N34、第五 NMOS N35、第六 NMOS N36、反相器 OPl ；其中，并聯(lián)的第一電阻R31和第二電阻R32的一端連接第一輸入電壓VCC1,另一端連接第一PMOS P31的源極，第一PMOS P31的柵極連接反饋電壓VPB，第一PMOS P31的漏極為自身狀態(tài)節(jié)點VOl，連接第三PMOS P33的漏極、第六PMOS P36的漏極、反相器OPl的輸入端、第一 NMOS N31的漏極、第三NMOS N33的漏極、第五NMOS N35的漏極；第一 NMOS N31的柵極連接與工作模式信號VEN對應的控制信號VNB和第四NMOS N34的柵極，第一 NMOS N31的源極連接第二 NMOS N32的漏極和第四NMOS N34的源極；第二 NMOS N32的柵極連接工作模式信號VEN，源極連接接地電壓VSS ;第三NMOS N33的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02，第三NM0SN33的源極連接第四NMOS N34的漏極、第五NMOS N35的源極和第六NM0SN36的漏極；第五NMOS N35的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03 ;第六NMOS N36的源極通過第三電阻R33連接接地電壓VSS，第六NMOS N36的柵極連接工作模式信號VEN的反信號VENB ;第二 PMOS P32的源極連接第一輸入電壓VCCl，第二 PMOS P32的柵極連接工作模式信號VEN和第四PMOS P34的柵極，第二 PMOS P32的漏極連接第三PMOSP33的源極；第三PMOS P33的柵極連接反饋電壓VPB ;第四PMOS P34的源極連接第一輸入電壓VCC1，第四PMOS P34的漏極連接第五PMOS P35的源極；第五PMOS P35的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03，第五PMOS P35的漏極連接第六PMOS P36的源極；第六PMOS P36的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02 ;第七PMOS P37的源極連接第一輸入電壓VCCl，第七PMOS P37的柵極連接反相器OPl的輸出端，第七PMOS P37的漏極連接輸出電壓VMAX ；在具體實現(xiàn)中，所述第一電阻R31、第二電阻R32可以合并為一個電阻；所述與工作模式信號VEN對應的控制信號VNB，在VEN為高電平時，VNB為偏置電壓使得第一 NMOS N31和第四NMOS N34成為電流鏡像，在VEN為低電平時，VNB為低電平；在工作模式信號VEN為高電平時，由第一電阻R31、第二電阻R32、第一 PMOS P31、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NM0SN33、第四 NMOS N34、第五 NMOSN35、反相器OPl構成使能模式電路21 ;其中，第一電阻R31、第二電阻R32、第一 PMOS P31、第一 NMOS N31、第二 NMOS N32、第三NMOS N33、第四NMOS N34構成比較器結構，當?shù)谝惠斎腚妷篤CCl大于參考電壓時，第一 PMOS P31的漏極電流將大于第一匪0SN31和第四NMOSN34的漏極電流的和，從而設置自身狀態(tài)節(jié)點VOl為高電平即輸出使能狀態(tài)，并通過狀態(tài)節(jié)點VOl使第二子選擇電路的狀態(tài)和第三子選擇電路的狀態(tài)為輸出停止狀態(tài)，即節(jié)點V02和V03均接收到低電平，所述第七PMOS P37導通，第七PMOS P37的漏極的輸出電壓VMAX為第一輸入電壓VCCl ;所述參考電壓為反饋電壓VPB+VGSP，所述VGSP是當?shù)谝?PM0SP31的電流等于第一 NMOS N31與第四匪OS N34的電流和時，第一 PMOS P31的柵極-源極電壓VGS加上第一電阻R31或第二電阻R32上的電壓的和；此時，其它子選擇電路中的第七PMOS P37截止；在本子選擇電路中，第四NMOSN34的電流支路由于第三NMOS N33和第五NMOS N35都關斷，第一 PMOS P31的電流只需要大于第一 NMOS N31的電流就可以維持VCCl為最大值；當其它子選擇電路中的某一個子選擇電路的狀態(tài)為輸出使能狀態(tài)時，在本子選擇電路中，第一 PMOS P31的電流將會小于第一NMOS N31與第四NMOS N34的電流和，從而使本子選擇電路的狀態(tài)為輸出停止狀態(tài)，而且需要第一 PMOS P31電流大于第一 NMOS N31與第四NMOS N34的電流和時才能設置為輸出使能狀態(tài)。在工作模式信號VEN為低電平時，由第三電阻R33、第二PMOS P32、第三PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第七 PM0SP37、第三 NMOS N33、第五 NMOS N35、第六NMOS N36、反相器OPl構成去使能模式電路22 ;其中，第三電阻R33、第二 PMOS P32、第三 PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第三 NMOS N33、第五NMOS N35、第六NMOS N36構成電力閂鎖結構，當?shù)谝惠斎腚妷篤CCl大于參考電壓時，第三PMOS P33導通，從而設置自身狀態(tài)節(jié)點VOl為高電平即輸出使能狀態(tài)，并通過狀態(tài)節(jié)點VOl使第二子選擇電路的狀態(tài)和第三子選擇電路的狀態(tài)為輸出停止狀態(tài)，即節(jié)點V02和V03均接收到低電平，第四PMOS P34、第五PMOS P35和第六PMOS P36均導通，鎖存狀態(tài)節(jié)點VOl的輸出使能狀態(tài)，所述第七PMOS P37導通，第七PMOS P37的漏極的輸出電壓VMAX為第一輸入電壓VCCl ;此時，其它子選擇電路中的第七PMOS P37截止；所述參考電壓為反饋電壓VPB加上第三PMOS P33的VGSl及第二 PMOS P32的VGS2 ;所述第三PMOS P33的導通電阻小于第三NMOS N33、第五NMOS N35的導通電阻，在第三PMOS P33導通時，能夠使狀態(tài)節(jié)點VOl的電壓達到反相器OPl閾值；這里，第三NMOSN33、第五NMOS N35、第四PMOS P34、第五PMOS P35、第六PMOS P36構成一個二輸入或非門，當其它兩個子選擇電路中有一個子選擇電路的狀態(tài)為輸出使能狀態(tài)時，本子選擇電路的狀態(tài)將變?yōu)檩敵鐾Ｖ範顟B(tài)；對于輸入電壓有N路時，對應各路輸入電壓的子選擇電路需要使用N-I輸入或非門產生輸出使能狀態(tài)。所述第一子選擇電路還包括第四電阻R34、第五電阻R35、第八PMOS P38和第九PMOS P39 ;其中，所述第八PMOS P38的源極連接第一輸入電壓VCCl，第八PMOS P38的柵極通過第四電阻R34連接第二輸入電壓VCC2，第八PM0SP38的漏極連接第九PMOS P39的源極；第九PMOS P39的柵極通過第五電阻R35連接第三輸入電壓VCC3，第九PMOS P39的漏極為保護電壓輸出節(jié)點PRAIL，當?shù)谝惠斎腚妷篤CCl電壓最大時，第八PMOS P38、第九PMOSP39均導通，保護電壓輸出節(jié)點PRAIL的電壓為第一輸入電壓VCCl ；所述第二子選擇電路和第三子選擇電路的電路結構與所述第一子選擇電路相同，只是第二子選擇電路用來確定第二輸入電壓VCC2是否為最大電壓，第三子選擇電路用來確定第三輸入電壓VCC3是否為最大電壓?；谏鲜鲎舆x擇電路，本實用新型還提供一種最大電壓選擇電路，如圖4所示，該最大電壓選擇電路包括外圍信號電路41和N路輸入電壓的選擇電路42 ;其中，[0044]所述外圍信號電路41向所述選擇電路42提供工作模式信號和參考電壓；所述選擇電路42中有N個子選擇電路421，N路輸入電壓對應接入N個子選擇電路421，各子選擇電路421根據(jù)工作模式信號確定自身的工作模式，在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出。所述N個子選擇電路421，如圖2所示，各子選擇電路421包括使能模式電路21和去使能模式電路22 ;其中，使能模式電路21，配置為在工作模式信號為使能信號時工作，采用比較器結構，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；去使能模式電路22，配置為在工作模式信號為去使能信號時工作，采用電力閂鎖 結構，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；所述工作模式信號為在電路中有偏置電流時，以高電平為使能信號；在電路中沒有偏置電流時，以低電平為去使能信號；所述參考電壓為反饋電壓與相關電路電壓的和。所述反饋電壓為根據(jù)工作模式信號反饋的最大電壓選擇電路的輸出電壓。如圖5所示的最大電壓選擇電路，包括外圍信號電路41和三路輸入電壓的選擇電路42，所述選擇電路42包括三個子選擇電路，所述三個子選擇電路的狀態(tài)節(jié)點循環(huán)連接，即第一子選擇電路I自身的狀態(tài)節(jié)點VOl連接到第二子選擇電路2的節(jié)點V02和第三子選擇電路3的節(jié)點V03，第二子選擇電路2自身的狀態(tài)節(jié)點VOl連接到第一子選擇電路I的節(jié)點V02和第三子選擇電路3的節(jié)點V03，第三子選擇電路3自身的狀態(tài)節(jié)點VOl連接到第一子選擇電路I的節(jié)點V03和第二子選擇電路2的節(jié)點V02 ;進一步的，所述三個子選擇電路的輸入電壓節(jié)點也循環(huán)連接；所述第一子選擇電路如圖3所示，包括第一電阻R31、第二電阻R32、第三電阻R33、第一PMOS P31、第二PMOS P32、第三PMOS P33、第四PM0SP34、第五PMOS P35、第六PMOSP36、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NMOS N33、第四 NMOS N34、第五NMOS N35、第六 NMOS N36、反相器 OPl ；其中，并聯(lián)的第一電阻R31和第二電阻R32的一端連接第一輸入電壓VCC1,另一端連接第一PMOS P31的源極，第一PMOS P31的柵極連接反饋電壓VPB，第一PMOS P31的漏極為自身狀態(tài)節(jié)點VOl，連接第三PMOS P33的漏極、第六PMOS P36的漏極、反相器OPl的輸入端、第一 NMOS N31的漏極、第三NMOS N33的漏極、第五NMOS N35的漏極；第一 NMOS N31的柵極連接與工作模式信號VEN對應的控制信號VNB和第四NMOS N34的柵極，第一 NMOS N31的源極連接第二 NMOS N32的漏極和第四NMOS N34的源極；第二 NMOS N32的柵極連接工作模式信號VEN，源極連接接地電壓VSS ;第三NMOS N33的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02，第三NM0SN33的源極連接第四NMOS N34的漏極、第五NMOS N35的源極和第六NM0SN36的漏極；第五NMOS N35的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03 ;第六NMOS N36的源極通過第三電阻R33連接接地電壓VSS，第六NMOS N36的柵極連接工作模式信號VEN的反信號VENB ;第二 PMOS P32的源極連接第一輸入電壓VCCl，第二 PMOS P32的柵極連接工作模式信號VEN和第四PMOS P34的柵極，第二 PMOS P32的漏極連接第三PMOSP33的源極；第三PMOS P33的柵極連接反饋電壓VPB ;第四PMOS P34的源極連接第一輸入電壓VCC1，第四PMOS P34的漏極連接第五PMOS P35的源極；第五PMOS P35的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03，第五PMOS P35的漏極連接第六PMOS P36的源極；第六PMOS P36的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02 ;第七PMOS P37的源極連接第一輸入電壓VCCl，第七PMOS P37的柵極連接反相器OPl的輸出端，第七PMOS P37的漏極連接輸出電壓VMAX ；在具體實現(xiàn)中，所述第一電阻R31、第二電阻R32可以合并為一個電阻；在工作模式信號VEN為高電平時，由第一電阻R31、第二電阻R32、第一 PMOS P31、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NM0SN33、第四 NMOS N34、第五 NMO SN35、反相器OPl構成使能模式電路21 ;其中，第一電阻R31、第二電阻R32、第一 PMOS P31、第一 NMOS N31、第二 NMOS N32、第三NMOS N33、第四NMOS N34構成比較器結構，當?shù)谝惠斎腚妷篤CCl大于參考電壓時，第一 PMOS P31的漏極電流將大于第一 NM0SN31和第四NMOSN34的漏極電流的和，從而設置自身狀態(tài)節(jié)點VOl為高電平即輸出使能狀態(tài)，并通過狀態(tài)節(jié)點VOl使第二子選擇電路的狀態(tài)和第三子選擇電路的狀態(tài)為輸出停止狀態(tài)，即節(jié)點V02和V03均接收到低電平，所述第七PMOS P37導通，第七PMOS P37的漏極的輸出電壓VMAX為第一輸入電壓VCCl ;所述參考電壓為反饋電壓VPB+VGSP，所述VGSP是當?shù)谝?PM0SP31的電流等于第一 NMOS N31與第四NMOS N34的電流和時，第一 PMOS P31的VGS加上第一電阻R31或第二電阻R32上的電壓的和；此時，其它子選擇電路中的第七PMOS P37截止；在本子選擇電路中，第四NMOSN34的電流支路由于第三NMOS N33和第五NMOS N35都關斷，第一 PMOS P31的電流只需要大于第一 NMOS N31的電流就可以維持VCCl為最大值；當其它子選擇電路中的某一個子選擇電路的狀態(tài)為輸出使能狀態(tài)時，在本子選擇電路中，第一 PMOS P31的電流將會小于第一NMOS N31與第四NMOS N34的電流和，從而使本子選擇電路的狀態(tài)為輸出停止狀態(tài)，而且需要第一 PMOS P31電流大于第一 NMOS N31與第四NMOS N34的電流和時才能設置為輸出使能狀態(tài)。在工作模式信號VEN為低電平時，由第三電阻R33、第二PMOS P32、第三PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第七 PM0SP37、第三 NMOS N33、第五 NMOSN35、第六NMOS N36、反相器OPl構成去使能模式電路22 ;其中，第三電阻R33、第二 PMOSP32、第三 PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第三 NMOS N33、第五NMOS N35、第六NMOS N36構成電力閂鎖結構，當?shù)谝惠斎腚妷篤CCl大于參考電壓時，第三PMOS P33導通，設置自身狀態(tài)節(jié)點VOl為高電平即輸出使能狀態(tài)，并通過狀態(tài)節(jié)點VOl使第二子選擇電路的狀態(tài)和第三子選擇電路的狀態(tài)為輸出停止狀態(tài)，即節(jié)點V02和V03均接收到低電平，第四PMOS P34、第五PMOS P35和第六PMOS P36均導通，鎖存狀態(tài)節(jié)點VOl的輸出使能狀態(tài)，所述第七PMOS P37導通，第七PMOS P37的漏極的輸出電壓VMAX為第一輸入電壓VCCl ;此時，其它子選擇電路中的第七PMOS P37截止；所述參考電壓為反饋電壓VPB加上第三PMOS P33的VGSl及第二 PMOS P32的VGS2 ;所述第三PMOS P33的導通電阻小于第三NMOS N33、第五NMOS N35的導通電阻，在第三PMOS P33導通時，能夠使狀態(tài)節(jié)點VOl的電壓達到反相器OPl閾值；[0059]這里，第三NMOSN33、第五NMOS N35、第四PMOS P34、第五PMOS P35、第六PMOS P36構成一個二輸入或非門，當其它兩個子選擇電路中有一個子選擇電路的狀態(tài)為輸出使能狀態(tài)時，本子選擇電路的狀態(tài)將變?yōu)檩敵鐾Ｖ範顟B(tài)；對于輸入電壓有N路時，對應各路輸入電壓的子選擇電路需要使用N-I輸入或非門產生輸出使能狀態(tài)。所述第一子選擇電路還包括第四電阻R34、第五電阻R35、第八PMOS P38和第九PMOS P39 ;其中，所述第八PMOS P38的源極連接第一輸入電壓VCCl，第八PMOS P38的柵極通過第四電阻R34連接第二輸入電壓VCC2，第八PM0SP38的漏極連接第九PMOS P39的源極；第九PMOS P39的柵極通過第五電阻R35連接第三輸入電壓VCC3，第九PMOS P39的漏極為保護電壓輸出節(jié)點PRAIL，當?shù)谝惠斎腚妷篤CCl電壓最大時，第八PMOS P38、第九PMOSP39均導通，保護電壓輸出節(jié)點PRAIL的電壓為第一輸入電壓VCCl ； 所述第二子選擇電路和第三子選擇電路的電路結構與所述第一子選擇電路相同，只是第二子選擇電路用來確定第二輸入電壓VCC2是否為最大電壓，第三子選擇電路用來 確定第三輸入電壓VCC3是否為最大電壓。上述的最大電壓選擇電路中，通過反相器向PMOS的柵極輸出低電平來導通PMOS輸出最大電壓，輸出的電壓將有較強的驅動能力?；谏鲜鲎畲箅妷哼x擇電路，本實用新型的最大電壓選擇的方法，如圖6所示，該方法包括步驟101 :將N路輸入電壓對應接入N個子選擇電路；步驟102 :各子選擇電路根據(jù)當前的工作模式信號確定自身的工作模式；所述工作模式信號以高電平為使能信號，以低電平為去使能信號。步驟103 :各子選擇電路在確定的工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；具體的，在工作模式信號為使能信號時，通過比較器結構的電路，確定自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，通過所述輸出使能狀態(tài)設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并導通用于輸出最大電壓的PM0S，將自身的輸入電壓作為最大電壓輸出；在工作模式信號為去使能信號時，通過電力円鎖結構的電路，確定自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，通過所述輸出使能狀態(tài)設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并導通用于輸出最大電壓的PM0S，將自身的輸入電壓作為最大電壓輸出；所述參考電壓為根據(jù)工作模式信號反饋的最大電壓選擇電路的輸出電壓。本實用新型還對如圖5所示的最大電壓選擇電路分別進行使能模式和去使能模式測試，測試結果分別如圖7和圖8所示。圖7為所述最大電壓選擇電路工作在去使能模式時的工作狀態(tài)，可看出，所述最大電壓選擇電路開始時輸出電壓VMAX為第一輸入電壓VCCl,當?shù)谝惠斎腚妷篤CCl與第二輸入電壓VCC2相等時，所述最大電壓選擇電路仍保持輸出第一輸入電壓VCCl ;當?shù)诙斎腚妷篤CC2比第一輸入電壓VCCl大到一定閾值時，所述最大電壓選擇電路的輸出電壓VMAX為第二輸入電壓VCC2 ;當?shù)诙斎腚妷篤CC2與第三輸入電壓VCC3相等時，所述最大電壓選擇電路仍保持輸出第二輸入電壓VCC2 ;當?shù)谌斎腚妷篤CC3比第二輸入電壓VCC2大到一定閾值時，所述最大電壓選擇電路的輸出電壓VMAX為第三輸入電壓VCC3。因此，所述最大電壓選擇電路在去使能模式下，能夠在多路電壓間電壓差值較小或相等時，保證輸出電壓正常。這里，所述閾值可以通過調整所述最大電壓選擇電路的去使能模式電路中PMOS的驅動能力進行調整。圖8為所述最大電壓選擇電路工作在使能模式時的工作狀態(tài)，可看出，與工作在去使能模式時的工作狀態(tài)相比，所述最大電壓選擇電路選擇切換最大電壓時的閾值更小，最大電壓的選擇更加靈敏。 以上所述，僅為本實用新型的較佳實施例而已，并非用于限定本實用新型的保護范圍。
權利要求1.一種子選擇電路，其特征在于，該子選擇電路包括 工作模式信號為使能信號時工作，且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過P型金屬氧化物半導體場效應晶體管(PMOS)將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結構； 工作模式信號為去使能信號時工作，且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的去使能模式電路；所述去使能模式電路采用電力閂鎖結構。
2.根據(jù)權利要求I所述的子選擇電路，其特征在于，所述使能信號為高電平；所述去使能信號為低電平。
3.根據(jù)權利要求2所述的子選擇電路，其特征在于，該子選擇電路為第一子選擇電路時，包括第一電阻、第二電阻、第三電阻、第一 PM0S、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第一 N型金屬氧化物半導體場效應晶體管(NMOS)、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、第六NM0S、反相器；其中，并聯(lián)的第一電阻和第二電阻的一端連接第一輸入電壓，另一端連接第一 PMOS的源極，第一 PMOS的柵極連接反饋電壓，第一PMOS的漏極為自身狀態(tài)節(jié)點V01，連接第三PMOS的漏極、第六PMOS的漏極、反相器的輸入端、第一 NMOS的漏極、第三NMOS的漏極、第五NMOS的漏極；第一 NMOS的柵極連接與工作模式信號對應的控制信號和第四NMOS的柵極，第一 NMOS的源極連接第二 NMOS的漏極和第四NMOS的源極；第二 NMOS的柵極連接工作模式信號，源極連接接地電壓；第三NMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02，第三NMOS的源極連接第四NMOS的漏極、第五NMOS的源極和第六NMOS的漏極；第五NMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03 ;第六NMOS的源極通過第三電阻連接接地電壓，第六NMOS的柵極連接工作模式信號的反信號；第二 PMOS的源極連接第一輸入電壓，第二 PMOS的柵極連接工作模式信號和第四PMOS的柵極，第二 PMOS的漏極連接第三PMOS的源極；第三PMOS的柵極連接反饋電壓；第四PMOS的源極連接第一輸入電壓，第四PMOS的漏極連接第五PMOS的源極；第五PMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03，第五PMOS的漏極連接第六PMOS的源極；第六PMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02 ;第七PMOS的源極連接第一輸入電壓，第七PMOS的柵極連接反相器的輸出端，第七PMOS的漏極連接輸出電壓。
4.根據(jù)權利要求3所述的子選擇電路，其特征在于，所述第一子選擇電路的工作模式信號為高電平時，第一電阻、第二電阻、第一 PM0S、第七PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、反相器構成使能模式電路。
5.根據(jù)權利要求4所述的子選擇電路，其特征在于，所述第一電阻、第二電阻、第一PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NMOS構成比較器結構。
6.根據(jù)權利要求3所述的子選擇電路，其特征在于，在工作模式信號為低電平時，第三電阻、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第三NM0S、第五NM0S、第六NM0S、反相器構成去使能模式電路。
7.根據(jù)權利要求6所述的子選擇電路，其特征在于，所述第三電阻、第二PM0S、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第三NMOS、第五NMOS、第六NMOS構成電力閂鎖結構。
8.根據(jù)權利要求3所述的子選擇電路，其特征在于，所述第一子選擇電路還包括第四電阻、第五電阻、第八PMOS和第九PMOS ;其中，所述第八PMOS的源極連接第一輸入電壓，第八PMOS的柵極通過第四電阻連接第二輸入電壓，第八PMOS的漏極連接第九PMOS的源極；第九PMOS的柵極通過第五電阻連接第三輸入電壓，第九PMOS的漏極為保護電壓輸出節(jié)點。
9.一種最大電壓選擇電路，其特征在于，該最大電壓選擇電路包括 具有N路輸入電壓的選擇電路； 向所述選擇電路提供工作模式信號和參考電壓的外圍信號電路； 所述選擇電路包括N個子選擇電路，N路輸入電壓對應接入N個子選擇電路； 所述各子選擇電路均為根據(jù)工作模式信號確定自身工作模式，并在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的子選擇電路。
10.根據(jù)權利要求9所述的最大電壓選擇電路，其特征在于，所述N個子選擇電路中各子選擇電路包括 工作模式信號為使能信號時工作，且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結構； 工作模式信號為去使能信號時工作，且當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出的去使能模式電路；所述去使能模式電路采用電力閂鎖結構。
11.根據(jù)權利要求10所述的最大電壓選擇電路，其特征在于，所述子選擇電路有三個，所述三個子選擇電路的狀態(tài)節(jié)點循環(huán)連接。
12.根據(jù)權利要求11所述的最大電壓選擇電路，其特征在于，所述三個子選擇電路中第一子選擇電路包括第一電阻、第二電阻、第三電阻、第一 PM0S、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、第六NM0S、反相器；其中，并聯(lián)的第一電阻和第二電阻的一端連接第一輸入電壓，另一端連接第一 PMOS的源極，第一 PMOS的柵極連接反饋電壓，第一 PMOS的漏極為自身狀態(tài)節(jié)點VOl，連接第三PMOS的漏極、第六PMOS的漏極、反相器的輸入端、第一 NMOS的漏極、第三NMOS的漏極、第五NMOS的漏極；第一 NMOS的柵極連接與工作模式信號對應的控制信號和第四NMOS的柵極，第一 NMOS的源極連接第二 NMOS的漏極和第四NMOS的源極；第二 NMOS的柵極連接工作模式信號，源極連接接地電壓；第三NMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02，第三NMOS的源極連接第四NMOS的漏極、第五NMOS的源極和第六NMOS的漏極；第五NMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03 ;第六NMOS的源極通過第三電阻連接接地電壓，第六NMOS的柵極連接工作模式信號的反信號；第二PMOS的源極連接第一輸入電壓，第二 PMOS的柵極連接工作模式信號和第四PMOS的柵極，第二 PMOS的漏極連接第三PMOS的源極；第三PMOS的柵極連接反饋電壓；第四PMOS的源極連接第一輸入電壓，第四PMOS的漏極連接第五PMOS的源極；第五PMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點V03，第五PMOS的漏極連接第六PMOS的源極；第六PMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點V02 ;第七PMOS的源極連接第一輸入電壓，第七PMOS的柵極連接反相器的輸出端，第七PMOS的漏極連接輸出電壓。
13.根據(jù)權利要求12所述的最大電壓選擇電路，其特征在于，所述第一子選擇電路的工作模式信號為高電平時，第一電阻、第二電阻、第一 PM0S、第七PM0S、第一 NM0S、第二NM0S、第三NM0S、第四NM0S、第五NM0S、反相器構成使能模式電路。
14.根據(jù)權利要求13所述的最大電壓選擇電路，其特征在于，所述第一電阻、第二電阻、第一 PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NMOS構成比較器結構。
15.根據(jù)權利要求12所述的最大電壓選擇電路,其特征在于,在工作模式信號為低電平時，第三電阻、第二 PMOS、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第七PMOS、第三NM0S、第五NM0S、第六NM0S、反相器構成去使能模式電路。
16.根據(jù)權利要求15所述的最大電壓選擇電路，其特征在于，所述第三電阻、第二PMOS、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第三NMOS、第五NMOS、第六NMOS構成電力閂鎖結構。
17.根據(jù)權利要求12所述的最大電壓選擇電路，其特征在于，所述第一子選擇電路還包括第四電阻、第五電阻、第八PMOS和第九PMOS ;其中，所述第八PMOS的源極連接第一輸入電壓，第八PMOS的柵極通過第四電阻連接第二輸入電壓，第八PMOS的漏極連接第九PMOS的源極；第九PMOS的柵極通過第五電阻連接第三輸入電壓，第九PMOS的漏極為保護電壓輸出節(jié)點。
專利摘要本實用新型提供一種最大電壓選擇電路及子選擇電路，該最大電壓選擇電路包括外圍信號電路和N路輸入電壓的選擇電路，所述外圍信號電路向所述選擇電路提供工作模式信號和參考電壓；所述選擇電路中有N個子選擇電路，N路輸入電壓對應接入N個子選擇電路，各子選擇電路根據(jù)工作模式信號確定自身的工作模式，在所述工作模式下，當自身輸入電壓大于參考電壓時，設置自身的狀態(tài)為輸出使能狀態(tài)，設置除自身外的子選擇電路的狀態(tài)為輸出停止狀態(tài)，并通過PMOS將自身的輸入電壓作為最大電壓輸出；通過本實用新型的方案，可以提高輸出電壓的驅動能力，能夠在多路電壓間電壓差值較小或相等時，保證輸出電壓正常。
文檔編號H03K17/693GK202713256SQ20122031913
公開日2013年1月30日 申請日期2012年6月29日 優(yōu)先權日2012年6月29日
發(fā)明者黃雷 申請人:快捷半導體(蘇州)有限公司