用于進(jìn)行電平移位的裝置和具有該裝置的系統(tǒng)的制作方法
【專(zhuān)利摘要】本文說(shuō)明的是一種用于進(jìn)行電平移位的裝置和具有該裝置的系統(tǒng)，高壓電平移位器可以用于NMOS和PMOS橋，展現(xiàn)了比傳統(tǒng)電平移位器更高的對(duì)超頻的電壓容限，在其輸入驅(qū)動(dòng)器中具有減小的消弧電流，并且在其輸出驅(qū)動(dòng)器中沒(méi)有爭(zhēng)用。HVLS包括輸入驅(qū)動(dòng)器，該輸入驅(qū)動(dòng)器包括第一信號(hào)調(diào)節(jié)單元，所述輸入驅(qū)動(dòng)器運(yùn)行在第一電源電平上，用于調(diào)節(jié)輸入信號(hào)，作為所述第一信號(hào)調(diào)節(jié)單元中的第一信號(hào)；及電路，接收所述第一信號(hào)，并至少部分基于所述第一信號(hào)提供第二信號(hào)，將所述第二信號(hào)從所述第一電源電平電平移位到第二電源電平，其中第二電源電平高于第一電源電平。
【專(zhuān)利說(shuō)明】用于進(jìn)行電平移位的裝置和具有該裝置的系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型的實(shí)施例總體上涉及電平移位器領(lǐng)域。更具體地，本實(shí)用新型的實(shí)施例涉及一種用于對(duì)輸入信號(hào)進(jìn)行高壓電平移位的裝置、一種用于應(yīng)用所述裝置的系統(tǒng)，和一種用于高壓電平移位的方法。
[0002]【背景技術(shù)】
[0003]電平移位器電路可以使得不同電路部件能夠在不同電源電壓下運(yùn)行。在不同邏輯電壓范圍中運(yùn)行用于通過(guò)為特定電路部件提供特定電壓范圍，來(lái)增大設(shè)備可靠性、減小功耗，并降低過(guò)量的熱量產(chǎn)生。通過(guò)將特定部件限制在特定的運(yùn)行電壓，可以更容易地控制功耗和熱量產(chǎn)生，并可以增大設(shè)備可靠性。利用不同邏輯電壓也存在相當(dāng)大的問(wèn)題，因?yàn)橛糜谝粋€(gè)數(shù)字邏輯部件的數(shù)字高或低對(duì)于另一個(gè)數(shù)字邏輯部件可以具有不同的電壓值。因此，會(huì)難以甚至無(wú)法使具有不同電壓的部件一起運(yùn)行。電平移位器電路可以充當(dāng)在不同邏輯設(shè)備部件之間的接口(或者電壓變換器或轉(zhuǎn)換器)，用于將一個(gè)部件的電壓電平移位到第二個(gè)部件的適當(dāng)電平，以確保兩個(gè)部件的電壓電平之間的足夠的一致性。
[0004]傳統(tǒng)的高壓電平移位器遭受到由在它們將數(shù)字邏輯信號(hào)從一個(gè)電源電平轉(zhuǎn)變?yōu)榱硪粋€(gè)電源電平時(shí)的消弧電流(crowbar current)所造成的高功耗。傳統(tǒng)的高電壓電平移位器也不能從一個(gè)電源電平電平移位到一個(gè)或多個(gè)電源電平，以使得多個(gè)電源彼此去耦。
[0005]實(shí)用新型內(nèi)容
[0006]以下內(nèi)容介紹本實(shí)用新型的實(shí)施例的簡(jiǎn)要概述，以便提供對(duì)實(shí)施例的一些方面的基本理解。該概述不是對(duì)實(shí)施例的廣泛綜述。其并非旨在標(biāo)識(shí)實(shí)施例的關(guān)鍵或主要元素，也非旨在描寫(xiě)實(shí)施例的范圍。其唯一目的是以簡(jiǎn)要的形式介紹本發(fā)明的實(shí)施例的一些概念，作為對(duì)下面介紹的更詳細(xì)的描述的前序。在一個(gè)實(shí)施例中，一種用于進(jìn)行電平移位的裝置的特征是，該裝置包括:輸入驅(qū)動(dòng)器，包括第一信號(hào)調(diào)節(jié)單元，所述輸入驅(qū)動(dòng)器運(yùn)行在第一電源電平上，并用于存儲(chǔ)輸入信號(hào)，所述輸入信號(hào)作為所述第一信號(hào)調(diào)節(jié)單元中的第一信號(hào)；以及用于接收所述第一信號(hào)并至少部分基于所述第一信號(hào)提供第二信號(hào)的電路，所述第二信號(hào)被從所述第一電源電平電平移位到第二電源電平。
[0007]在一個(gè)實(shí)施例中，該裝置進(jìn)一步包括:輸出驅(qū)動(dòng)器，包括第二信號(hào)調(diào)節(jié)單元，所述輸出驅(qū)動(dòng)器用于接收所述第二信號(hào)，并用于將所述第二信號(hào)調(diào)節(jié)為第三信號(hào)，所述輸出驅(qū)動(dòng)器運(yùn)行在所述第二電源電平上，并用于驅(qū)動(dòng)出所述第三信號(hào)。在一個(gè)實(shí)施例中，所述第一信號(hào)調(diào)節(jié)單元包括置位-復(fù)位(SR)觸發(fā)器。在一個(gè)實(shí)施例中，所述第二信號(hào)調(diào)節(jié)單元包括置位-復(fù)位(SR)觸發(fā)器。
[0008]在一個(gè)實(shí)施例中，所述電路包括:共源共柵級(jí)；以及交叉耦合級(jí)，耦合到所述共源共柵級(jí)。在一個(gè)實(shí)施例中，所述交叉耦合級(jí)包括:第一P晶體管和第二P晶體管，具有耦合到具有所述第二電源電平的節(jié)點(diǎn)的相應(yīng)源極端子。在一個(gè)實(shí)施例中，所述交叉耦合級(jí)包括:第三P晶體管和第四P晶體管，分別并聯(lián)耦合到所述第一 P晶體管和所述第二 P晶體管，其中，所述第三P晶體管和所述第四P晶體管具有耦合到具有所述第二電源電平的節(jié)點(diǎn)的相應(yīng)柵極端子。[0009]在一個(gè)實(shí)施例中，所述第一 P晶體管和所述第二 P晶體管的所述漏極端子用于提供所述第二信號(hào)。在一個(gè)實(shí)施例中，所述第一P晶體管的柵極端子耦合到所述第二P晶體管的所述漏極端子。在一個(gè)實(shí)施例中，所述第二 P晶體管的柵極端子耦合到所述第一 P晶體管的所述漏極端子。在一個(gè)實(shí)施例中，所述共源共柵級(jí)包括:第五P晶體管，與所述第一P晶體管串聯(lián)耦合；第一 N晶體管，與所述第五P晶體管串聯(lián)耦合；以及第二 N晶體管，與所述第一 N晶體管串聯(lián)耦合。在一個(gè)實(shí)施例中，所述第五P晶體管的柵極端子耦合到具有第三電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第一 N晶體管的柵極端子耦合到具有第四電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第二 N晶體管的柵極端子耦合到具有所述第一電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第二 N晶體管的源極端子用于接收所述第一信號(hào)。
[0010]在一個(gè)實(shí)施例中，該裝置進(jìn)一步包括第一電容器，所述第一電容器耦合在所述第二 N晶體管的源極端子與所述第一 P晶體管的端子之間。在一個(gè)實(shí)施例中，具有所述第一電源電平和第三和第四電源電平的節(jié)點(diǎn)是分離的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述共源共柵級(jí)包括:第六P晶體管，與所述第二 P晶體管串聯(lián)耦合；第三N晶體管，與所述第六P晶體管串聯(lián)耦合；以及第四N晶體管，與所述第三N晶體管串聯(lián)耦合。
[0011]在一個(gè)實(shí)施例中，所述第六P晶體管的柵極端子耦合到具有第三電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第三N晶體管的柵極端子耦合到具有第四電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第四N晶體管的柵極端子耦合到具有所述第一電源電平的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，所述第四N晶體管的源極端子用于接收所述第一信號(hào)。在一個(gè)實(shí)施例中，該裝置進(jìn)一步包括耦合在所述第四N晶體管的源極端子與所述第二 P晶體管的漏極端子之間的第二電容器。在一個(gè)實(shí)施例中，所述輸入驅(qū)動(dòng)器可操作以產(chǎn)生所述第一輸入信號(hào)，作為所述電路的差分輸入信號(hào)，并且其中，所述輸出級(jí)可操作以提供所述輸出信號(hào)，作為差分輸出信號(hào)。
[0012]在一個(gè)實(shí)施例中，一種對(duì)輸入信號(hào)進(jìn)行電平移位的裝置的特征在于，該裝置包括:用于接收具有第一電源電平的所述輸入信號(hào)的模塊；用于將所述輸入信號(hào)調(diào)節(jié)為第一信號(hào)的模塊；用于驅(qū)動(dòng)所述第一信號(hào)，作為到電路的第一差分信號(hào)的模塊，所述電路用于對(duì)所述第一差分信號(hào)進(jìn)行電平移位；以及用于由所述電路將具有所述第一電源電平的所述第一差分信號(hào)電平移位到具有第二電源電平的第二信號(hào)的模塊。在一個(gè)實(shí)施例中，該裝置的進(jìn)一步特征是所述裝置包括:用于接收所述第二信號(hào)，作為第二差分信號(hào)的模塊；用于將所述第二差分信號(hào)調(diào)節(jié)為第三信號(hào)的模塊；以及用于驅(qū)動(dòng)所述第三信號(hào)，作為具有所述第二電源電平的第三差分信號(hào)的模塊。
[0013]在一個(gè)實(shí)施例中，一種具有用于進(jìn)行電平移位的裝置的系統(tǒng)，其特征是該系統(tǒng)包括:無(wú)線連接；以及處理器，可通信地耦合到所述無(wú)線連接，所述處理器包括電平移位器，所述電平移位器根據(jù)本文所討論的裝置。在一個(gè)實(shí)施例中，所述處理器位于電源單元的DC-DC轉(zhuǎn)換器中，并且其中，所述系統(tǒng)進(jìn)一步包括顯示單元。在一個(gè)實(shí)施例中，所述處理器包括聞壓驅(qū)動(dòng)器。
[0014]下面的描述和附圖詳細(xì)介紹了本發(fā)明的實(shí)施例的一些說(shuō)明性方面。然而，這些方面是指示本發(fā)明的實(shí)施例的原則被應(yīng)用的各種方式中的僅僅一些。本發(fā)明的實(shí)施例旨在以落入所述權(quán)利要求的廣泛范圍內(nèi)的替代、修改和變型的形式包含所有的等同形式。根據(jù)在結(jié)合附圖的情況下考慮的本發(fā)明的實(shí)施例的詳細(xì)描述，本發(fā)明的其他優(yōu)點(diǎn)和新穎特征將變得清楚。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]依據(jù)以下給出的詳細(xì)說(shuō)明和本實(shí)用新型的多個(gè)實(shí)施例的附圖將會(huì)更充分地理解本實(shí)用新型的實(shí)施例，但不應(yīng)將其理解為將本實(shí)用新型局限制于特定的實(shí)施例，而僅是用于解釋和理解。
[0016]圖1是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的高壓電平移位器的方框圖架構(gòu)。
[0017]圖2A是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的高壓電平移位器的輸入驅(qū)動(dòng)器的示意圖。
[0018]圖2B是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的高壓電平移位器的電平移位級(jí)的示意圖。
[0019]圖2C是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的高壓電平移位器的輸出級(jí)的示意圖。
[0020]圖3是示出根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的高壓電平移位器的多個(gè)運(yùn)行模式的表。
[0021]圖4是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的用于借助高壓電平移位器將數(shù)字信號(hào)從一個(gè)電源電平移位到兩個(gè)或更多個(gè)電源的方法流程圖。
[0022]圖5是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的包括處理器和具有高壓電平移位器的DC-DC轉(zhuǎn)換器的智能設(shè)備的系統(tǒng)級(jí)圖。
【具體實(shí)施方式】
[0023]本實(shí)用新型的實(shí)施例涉及一種用于對(duì)輸入信號(hào)進(jìn)行高壓電平移位的裝置、一種用于應(yīng)用所述裝置的系統(tǒng)、和一種用于高壓電平移位的方法。本文論述的實(shí)施例的技術(shù)效果有多個(gè)，包括可以用于NMOS和PMOS橋的魯棒電平移位器設(shè)計(jì)。本文所述的高壓電平移位器(HVLS)展現(xiàn)了比傳統(tǒng)電平移位器更高的對(duì)超頻的電壓容限，在其輸入驅(qū)動(dòng)器中具有減小的消弧電流，并且在其輸出驅(qū)動(dòng)器中沒(méi)有爭(zhēng)用。本文所述的HVLS還具有與HVLS的其它多個(gè)電源去耦的數(shù)字輸入電源。
[0024]在以下說(shuō)明中，論述了多個(gè)細(xì)節(jié)以提供對(duì)本實(shí)用新型的實(shí)施例的更為透徹的解釋。然而顯然，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，可以在無(wú)需這些特定細(xì)節(jié)的情況下實(shí)現(xiàn)本實(shí)用新型的實(shí)施例。在其它實(shí)例中，以方框圖形式而不是詳細(xì)地顯示了公知的結(jié)構(gòu)和設(shè)備，以避免使得本實(shí)用新型的實(shí)施例模糊不清。
[0025]注意，在實(shí)施例的相應(yīng)附圖中，以線來(lái)代表信號(hào)。一些線可以較粗，用以指示更多的組成信號(hào)通道，和/或可以在一個(gè)或多個(gè)端具有箭頭，用以指示主要的信息流向。這種指示并非旨在是限制性的。相反，這些線結(jié)合一個(gè)或多個(gè)示例性實(shí)施例使用，以便更容易地理解電路或邏輯單元。按設(shè)計(jì)需要或偏好所指定的任何所示信號(hào)可以實(shí)際包括一個(gè)或多個(gè)信號(hào)，其可以在任一方向上傳播，并可以以信號(hào)方案的任何適合的形式來(lái)實(shí)現(xiàn)。
[0026]在以下的說(shuō)明書(shū)和權(quán)利要求書(shū)中，可以使用術(shù)語(yǔ)“耦合的”及其派生詞。術(shù)語(yǔ)“耦合的”在本文中指代直接接觸的兩個(gè)或更多個(gè)元件(物理地，電氣地、磁性地、光學(xué)地等)。術(shù)語(yǔ)“耦合的”在本文中還指代彼此不直接接觸但仍彼此協(xié)作或相互作用的兩個(gè)或多個(gè)元件。
[0027]如本文所使用的，除非指明有所不同，用以描述公共對(duì)象的序數(shù)形容詞“第一”、“第二”和“第三”等僅僅表明指代相似對(duì)象的不同實(shí)例，而并非旨在暗示如此描述的對(duì)象必須在時(shí)間上、空間上、排序上或者以任何其它方式處于給定的順序中。
[0028]圖1是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的HVLS100的框圖級(jí)架構(gòu)。在一個(gè)實(shí)施例中，HVLS100包括輸入級(jí)101，其包括第一信號(hào)調(diào)節(jié)單元101a，用于存儲(chǔ)并調(diào)節(jié)輸入信號(hào)IN，作為第一信號(hào)調(diào)節(jié)單元IOla中的第一信號(hào)。術(shù)語(yǔ)“調(diào)節(jié)”在本文中通常指代使信號(hào)穩(wěn)定以減小交叉耦合的晶體管中的爭(zhēng)用和/或用于存儲(chǔ)信號(hào)和/或用于將信號(hào)從差分信號(hào)轉(zhuǎn)換為單端信號(hào)。
[0029]在這個(gè)實(shí)施例中，輸入驅(qū)動(dòng)器101運(yùn)行在第一電源電平110上。根據(jù)本實(shí)用新型的一個(gè)實(shí)施例，第一信號(hào)調(diào)節(jié)單元IOla減小了輸入級(jí)中的消弧電流。在一個(gè)實(shí)施例中，輸入級(jí)101的輸出是差分輸出XO和XOb。在一個(gè)實(shí)施例中，通過(guò)將XO或XOb節(jié)點(diǎn)中的一個(gè)拉到地電位來(lái)改變本文所述的電平移位級(jí)102的交叉耦合PMOS對(duì)中的邏輯狀態(tài)。在一個(gè)實(shí)施例中，第一信號(hào)調(diào)節(jié)單元IOla通過(guò)在轉(zhuǎn)換過(guò)程中的短時(shí)間段內(nèi)升高電壓XO和XOb來(lái)減小電平移位級(jí)102的交叉耦合PMOS對(duì)中的爭(zhēng)用。在一個(gè)實(shí)施例中，輸入級(jí)101產(chǎn)生單端輸出，其由電平移位級(jí)102接收，其中，電平移位級(jí)102中的電容器充當(dāng)升壓電容器(Cl和C2)，以補(bǔ)償電平移位級(jí)102的交叉耦合PMOS對(duì)中的任何爭(zhēng)用。
[0030]在一個(gè)實(shí)施例中，HVLS100包括用于電平移位的電路102，本文中也稱為電平移位級(jí)，其耦合到輸入級(jí)101，并可操作以接收第一信號(hào)(X0和XOb)并至少部分基于第一信號(hào)(X0和XOb)提供第二信號(hào)(X3和X3b)，將第二信號(hào)(X3和X3b)從第一電源電平110電平移位到第二電源電平120，其中，第二電源電平120高于第一電源電平110。在一個(gè)實(shí)施例中，第二信號(hào)是差分信號(hào)X3和X3b。在其他實(shí)施例中，第二信號(hào)是單端信號(hào)。
[0031]在本文所述的實(shí)施例中，電平移位級(jí)102包括耦合到共源共柵級(jí)102b的交叉耦合級(jí)102a，本文中參考圖2B來(lái)論述它們。回來(lái)參考圖1，電平移位級(jí)102可操作以接收第一電源電平110、第二電源電平120、第三電源電平130和第四電源電平140。在本文所述的實(shí)施例中，可互換地使用術(shù)語(yǔ)“電源”和“電源電平”。
[0032]在一個(gè)實(shí)施例中，第一電源電平110、第二電源電平120、第三電源電平130和第四電源電平140都具有不同的電源電平。在一個(gè)實(shí)施例中，第一電源電平110是IV，第二電源電平120是0.9V到2.0V,第三電源電平130是-0.1V到0.9V，第四電源電平140是0.9到1.0V。在其他實(shí)施例中，其他范圍的電壓電平可以用于電源110、120、130和140。
[0033]在一個(gè)實(shí)施例中，第一信號(hào)(X0和XOb)工作在第一電源110上。術(shù)語(yǔ)“工作在電源上的信號(hào)”或“具有電源”通常指代具有對(duì)應(yīng)于它在其上工作的電源的邏輯高或邏輯低電平的信號(hào)。例如，工作在IV的第一電源110上的第一信號(hào)意思是第一信號(hào)具有等于IV的邏輯高電平。
[0034]在一個(gè)實(shí)施例中，HVLS100進(jìn)一步包括輸出驅(qū)動(dòng)器103，其包括第二信號(hào)調(diào)節(jié)單元103a，輸出驅(qū)動(dòng)器103接收第二信號(hào)(X3和X3b)，并用于存儲(chǔ)和/或?qū)⒌诙盘?hào)(X3和X3b)調(diào)節(jié)為第三信號(hào)(OUT和OUTb)，輸出驅(qū)動(dòng)器工作在第二電源電平上，且用于驅(qū)動(dòng)出第三信號(hào)(OUT和OUTb)。在一個(gè)實(shí)施例中，第一、第三和第四電源從第二電源去率禹。
[0035]輸入級(jí)101、電平移位級(jí)102和輸出級(jí)103包括一個(gè)或多個(gè)晶體管。對(duì)本申請(qǐng)來(lái)說(shuō)，本申請(qǐng)中描述的晶體管可以是金屬氧化物半導(dǎo)體(MOS)晶體管，其包括邏輯、源極和柵極端子。然而，本領(lǐng)域技術(shù)人員會(huì)意識(shí)到，也可以使用其他晶體管，而不會(huì)脫離本實(shí)用新型的范圍。
[0036]圖2A是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的HVLS100的輸入驅(qū)動(dòng)器(級(jí))200/101的示意圖。參考圖1來(lái)說(shuō)明圖2A。在一個(gè)實(shí)施例中，第一信號(hào)調(diào)節(jié)單元IOla包括RS鎖存器，其包括一對(duì)交叉耦合NOR邏輯門(mén)202和203，及反相緩沖器級(jí)204和205，在此，RS鎖存器的“S”和“R”代表置位和復(fù)位。交叉耦合NOR邏輯門(mén)接收輸入信號(hào)IN及由反相器201反相的其反相形式，并從交替的NOR門(mén)輸出信號(hào)，BP,NOR門(mén)202的輸出輸入到NOR門(mén)203，NOR門(mén)203的輸出輸入到NOR門(mén)202。在其他實(shí)施例中，可以在不改變本實(shí)用新型的實(shí)施例的范圍的情況下使用其他形式的鎖存器。在一個(gè)實(shí)施例中，第一信號(hào)調(diào)節(jié)單元IOla產(chǎn)生差分信號(hào)XO和XOb，其工作在第一電源110上。第一信號(hào)調(diào)節(jié)單元IOla還減小輸入級(jí)中的消弧電流，因?yàn)樗芯w管都完全導(dǎo)通或截止。輸出XO和XOb具有軌到軌電壓擺幅。
[0037]在一個(gè)實(shí)施例中，輸入級(jí)200/101允許電平移位級(jí)102中的通斷(make or break)操作，即，輸入級(jí)200/101幫助消除電平移位級(jí)102的交叉耦合級(jí)102a (見(jiàn)圖1)中的晶體管之間的爭(zhēng)用。通過(guò)消除爭(zhēng)用，減小了 HVLS的總體傳播延遲和功率耗散。
[0038]圖2B是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的HVLS100的電平移位級(jí)210/102的示意圖。在一個(gè)實(shí)施例中，交叉耦合級(jí)包括第一 P型MOS晶體管MPl，其交叉耦合到第二 P型MOS晶體管MP2。在這個(gè)實(shí)施例中，MPl的柵極耦合到MP2的漏極端子，同時(shí)MP2的柵極端子耦合到MPl的漏極端子，在此，MPl和MP2的漏極端子形成差分輸出X3和X3b。在這個(gè)實(shí)施例中，MPl和MP2的源極端子耦合到第二電源120。
[0039]在一個(gè)實(shí)施例中，電平移位級(jí)210/102包括p型MOS晶體管MP3，其與MPl并聯(lián)設(shè)置，以使得MP3的柵極端子耦合到第二電源120。在一個(gè)實(shí)施例中，P型MOS晶體管MP4與MP2并聯(lián)設(shè)置，以使得MP4的柵極端子耦合到第二電源120。在一個(gè)實(shí)施例中，MP3和MP4可以去除，并以電流源來(lái)代替。在一個(gè)實(shí)施例中，可以去除MP3和MP4。在一個(gè)實(shí)施例中，MP3和MP4將漏電流提供到節(jié)點(diǎn)X3和X3b中，以避免這些節(jié)點(diǎn)上的電壓下降到低于負(fù)輸出供給(PM0S共源共柵器件的柵極電壓)。晶體管MP3和MP4的尺寸調(diào)整(W/L)可以用于克服PMOS共源共柵器件的泄漏。在這個(gè)實(shí)施例中，避免了交叉耦合PMOS對(duì)中Vgs的過(guò)載(overstress)。在這個(gè)實(shí)施例中，晶體管MP3和MP4加速了節(jié)點(diǎn)X3和X3b上的信號(hào)的上升轉(zhuǎn)換。在一個(gè)實(shí)施例中，從設(shè)計(jì)中去除了晶體管MP3和MP4。
[0040]在一個(gè)實(shí)施例中，共源共柵級(jí)102b將第一級(jí)101的輸出(X0和XOb)耦合到電平移位級(jí)102的輸出X3和X3b。在一個(gè)實(shí)施例中，共源共柵級(jí)102b包括相互串聯(lián)耦合的晶體管的兩個(gè)堆疊，以使得晶體管的一個(gè)堆疊耦合到MPl的漏極，晶體管的另一個(gè)堆疊耦合到MP2的漏極。
[0041]在一個(gè)實(shí)施例中，共源共柵級(jí)102b中的第一個(gè)堆疊包括第五P型MOS晶體管MP5，其與第一 η型MOS晶體管麗I串聯(lián)耦合，麗I耦合到第二 η型MOS晶體管麗2，如圖2Β所示。在一個(gè)實(shí)施例中，共源共柵級(jí)102b中的第二個(gè)堆疊包括第六P型MOS晶體管MP6，其與第三η型MOS晶體管麗3串聯(lián)耦合，麗3耦合到第四η型MOS晶體管ΜΝ4，如圖2Β所示。在這個(gè)實(shí)施例中，麗2和ΜΝ4的源極端子耦合到輸入級(jí)101的輸出(Χ0和XOb)。在一個(gè)實(shí)施例中，MP5和MP6的柵極端子耦合到第三電源130。在一個(gè)實(shí)施例中，麗I和麗3的柵極端子耦合到第四電源140。在一個(gè)實(shí)施例中，麗2和MN4的柵極端子耦合到第一電源110。
[0042]在一個(gè)實(shí)施例中，電平移位級(jí)102包括電容器Cl和C2。在一個(gè)實(shí)施例中，Cl耦合在共源共柵級(jí)102b的第一堆疊的末端之間，同時(shí)C2耦合在共源共柵級(jí)102b的第二堆疊的末端之間。在一個(gè)實(shí)施例中，Cl耦合在MN2的源極端子與MPl的漏極端子之間。在一個(gè)實(shí)施例中，Cl耦合在MN4的源極端子與MP2的漏極端子之間。在一個(gè)實(shí)施例中，可以調(diào)整電容器Cl和C2的尺寸，以使得它們的電容量近似相等。例如，電容器Cl和C2的范圍可以在約20毫微微法(fF)到約100毫微微法(fF)之間。在一些實(shí)施例中，可以將Cl和C2的尺寸調(diào)整為大于在晶體管MPl和MP2的漏極與地連接之間的寄生電容量。在一個(gè)實(shí)施例中，電容器Cl和C2可以使得電平移位級(jí)102能夠執(zhí)行快速電平移位操作，此外還消除了與晶體管MPl和MP2相關(guān)的潛在爭(zhēng)用問(wèn)題。在一個(gè)實(shí)施例中，在輸入信號(hào)XO和XOb轉(zhuǎn)換時(shí)，電容器Cl和C2通過(guò)限制與晶體管MPl和MP2相關(guān)的爭(zhēng)用電流流動(dòng)，可以使得輸出OUT和OUTb能夠更快地轉(zhuǎn)換。
[0043]如本文提及的，在一個(gè)實(shí)施例中，輸入級(jí)200/101幫助消除在電平移位級(jí)102的MPl與MP2之間的爭(zhēng)用。通過(guò)消除爭(zhēng)用，減小了 HVLS100的總體傳播延遲和功率耗散。
[0044]圖2C是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的HVLS100的輸出級(jí)220/103的示意圖。在一個(gè)實(shí)施例中，第二信號(hào)調(diào)節(jié)單元103a包括RS鎖存器，該RS鎖存器包括一對(duì)交叉耦合NOR邏輯門(mén)221和222，及緩沖器級(jí)223和224。在一個(gè)實(shí)施例中，RS鎖存器改善了信號(hào)的差分一單端轉(zhuǎn)換。在其它實(shí)施例中，可以在不改變本實(shí)用新型的實(shí)施例的范圍的情況下使用其它信號(hào)調(diào)節(jié)單元。交叉耦合NOR邏輯門(mén)221和222接收電平移位級(jí)101的輸出X3和X3b。在一個(gè)實(shí)施例中，NOR門(mén)221的輸出是到NOR門(mén)222的輸入，NOR門(mén)222的輸出是到NOR門(mén)221的輸入。在一個(gè)實(shí)施例中，第二信號(hào)調(diào)節(jié)單元103a產(chǎn)生差分輸出信號(hào)OUT和OUTb，它們工作在第二電源120上。輸出信號(hào)OUT和OUTb具有對(duì)應(yīng)于第二電源120和第三電源130的軌到軌電壓擺幅。在本文所述的實(shí)施例中，第三電源130小于第二電源120。
[0045]在一個(gè)實(shí)施例中，當(dāng)?shù)捷斎爰?jí)101的輸入信號(hào)IN是邏輯高時(shí)，即IN=I時(shí)，輸入級(jí)101的輸出XO和XOb分別是邏輯高和低。XO和XOb的邏輯高和低電平將MPl的漏極端子上的電壓電平，即X3，拉到第二電源120。在一個(gè)實(shí)施例中，輸出級(jí)103存儲(chǔ)/合并/調(diào)節(jié)X3和X3b的電壓電平，并提供電平移位的互補(bǔ)輸出OUT和OUTb。節(jié)點(diǎn)X2和X2b在第二電源120與地之間擺動(dòng)。在本文所述的實(shí)施例中，晶體管的Vgs或Vds在任何給定時(shí)間都不會(huì)超過(guò)晶體管的應(yīng)力電壓限度。在一個(gè)實(shí)施例中，一些器件的漏一體電壓可以達(dá)到第二電源 120。
[0046]在一個(gè)實(shí)施例中，MP3和MP4 —直截止，即泄漏PMOS器件，以幫助避免節(jié)點(diǎn)X3和X3b上的電壓電平在工作期間下降到低于特定電平。在這個(gè)實(shí)施例中，MP2和MP4避免MPl和MP2的Vgs和Vds電平超過(guò)這些晶體管的應(yīng)力電壓限度，并改善HVLS100的總體可靠性。
[0047]圖3是顯示根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的HVLS100的多個(gè)運(yùn)行模式的表300。如本文實(shí)施例中所述的，第一、第二、第三和第四電源(110、120、130和140)相互間去耦。去耦的電源允許HVLS100運(yùn)行在由表300的最左欄所指示的至少兩個(gè)不同模式中。
[0048]第一運(yùn)行模式(表300的第二行)是高壓應(yīng)用模式，其允許HVLS100對(duì)輸入信號(hào)IN的邏輯高和邏輯低電平二者進(jìn)行電平移位。在一個(gè)實(shí)施例中，通過(guò)將第一電源110設(shè)定為輸入信號(hào)IN的邏輯高電平，將第二電源120設(shè)定為輸出信號(hào)OUT和OUTB的邏輯高電平，將第三電源130設(shè)定為輸出信號(hào)OUT和OUTB的邏輯低電平，將第四電源140設(shè)定為低于第二電源120的電源電平，HVLS100可以運(yùn)行在第一運(yùn)行模式中。例如，將第四電源140設(shè)定為第二電源120的一半。
[0049]第二運(yùn)行模式(表300的第三行)是低壓應(yīng)用模式，其允許HVLS100作為普通電平移位器運(yùn)行，所述普通電平移位器將輸入信號(hào)IN的邏輯高電平電平移位到用于輸出信號(hào)OUT和OUTb的另一個(gè)邏輯高電平。在一個(gè)實(shí)施例中，通過(guò)將第一電源110設(shè)定為輸入信號(hào)IN的邏輯高電平，將第二電源120設(shè)定為輸出信號(hào)OUT和OUTB的邏輯高電平，將第三電源130設(shè)定為連接到代表輸出信號(hào)OUT和OUTb的邏輯低電平的地電位，將第四電源140設(shè)定為與第二電源120相同的電源電平，HVLS100可以運(yùn)行在第二運(yùn)行模式中。
[0050]圖4是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的，用于借助HVLS100將數(shù)字信號(hào)從一個(gè)電源電平移位到兩個(gè)或更多個(gè)電源的方法流程圖400。盡管以特定順序示出了流程圖400中的塊，但可以修改操作的順序。因此，可以以不同順序執(zhí)行所例示的實(shí)施例，且可以并行執(zhí)行一些操作和/或塊。另外，在使用HVLS100將輸入信號(hào)從一個(gè)電源電平電平移位到另一個(gè)電源電平的多個(gè)實(shí)施例中可以省略一個(gè)或多個(gè)操作/塊。參考圖1一 3的實(shí)施例來(lái)例示圖4的流程圖。
[0051]在塊401處，輸入級(jí)101接收工作在第一電源110的輸入信號(hào)IN。如本文所述的，工作在電源上的信號(hào)指代該信號(hào)的邏輯高或低電平。在這個(gè)實(shí)例中，輸入信號(hào)IN具有對(duì)應(yīng)于第一電源110的邏輯高電平。在塊402處,輸入級(jí)101存儲(chǔ)輸入信號(hào)IN作為第一信號(hào)。在這個(gè)實(shí)施例中，由運(yùn)行在第一電源110上的信號(hào)調(diào)節(jié)單元IOla存儲(chǔ)輸入信號(hào)IN。在塊403處,輸入級(jí)101將作為第一差分信號(hào)(X0和XOb)的第一信號(hào)驅(qū)動(dòng)到電平移位級(jí)102,該電平移位級(jí)102用于對(duì)第一差分信號(hào)(X0和XOb)進(jìn)行電平移位。
[0052]在塊404處，電平移位級(jí)102將工作在第一電源110上的第一差分信號(hào)(X0和XOb)電平移位到工作在或具有第二電源120的第二信號(hào)(X3和X3b)，其中，第二電源電平120高于第一電源電平110。
[0053]該方法進(jìn)一步包括:由輸出級(jí)103接收第二信號(hào)作為第二差分信號(hào)(X3和X3b);由第二信號(hào)調(diào)節(jié)單元103a存儲(chǔ)第二差分信號(hào)(X3和X3b)作為第三信號(hào)；及由輸出級(jí)102的緩沖器驅(qū)動(dòng)第三信號(hào)作為工作在或具有第二電源電平120的第三差分信號(hào)(OUT和OUTb)。
[0054]在一個(gè)實(shí)施例中，由電平移位級(jí)102將第一差分信號(hào)(X0和XOb)從第一電源110電平移位到第二電源120的方法包括:以第一和第二 P晶體管MPl和MP2相應(yīng)的源極端子耦合到具有第二電源電平120的節(jié)點(diǎn)；分別將第三和第四P晶體管MP3和MP4并聯(lián)耦合到MPl和MP2 ;及將MP3和MP4相應(yīng)的柵極端子耦合到具有第二電源電平120的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，該方法進(jìn)一步包括經(jīng)由MPl和MP2的漏極端子輸出第二信號(hào)；將第五P晶體管MP5與MPl串聯(lián)耦合；將第一 N晶體管麗I與MP5串聯(lián)耦合；及將第二 N晶體管麗2與麗I串聯(lián)耦合。
[0055]在一個(gè)實(shí)施例中，由電平移位級(jí)102將第一差分信號(hào)(X0和XOb)從第一電源110電平移位到第二電源120的方法進(jìn)一步包括:將MP5的柵極端子耦合到具有第三電源電平130的節(jié)點(diǎn)；將麗I的柵極端子耦合到具有第四電源電平140的節(jié)點(diǎn)；及將麗2的柵極端子耦合到具有第一電源電平Iio的節(jié)點(diǎn)。在一個(gè)實(shí)施例中，該方法進(jìn)一步包括在麗2的源極端子接收第一差分信號(hào)(X0和XOb)中的一個(gè)；及在MN2的源極端子與MPl的漏極端子之間耦合第一電容器Cl。在一個(gè)實(shí)施例中，該方法進(jìn)一步包括:在MN4的源極端子處接收第一差分信號(hào)(X0和XOb)中的一個(gè)；及在MN4的源極端子與MP2的漏極端子之間耦合第二電容器C2。
[0056]在一個(gè)實(shí)施例中，該方法進(jìn)一步包括啟用第一運(yùn)行模式(表300的第二行)，也稱為高壓應(yīng)用模式，包括:將超過(guò)P晶體管可靠性電壓限度的電壓電平指定為第二電源電平120 ;及將第二電壓供電電平120的一半分別指定為第四和第三電壓供電電平140和130。
[0057]在一個(gè)實(shí)施例中，該方法進(jìn)一步包括啟用第二運(yùn)行模式(表300的第三行)，也稱為低壓應(yīng)用模式，包括:將超過(guò)P晶體管可靠性電壓限度的電壓電平指定為第二電源電平120 ;將第二電源電平120指定為第四電源電平140 ;及將地供電電平指定為第三電壓供電電平130。
[0058]圖5是根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的包括處理器和具有HVLS100的DC-DC轉(zhuǎn)換器的智能設(shè)備的系統(tǒng)級(jí)示圖600。圖5還示出了在其中可以使用平面接口連接器的移動(dòng)設(shè)備的實(shí)施例的方框圖。計(jì)算設(shè)備600代表移動(dòng)計(jì)算設(shè)備，例如計(jì)算平板電腦、移動(dòng)電話或智能電話、有無(wú)線功能的電子閱讀器或者其它無(wú)線移動(dòng)設(shè)備。應(yīng)該理解，總體上示出了某些部件，在設(shè)備600中沒(méi)有示出這個(gè)設(shè)備的全部部件。
[0059]設(shè)備600包括處理器610和DC-DC轉(zhuǎn)換器690。在一個(gè)實(shí)施例中，處理器610和/或DC-DC轉(zhuǎn)換器690包括參考圖1 一 4所述的HVLS100。在一個(gè)實(shí)施例中，DC-DC轉(zhuǎn)換器690可操作以借助HVLS100將輸入DC電壓轉(zhuǎn)換或移位到輸出DC電壓。在本實(shí)用新型的其它系統(tǒng)實(shí)施例中，多于一個(gè)部件可以包括HVLS100。例如，系統(tǒng)600可以包括660中的閃速存儲(chǔ)器，閃速存儲(chǔ)器可以具有HVLS100，以接收數(shù)據(jù)信號(hào)，并將數(shù)據(jù)信號(hào)移位，以使得閃速存儲(chǔ)器可以在一個(gè)或多個(gè)正確的數(shù)據(jù)電壓范圍中接收并傳送數(shù)據(jù)。在可替換實(shí)施例中，可以為系統(tǒng)600的數(shù)據(jù)總線配備確保其在一個(gè)或多個(gè)正確的數(shù)據(jù)電壓范圍中傳送和接收數(shù)據(jù)的根據(jù)本實(shí)用新型的多個(gè)實(shí)施例的至少一個(gè)HVLS100。本實(shí)用新型的其它實(shí)施例可以用于管芯上或管芯下(off-die)的DC-DC轉(zhuǎn)換器，例如，DC-DC轉(zhuǎn)換器690，或者非易失性(閃速)存儲(chǔ)器編程電路中的高壓驅(qū)動(dòng)器。本實(shí)用新型的多個(gè)實(shí)施例還可以包括諸如無(wú)線接口的670中的網(wǎng)絡(luò)接口，以便可以在諸如手機(jī)或個(gè)人數(shù)字助理之類(lèi)的無(wú)線設(shè)備中包含系統(tǒng)實(shí)施例。
[0060]回來(lái)參考圖5,處理器610可以包括一個(gè)或多個(gè)物理設(shè)備,例如,微處理器、應(yīng)用處理器、微控制器、可編程邏輯器件或其它處理模塊。由處理器610執(zhí)行的處理操作包括操作平臺(tái)或操作系統(tǒng)的執(zhí)行，在操作平臺(tái)或操作系統(tǒng)上執(zhí)行應(yīng)用和/或設(shè)備功能。處理操作包括與用戶的或與其它設(shè)備的與I/O (輸入/輸出)有關(guān)的操作，與功率管理有關(guān)的操作，和/或與將設(shè)備600連接到另一個(gè)設(shè)備有關(guān)的操作。處理操作還可以包括與音頻I/O和/或顯示I/O有關(guān)的操作。
[0061]在一個(gè)實(shí)施例中，設(shè)備600包括音頻子系統(tǒng)620，其代表與向計(jì)算設(shè)備提供音頻功能相關(guān)的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅(qū)動(dòng)器、編解碼器)部件。音頻功能可以包括揚(yáng)聲器和/或耳機(jī)輸出，以及話筒輸入。用于這種功能的設(shè)備可以集成到設(shè)備600中，或者連接到設(shè)備600。在一個(gè)實(shí)施例中，用戶通過(guò)提供由處理器610接收并處理的音頻命令來(lái)與設(shè)備600交互作用。
[0062]顯示子系統(tǒng)630代表為用戶提供可視和/或觸感顯示以便與計(jì)算設(shè)備交互作用的硬件(例如，顯示設(shè)備)和軟件(例如，驅(qū)動(dòng)器)部件。顯示子系統(tǒng)630包括顯示接口 632，其包括特定屏幕或硬件設(shè)備，用于向用戶提供顯示。在一個(gè)實(shí)施例中，顯示接口 632包括與處理器610分離的邏輯，用以執(zhí)行與顯示有關(guān)的至少一些處理。在一個(gè)實(shí)施例中，顯示子系統(tǒng)630包括觸摸屏(或者觸控面板)設(shè)備，其向用戶提供輸出和輸入。
[0063]I/O控制器640代表與同用戶的交互作用有關(guān)的硬件設(shè)備和軟件部件。I/O控制器640可操作以管理是音頻子系統(tǒng)620和/或顯示子系統(tǒng)630的一部分的硬件。另外，I/O控制器640示出了用于連接到設(shè)備600的額外設(shè)備的連接點(diǎn)，通過(guò)其用戶可以與系統(tǒng)交互作用。例如，可以附接到設(shè)備600的設(shè)備可以包括話筒設(shè)備、揚(yáng)聲器或立體聲系統(tǒng)、視頻系統(tǒng)或其他顯示設(shè)備、鍵盤(pán)或輔助鍵盤(pán)設(shè)備、或者諸如讀卡器或其他設(shè)備的用于特定應(yīng)用的其他I/O設(shè)備。
[0064]如上所述，I/O控制器640可以與音頻子系統(tǒng)620和/或顯不子系統(tǒng)630交互作用。例如，通過(guò)話筒或其他音頻設(shè)備的輸入可以為設(shè)備600的一個(gè)或多個(gè)應(yīng)用或功能提供輸入或命令。另外，可以提供音頻輸出以代替顯示輸出或者作為其補(bǔ)充。在另一個(gè)實(shí)例中，如果顯示子系統(tǒng)包括觸摸屏，顯示設(shè)備還充當(dāng)輸入設(shè)備，其至少可以部分地由I/O控制器640管理。設(shè)備600上還可以有另外的按鈕或開(kāi)關(guān)，以提供由I/O控制器640管理的I/O功倉(cāng)泛。
[0065]在一個(gè)實(shí)施例中，I/O控制器640管理諸如加速度計(jì)、照相機(jī)、光傳感器或其他環(huán)境傳感器、或可以包括在設(shè)備600中的其他硬件之類(lèi)的設(shè)備。輸入可以是直接用戶交互作用的一部分，以及向系統(tǒng)提供環(huán)境輸入以影響其運(yùn)行(例如，濾除噪聲、調(diào)整用于亮度檢測(cè)的顯示、將閃存應(yīng)用于照相機(jī)或者其他特征)。
[0066]在一個(gè)實(shí)施例中，設(shè)備600包括功率管理650,其管理電池功率使用、電池的充電、以及與節(jié)電操作有關(guān)的特征。存儲(chǔ)器子系統(tǒng)660包括存儲(chǔ)器設(shè)備，用于在設(shè)備600中存儲(chǔ)信息。存儲(chǔ)器可以包括非易失性(若存儲(chǔ)器設(shè)備斷電不改變狀態(tài))和/或易失性(若存儲(chǔ)器設(shè)備斷電則狀態(tài)不定)存儲(chǔ)器設(shè)備。存儲(chǔ)器660可以存儲(chǔ)應(yīng)用數(shù)據(jù)、用戶數(shù)據(jù)、音樂(lè)、相片、文檔或其他數(shù)據(jù)，以及與系統(tǒng)600的應(yīng)用和功能的執(zhí)行有關(guān)的系統(tǒng)數(shù)據(jù)(長(zhǎng)期的或者臨時(shí)的)。
[0067]還作為用于存儲(chǔ)計(jì)算機(jī)可執(zhí)行指令(例如，用以實(shí)現(xiàn)圖4的流程圖及本文所述的任何其他過(guò)程的指令)的機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器660)提供了實(shí)施例的要素。機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器660)可以包括但不限于，閃速存儲(chǔ)器、光盤(pán)、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、或者適合于存儲(chǔ)電子或計(jì)算機(jī)可執(zhí)行指令的其它類(lèi)型的機(jī)器可讀介質(zhì)。例如，本實(shí)用新型的實(shí)施例可以作為計(jì)算機(jī)程序(例如，BIOS)來(lái)下載，其可以通過(guò)數(shù)據(jù)信號(hào)經(jīng)由通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)傳送到請(qǐng)求計(jì)算機(jī)(例如，客戶機(jī))。
[0068]連接670包括硬件設(shè)備(例如，無(wú)線和/或有線連接器和通信硬件)和軟件部件(例如，驅(qū)動(dòng)器、協(xié)議堆棧)，以使得設(shè)備600能夠與外部設(shè)備通信。設(shè)備可以是諸如其它計(jì)算設(shè)備、無(wú)線接入點(diǎn)或基站之類(lèi)的分離的設(shè)備，以及諸如耳機(jī)、打印機(jī)或其它設(shè)備之類(lèi)的外圍設(shè)備。
[0069]連接670可以包括多個(gè)不同類(lèi)型的連接。出于概括，以蜂窩連接672和無(wú)線連接674例示了設(shè)備600。蜂窩連接672總體上指代由無(wú)線載波提供的蜂窩網(wǎng)絡(luò)連接，例如，經(jīng)由GSM (全球移動(dòng)通信系統(tǒng))或其變體或衍生體、CDMA (碼分多址)或其變體或衍生體、TDM(時(shí)分復(fù)用)或其變體或衍生體、或者其它蜂窩服務(wù)標(biāo)準(zhǔn)提供的蜂窩網(wǎng)絡(luò)連接。無(wú)線連接674指代非蜂窩的無(wú)線連接，可以包括個(gè)人局域網(wǎng)(例如，藍(lán)牙、近場(chǎng)通信等)、局域網(wǎng)(例如，W1-Fi)和/或廣域網(wǎng)(例如，WiMAX)，或者其它無(wú)線通信。
[0070]外設(shè)連接680包括硬件接口和連接器，以及軟件部件(例如，驅(qū)動(dòng)器、協(xié)議棧)，以構(gòu)成外設(shè)連接。應(yīng)該理解，設(shè)備600可以是到其它計(jì)算設(shè)備的外圍設(shè)備(682的“到”)，也可以具有連接到其的外圍設(shè)備(684的“來(lái)自”)。設(shè)備600通常具有“對(duì)接”連接器，用以連接到其它計(jì)算設(shè)備，用于例如管理(例如，下載和/或上傳、改變、同步)設(shè)備600上的內(nèi)容。另夕卜，對(duì)接連接器可以允許設(shè)備600連接到特定外圍設(shè)備，其允許設(shè)備600控制例如到視聽(tīng)或其它系統(tǒng)的內(nèi)容輸出。
[0071]除了私有的對(duì)接連接器或其它私有連接硬件以外，設(shè)備600可以借助基于標(biāo)準(zhǔn)或公共的連接器實(shí)現(xiàn)外圍連接680。公共類(lèi)型可以包括通用串行總線(USB)連接器(其可以包括任意數(shù)量的不同硬件接口)、包括小型顯示端口(MDP)的顯示端口、高清晰度多媒體接口(HDMI)、火線接口或其它類(lèi)型。
[0072]說(shuō)明書(shū)中提及“實(shí)施例”、“一個(gè)實(shí)施例”、“一些實(shí)施例”或“其他實(shí)施例”的意思是結(jié)合實(shí)施例說(shuō)明的特定特征、結(jié)構(gòu)或特性包括在至少一些實(shí)施例中，但不必包括在全部實(shí)施例中?！皩?shí)施例”、“一個(gè)實(shí)施例”或“一些實(shí)施例”的多個(gè)出現(xiàn)不必全部指代相同的實(shí)施例。如果說(shuō)明書(shū)表述部件、特征、結(jié)構(gòu)、或特性“可以”、“或許”或“能夠”被包括，那么該特定部件、特征、結(jié)構(gòu)或特性不是必須被包括的。如果說(shuō)明書(shū)或權(quán)利要求提及“一”或“一個(gè)”要素，其并非意味著僅存在一個(gè)要素。如果說(shuō)明書(shū)或權(quán)利要求提及“另外的”要素，其并不排除存在多于一個(gè)所述另外的要素。
[0073]盡管結(jié)合其特定實(shí)施例說(shuō)明了本實(shí)用新型，但依據(jù)前述的說(shuō)明，這些實(shí)施例的許多替換、修改和變化對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。本實(shí)用新型的實(shí)施例旨在包含落入所附權(quán)利要求書(shū)的寬泛范圍內(nèi)的所有這些替換、修改和變化。
[0074]提供了摘要，其允許讀者確定本技術(shù)公開(kāi)內(nèi)容的性質(zhì)和要點(diǎn)?；谡⒎怯糜谙拗茩?quán)利要求的范圍或含義的理解而提交了摘要。以下的權(quán)利要求由此包含在【具體實(shí)施方式】部分中，每一個(gè)權(quán)利要求都獨(dú)立作為單獨(dú)的實(shí)施例。
【權(quán)利要求】
1.一種用于進(jìn)行電平移位的裝置，其特征在于，所述裝置包括: 輸入驅(qū)動(dòng)器，包括第一信號(hào)調(diào)節(jié)單元，所述輸入驅(qū)動(dòng)器運(yùn)行在第一電源電平上，并用于存儲(chǔ)輸入信號(hào)，所述輸入信號(hào)作為所述第一信號(hào)調(diào)節(jié)單元中的第一信號(hào)；以及 用于接收所述第一信號(hào)并至少部分基于所述第一信號(hào)提供第二信號(hào)的電路，所述第二信號(hào)被從所述第一電源電平電平移位到第二電源電平。
2.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括: 輸出驅(qū)動(dòng)器，包括第二信號(hào)調(diào)節(jié)單元，所述輸出驅(qū)動(dòng)器用于接收所述第二信號(hào)，并用于將所述第二信號(hào)調(diào)節(jié)為第三信號(hào)，所述輸出驅(qū)動(dòng)器運(yùn)行在所述第二電源電平上，并用于驅(qū)動(dòng)出所述第三信號(hào)。
3.根據(jù)權(quán)利要求2所述的裝置，其中，所述第一信號(hào)調(diào)節(jié)單元包括置位-復(fù)位(SR)觸發(fā)器。
4.根據(jù)權(quán)利要求2所述的裝置，其中，所述第二信號(hào)調(diào)節(jié)單元包括置位-復(fù)位(SR)觸發(fā)器。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述電路包括: 共源共柵級(jí)；以及 交叉耦合級(jí)，耦合到所述共源共柵級(jí)。
6.根據(jù)權(quán)利要求5所述的裝置，其中，所述交叉耦合級(jí)包括: 第一 P晶體管和第二 P晶體管，具有耦合到具有所述第二電源電平的節(jié)點(diǎn)的相應(yīng)源極端子。
7.根據(jù)權(quán)利要求6所述的裝置，其中，所述交叉耦合級(jí)包括: 第三P晶體管和第四P晶體管，分別并聯(lián)耦合到所述第一P晶體管和所述第二P晶體管，其中，所述第三P晶體管和所述第四P晶體管具有耦合到具有所述第二電源電平的節(jié)點(diǎn)的相應(yīng)柵極端子。
8.根據(jù)權(quán)利要求6所述的裝置，其中，所述第一P晶體管和所述第二P晶體管的所述漏極端子用于提供所述第二信號(hào)。
9.根據(jù)權(quán)利要求6所述的裝置，其中，所述第一P晶體管的柵極端子耦合到所述第二 P晶體管的所述漏極端子。
10.根據(jù)權(quán)利要求6所述的裝置，其中，所述第二P晶體管的柵極端子耦合到所述第一P晶體管的所述漏極端子。
11.根據(jù)權(quán)利要求6所述的裝置，其中，所述共源共柵級(jí)包括: 第五P晶體管，與所述第一 P晶體管串聯(lián)耦合； 第一 N晶體管，與所述第五P晶體管串聯(lián)耦合；以及 第二 N晶體管，與所述第一 N晶體管串聯(lián)耦合。
12.根據(jù)權(quán)利要求11所述的裝置，其中，所述第五P晶體管的柵極端子耦合到具有第三電源電平的節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求6所述的裝置，其中，所述第一N晶體管的柵極端子耦合到具有第四電源電平的節(jié)點(diǎn)。
14.根據(jù)權(quán)利要求6所述的裝置，其中，所述第二N晶體管的柵極端子耦合到具有所述第一電源電平的節(jié)點(diǎn)。
15.根據(jù)權(quán)利要求6所述的裝置，其中，所述第二N晶體管的源極端子用于接收所述第一信號(hào)。
16.根據(jù)權(quán)利要求6所述的裝置，進(jìn)一步包括第一電容器，所述第一電容器耦合在所述第二 N晶體管的源極端子與所述第一 P晶體管的端子之間。
17.根據(jù)權(quán)利要求1所述的裝置，其中，具有所述第一電源電平和第三和第四電源電平的節(jié)點(diǎn)是分離的節(jié)點(diǎn)。
18.根據(jù)權(quán)利要求6所述的裝置，其中，所述共源共柵級(jí)包括: 第六P晶體管，與所述第二 P晶體管串聯(lián)耦合； 第三N晶體管，與所述第六P晶體管串聯(lián)耦合；以及 第四N晶體管，與所述第三N晶體管串聯(lián)耦合。
19.根據(jù)權(quán)利要求18所述的裝置，其中，所述第六P晶體管的柵極端子耦合到具有第三電源電平的節(jié)點(diǎn)。
20.根據(jù)權(quán)利要求18所述的裝置，其中，所述第三N晶體管的柵極端子耦合到具有第四電源電平的節(jié)點(diǎn)。
21.根據(jù)權(quán)利要求18所述的裝置，其中，所述第四N晶體管的柵極端子耦合到具有所述第一電源電平的節(jié)點(diǎn)。
22.根據(jù)權(quán)利要求18所述的裝置，其中，所述第四N晶體管的源極端子用于接收所述第一信號(hào)。
23.根據(jù)權(quán)利要求18所述的裝置，進(jìn)一步包括耦合在所述第四N晶體管的源極端子與所述第二P晶體管的漏極端子之間的第二電容器。
24.根據(jù)權(quán)利要求1所述的裝置，其中，所述輸入驅(qū)動(dòng)器可操作以產(chǎn)生所述第一輸入信號(hào)，作為所述電路的差分輸入信號(hào)，并且其中，所述輸出級(jí)可操作以提供所述輸出信號(hào)，作為差分輸出信號(hào)。
25.一種對(duì)輸入信號(hào)進(jìn)行電平移位的裝置，其特征在于，該裝置包括: 用于接收具有第一電源電平的所述輸入信號(hào)的模塊； 用于將所述輸入信號(hào)調(diào)節(jié)為第一信號(hào)的模塊； 用于驅(qū)動(dòng)所述第一信號(hào)，作為到電路的第一差分信號(hào)的模塊，所述電路用于對(duì)所述第一差分信號(hào)進(jìn)行電平移位；以及 用于由所述電路將具有所述第一電源電平的所述第一差分信號(hào)電平移位到具有第二電源電平的第二信號(hào)的模塊。
26.根據(jù)權(quán)利要求25所述的裝置，其進(jìn)一步的特征是所述裝置包括: 用于接收所述第二信號(hào)，作為第二差分信號(hào)的模塊； 用于將所述第二差分信號(hào)調(diào)節(jié)為第三信號(hào)的模塊；以及 用于驅(qū)動(dòng)所述第三信號(hào)，作為具有所述第二電源電平的第三差分信號(hào)的模塊。
27.一種具有用于進(jìn)行電平移位的裝置的系統(tǒng)，其特征在于，所述系統(tǒng)包括: 無(wú)線連接；以及 處理器，可通信地耦合到所述無(wú)線連接，所述處理器包括電平移位器，所述電平移位器包括根據(jù)權(quán)利要求1-24中任一項(xiàng)所述的裝置。
28.根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述處理器位于電源單元的DC-DC轉(zhuǎn)換器中，并且其中，所述系統(tǒng)進(jìn)一步包括顯示單元。
29.根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，所述處理器包括高壓驅(qū)動(dòng)器。
【文檔編號(hào)】H03K19/0185GK203537367SQ201220716504
【公開(kāi)日】2014年4月9日 申請(qǐng)日期:2012年12月21日 優(yōu)先權(quán)日:2011年12月22日
【發(fā)明者】G·施羅姆, R·S·文農(nóng) 申請(qǐng)人:英特爾公司