專利名稱：變共模寬電源范圍的高速比較器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及模數(shù)轉(zhuǎn)換器設(shè)計，具體涉及一種變共模寬電源范圍的高速比較器。
背景技術(shù)：
在現(xiàn)代先進電子系統(tǒng)的前端廣泛的應(yīng)用模數(shù)轉(zhuǎn)換器(A/DC)，以充分利用先進的數(shù)字信號處理技術(shù)來對模擬信號進行處理，在各種A/DC中，逐次逼近A/DC是中等至高等分辨率應(yīng)用的常見結(jié)構(gòu)，有著很寬的應(yīng)用范圍，例如便攜/電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)/信號采集系統(tǒng)等。在大多數(shù)應(yīng)用中，ADC工作的電源電壓范圍僅限于特定電源電壓下±10%的波動范圍，比如常見的3.3±10%V，這就遠遠不能滿足寬電源范圍內(nèi)工作的要求。比如基于MCU數(shù)據(jù)采集系統(tǒng)，要求ADC在2.2V到5.5V都能有效的工作。除寬電源范圍外，低功耗也是現(xiàn)代電子系統(tǒng)的核心競爭力之一。單調(diào)變化的逐次逼近ADC算法以其芯片面積小和較低功耗，得以廣泛的應(yīng)用。其特點是內(nèi)部數(shù)模轉(zhuǎn)換器輸出共模電平在轉(zhuǎn)換的第一個周期到最后一個周期，從二分之一電源逐漸趨近于零電平。其致命缺陷是在寬電源范圍下，由于比較器共模電平的變化，預(yù)放大器輸入端在比較的第一個周期或者最后幾個周期，性能弱化乃至根本不能工作，這導(dǎo)致比較器難以提供高的分辨率。故設(shè)計一款能工作在寬電源電壓范圍下，可變共模電平的高速比較器非常重要，以保證模數(shù)轉(zhuǎn)換器都能提供高的性能。
發(fā)明內(nèi)容本實用新型的目的是，提供一種應(yīng)用于單調(diào)變化的逐次逼近模數(shù)轉(zhuǎn)換器算法下的寬電源電壓范圍、可變共模輸入的高速比較器，該電路可以工作在很寬的電源電壓范圍，同時保證各種電源電壓下比較器都能提供高的帶寬和高的分辨率。
本實用新型采用的技術(shù)方案為，一種變共模寬電源范圍的高速比較器，其特征在于:所述高速比較器電路包括一第一預(yù)放大器Al、一第二預(yù)放大器A2、一第三預(yù)放大器A3、一第四預(yù)放大器A4、一動態(tài)比較器DC、一 RS觸發(fā)器RSl、一第一異或門XORl、一第二異或門X0R2、一反相器INV，所述第一預(yù)放大器Al保證高共模電平時比較器能有效工作，所述第二預(yù)放大器A2保證在低共模電平時比較器能有效工作。所述第一預(yù)放大器Al的Vip輸入端與所述第二預(yù)放大器A2的輸入端Vip相連；所述第一預(yù)放大器Al的Vin輸入端與所述第二預(yù)放大器A2的輸入端Vin相連；所述第一預(yù)放大器Al的Von輸出端與所述第二預(yù)放大器A2的輸出端Von、與所述第三預(yù)放大器A3的輸入端Vip，相連于vonl ;所述第一預(yù)放大器Al的Vop輸出端與所述第二預(yù)放大器A2的輸出端Vop、與所述第三預(yù)放大器A3的輸入端Vin，相連于vopl ;所述第三預(yù)放大器A3的輸出端Von與所述第四預(yù)放大器A4的輸入端Vip相連；所述第三預(yù)放大器A3的輸出端Vop與所述第四預(yù)放大器A4的輸入端Vin相連；所述第四預(yù)放大器A4的輸出端Von與所述動態(tài)比較器DC的輸入端Vin相連；所述第四預(yù)放大器A4的輸出端Vop與所述動態(tài)比較器DC的輸入端Vip相連；所述動態(tài)比較器DC的輸出端Qn與所述RS觸發(fā)器RSl的輸入端R、與所述第一異或門XORl的輸入端A，相連于Q ;所述動態(tài)比較器DC的輸出端Qp與所述RS觸發(fā)器RSl的輸入端S、與所述第一異或門XORl的輸入端B,相連于Qb ;所述第一異或門XORl的輸出端Y與所述第一預(yù)放大器Al的輸入端Don、與所述第二預(yù)放大器A2的輸入端Don、所述第三預(yù)放大器A3的輸入端Don、所述第四預(yù)放大器A4的輸入端Don、相連于Over ;所述第二異或門X0R2的輸出端與所述反相器NI的輸入端A、與所述第二預(yù)放大器A2的輸入端EN，相連于Fip ;所述反相器NI的輸出端Y與所述第一預(yù)放大器Al的輸入端EN相連。本實用新型的比較器工作原理如下:在N bit (N為數(shù)模轉(zhuǎn)換器的精度)的數(shù)模轉(zhuǎn)換器的第一個到第i (i介于I與N之間，且為固定值)個比較周期，所述第二預(yù)放大器A2關(guān)閉，所述第一預(yù)放大器Al開啟。在前i個比較周期內(nèi)，比較器輸入共模電平相對較高，由所述第一預(yù)放大器Al提供第一級預(yù)放大作用。在N bit的數(shù)模轉(zhuǎn)換器的第i+Ι到第N-1個比較周期，所述第一預(yù)放大器Al關(guān)閉，所述第二預(yù)放大器A2開啟，該Ν-1-l個周期內(nèi)，比較器輸入共模電平相對較低，由所述第二預(yù)放大器A2提供第一級預(yù)放大作用。所述第二異或門X0R2和所述反相器NI —起根據(jù)是否完成第i個比較周期，產(chǎn)生控制信號關(guān)閉或者開啟所述第一預(yù)放大器Al和所述第二預(yù)放大器A2。i的值可以根據(jù)具體項目電源電壓范圍選定，當(dāng)電源電壓范圍較寬時，i值靠近N，當(dāng)電源電壓較窄時，i值靠近I。在N bit模數(shù)轉(zhuǎn)換器的每個比較周期內(nèi)，輸入信號經(jīng)所述第一預(yù)放大器Al或者所述第二放大器A2第一級放大后，由所述第三預(yù)放大器A3、所述第四預(yù)放大器A4依次放大，然后經(jīng)過所述動態(tài)比較器將輸入信號放大到邏輯差分輸出，得到的邏輯差分輸出經(jīng)過所述的RS觸發(fā)器RSl鎖存，得到本周期的比較結(jié)果，同時所述的差分輸出信號Q和Qn邏輯相反時，經(jīng)過所述第一異 或門XORl得到所述的比較完成標(biāo)志Over，表示本周期的比較完成，復(fù)位所述各預(yù)放大器的輸出端，提高下一比較周期的速度。本實用新型提供了一種可動態(tài)調(diào)整第一級預(yù)放大器信號路徑的高速比較器，該電路可以保證電源電壓較低和輸入共模電平變化時仍能有效工作，當(dāng)與單調(diào)變化的逐次逼近模數(shù)轉(zhuǎn)換器算法結(jié)合時，不僅可以提供低功耗，小面積，還可以保證寬電源電壓范圍內(nèi)的模數(shù)轉(zhuǎn)換器的性能指標(biāo)。

圖1為本實用新型高速比較器實現(xiàn)電路的結(jié)構(gòu)框圖。圖2為本實用新型高速比較器之預(yù)放大器Al電路實現(xiàn)。圖3為本實用新型高速比較器之預(yù)放大器A2電路實現(xiàn)。圖4為本實用新型高速比較器之預(yù)放大器A3、A4電路實現(xiàn)。圖2中:帶復(fù)位、使能控制的電阻負載PMOS差分輸入，差分輸出放大器。圖3中:帶電平位移、復(fù)位、使能控制的電阻負載PMOS差分輸入，差分輸出放大器。圖4中:常規(guī)電阻負載PMOS差分輸入,差分輸出放大器。
具體實施方式

以下結(jié)合附圖和具體實施方式
對本實用新型作進一步闡述。請參見圖1，本實用新型中的變共模寬電源高速比較器電路包括:預(yù)放大器(Al)、預(yù)放大器(A2)、預(yù)放大器(A3)、預(yù)放大器(A4)、動態(tài)比較器(DC)、RS觸發(fā)器(RS1)、異或門(X0R1)、異或門(X0R2)、反相器(NI)。預(yù)放大器(Al)的Vip輸入端與預(yù)放大器(A2)的輸入端Vip相連；預(yù)放大器(Al)的Vin輸入端與預(yù)放大器(A2)的輸入端Vin相連；預(yù)放大器(Al)的Von輸出端與預(yù)放大器(A2)的輸出端Von、與預(yù)放大器(A3)的輸入端Vip,相連于vonl ;預(yù)放大器(Al)的Vop輸出端與預(yù)放大器(A2)的輸出端Vop、與預(yù)放大器(A3)的輸入端Vin,相連于vopl ;預(yù)放大器(A3)的輸出端Von與預(yù)放大器(A4)的輸入端Vip相連；預(yù)放大器(A3)的輸出端Vop與預(yù)放大器(A4)的輸入端Vin相連；預(yù)放大器(A4)的輸出端Von與動態(tài)比較器(DC)的輸入端Vin相連；預(yù)放大器(么4)的輸出端Vop與動態(tài)比較器(DC)的輸入端Vip相連；動態(tài)比較器(DC)的輸出端Qn與RS觸發(fā)器(RSl)的輸入端R、與異或門(XORl)的輸入端A，相連于Q ;動態(tài)比較器(DC)的輸出端Qp與RS觸發(fā)器(RSl)的輸入端S、與異或門(XORl)的輸入端B,相連于Qb ;異或門(XORl)的輸出端Y與預(yù)放大器(Al)的輸入端Don、與預(yù)放大器(A2)的輸入端Don、預(yù)放大器(A3)的輸入端Don、預(yù)放大器(A4)的輸入端Don、相連于Over ;異或門(X0R2)的輸出端與反相器(NI)的輸入端A、與預(yù)放大器(A2)的輸入端EN，相連于Fip ；反相器(NI)的輸出端Y與預(yù)放大器(Al)的輸入端EN相連。預(yù)放大器(Al)、(A2)、(A3)、(A4) 一起構(gòu)成高速比較器的預(yù)放大部分，其中預(yù)放大器(Al )、(A2)—起構(gòu)成預(yù)放大器的第一級，保證共模電平變化時，第一級都能有效提供該級的增益；預(yù)放大器(A3)、(A4)分別構(gòu)成高速比較器的第二級、第三級預(yù)放大。盡管預(yù)放大器(A3)、(A4)可以設(shè)計時提供較 高的增益，但是由于運放的增益帶寬乘積一定，增益的提高必然導(dǎo)致帶寬的減小，故三級預(yù)放大都必須有效控制且能有效提供每級的增益。由于輸入共模電平的變化，若僅僅使用預(yù)放大(Al)、(A2)的其中一個，都不能保證第一級的有效增益:預(yù)放大器(Al)在高壓低共模電平輸入時，增益接近OdB，但在低壓高共模電平輸入時能有效工作，而預(yù)放大器(A2)在低壓高共模電平時基本不能工作，但在低共模電平時能有效工作。預(yù)放大器(Al)、預(yù)放大器(A2)的共同作用，保證輸入共模電平變化時都能有效提供該級的有效增益。同時，為了減少預(yù)放大器(Al)、(A2)之間的相互影響和降低比較器的功耗，根據(jù)共模電平的變化關(guān)閉其中一個模塊。而使能信號由來自于表征比較周期的SP[i]、SN[i]提供，在第i個比較周期結(jié)束前，SP[i]、SN[i]為同向信號，故經(jīng)異或門(X0R2)后Fip(前i個周期的縮寫)在前i個周期一直為低電平，關(guān)閉預(yù)放大器(A2)，由于比較器輸入共模電平從二分之一電源逐漸降低為地，前i個比較周期的共模電平相對后N-1個比較周期的共模電平高得多，預(yù)放大器(Al)正好能提供有效的放大；在第i+Ι到N-1個周期，SP[i]、SN[i]為反向信號，故經(jīng)異或門(X0R2)后Fip為高電平，開啟預(yù)放大器(A2)。Fip經(jīng)反相器(NI)后為低電平，關(guān)閉預(yù)放大器(Al)，該Ν-1-l個周期輸入共模電平更接近于地，而預(yù)放大器(A2)正好能提供有效的放大。經(jīng)過三級預(yù)放大后的信號，經(jīng)動態(tài)比較器(DC)比較產(chǎn)生邏輯電平，再經(jīng)RS觸發(fā)器(RSl)鎖存得到每次比較周期的比較結(jié)果，同時每次比較結(jié)束時，動態(tài)比較器(DC)都會輸出差分邏輯信號Q、Qb，經(jīng)異或門(XORl)后產(chǎn)生高電平信號Over，復(fù)位預(yù)放大器(Al)、(A2)、(A3)、(A4)的輸出，使得下一次比較時預(yù)放大器能更快的工作。[0024]請參見圖2，預(yù)放大器(Al)為PMOS輸入電阻負載的全差分輸入差分輸出放大器，其中M3為輸出復(fù)位開關(guān)，在每個比較周期結(jié)束時，復(fù)位差分輸出端Von和Vop。M8a和M8b為預(yù)放大器(Al)的使能管，當(dāng)輸入端EN為高電平時，本預(yù)放大器工作，否則關(guān)閉。選擇電阻負載為的是提高預(yù)放大器的帶寬，如果采用MOS管做負載，MOS管的寄生將限制放大器的帶寬。這對于設(shè)計比較周期在IOns左右的比較器相當(dāng)困難。請參見圖3，預(yù)放大器(A2)由電平位移電路(Mla/M4a和Mlb/M4c構(gòu)成)和PMOS輸入電阻負載的全差分輸入差分輸出放大器。電平位移電路的作用是共模電平靠近地時，抬高輸入信號直流電平，使差分輸入對管PMOS對能工作在飽和區(qū)。其中M3b為輸出復(fù)位開關(guān)，在每個比較周期結(jié)束時，復(fù)位差分輸出端Von和Vop。Mlla Mlld為預(yù)放大器(A2)的使能管，當(dāng)輸入端EN為高電平時，本預(yù)放大器工作，否則關(guān)閉。選擇電阻負載為的是提高預(yù)放大器的帶寬，如果采用MOS管做負載，MOS管的寄生將限制放大器的帶寬。這對于設(shè)計比較周期在IOns左右的比較器相當(dāng)困難。請參見圖4，預(yù)放大器(A3)、預(yù)放大器(A4)都為常規(guī)結(jié)構(gòu)的PMOS輸入電阻負載的全差分輸入差分輸出 放大器，其中M3為輸出復(fù)位開關(guān)。
權(quán)利要求1.一種變共模寬電源范圍的高速比較器，其特征在于:所述高速比較器電路包括一第一預(yù)放大器Al、一第二預(yù)放大器A2、一第三預(yù)放大器A3、一第四預(yù)放大器A4、一動態(tài)比較器DC、一 RS觸發(fā)器RSl、一第一異或門XORl、一第二異或門X0R2和一反相器INV。
2.如權(quán)利要求1中所述的變共模寬電源范圍的高速比較器，其特征在于:所述第一預(yù)放大器Al的Vip輸入端與所述第二預(yù)放大器A2的輸入端Vip相連；所述第一預(yù)放大器Al的Vin輸入端與所述第二預(yù)放大器A2的輸入端Vin相連；所述預(yù)第一放大器Al的Von輸出端與所述第二預(yù)放大器A2的輸出端Von、與所述第三預(yù)放大器A3的輸入端Vip，相連于vonl ;所述第一預(yù)放大器Al的Vop輸出端與所述第二預(yù)放大器A2的輸出端Vop、與所述第三預(yù)放大器A3的輸入端Vin，相連于vopl ;所述第三預(yù)放大器A3的輸出端Von與所述第四預(yù)放大器A4的輸入端 Vip相連；所述第三預(yù)放大器A3的輸出端Vop與所述第四預(yù)放大器A4的輸入端Vin相連；所述第四預(yù)放大器A4的輸出端Von與所述動態(tài)比較器DC的輸入端Vin相連；所述第四預(yù)放大器A4的輸出端Vop與所述動態(tài)比較器DC的輸入端Vip相連；所述動態(tài)比較器DC的輸出端Qn與所述RS觸發(fā)器RSl的輸入端R、與所述第一異或門XORl的輸入端A,相連于Q ;所述動態(tài)比較器DC的輸出端Qp與所述RS觸發(fā)器RSl的輸入端S、與所述第一異或門XORl的輸入端B,相連于Qb ;所述第一異或門XORl的輸出端Y與所述第一預(yù)放大器Al的輸入端Don、與所述第二預(yù)放大器A2的輸入端Don、所述第三預(yù)放大器A3的輸入端Don、所述第四預(yù)放大器A4的輸入端Don、相連于Over ;所述第二異或門X0R2的輸出端與所述反相器NI的輸入端A、與所述第二預(yù)放大器A2的輸入端EN，相連于Fip ;所述反相器NI的輸出端Y與所述第一預(yù)放大器Al的輸入端EN相連。
3.如權(quán)利要求2中所述，在Nbit (N為數(shù)模轉(zhuǎn)換器的精度)的數(shù)模轉(zhuǎn)換器的第一個到第i (i介于I與N之間，且為固定值)個比較周期，在前i個比較周期內(nèi)，比較器輸入共模電平相對較高，所述第二預(yù)放大器A2關(guān)閉，所述第一預(yù)放大器Al開啟，由所述第一預(yù)放大器Al提供第一級預(yù)放大作用；在N bit的數(shù)模轉(zhuǎn)換器的第i+Ι到第N-1個比較周期，該Ν-1-l個周期內(nèi)，比較器輸入共模電平相對較低，所述第一預(yù)放大器Al關(guān)閉，所述第二預(yù)放大器A2開啟，由所述第二預(yù)放大器A2提供第一級預(yù)放大作用。
4.如權(quán)利要求3中所述，所述第一預(yù)放大器Al和所述第二預(yù)放大器A2需要開啟或者關(guān)閉，使能信號由所述第二異或門X0R2和所述反相器NI產(chǎn)生，所述第二異或門X0R2和所述反相器NI —起根據(jù)是否完成第i個比較周期，產(chǎn)生控制信號關(guān)閉或者開啟所述第一預(yù)放大器Al和所述第二預(yù)放大器A2。
專利摘要一種變共模寬電源范圍的高速比較器，所述高速比較器電路包括一第一預(yù)放大器A1、一第二預(yù)放大器A2、一第三預(yù)放大器A3、一第四預(yù)放大器A4、一動態(tài)比較器DC、一RS觸發(fā)器RS1、一第一異或門XOR1、一第二異或門XOR2、和一反相器INV。所述第一預(yù)放大器A1保證高共模電平時比較器能提供較高的分辨率和帶寬，所述第二預(yù)放大器A2保證在低共模電平時比較器能提供較高的分辨率和帶寬。該電路可以工作在很寬的電源電壓范圍，同時保證各種電源電壓下比較器都能提供高的帶寬和高的分辨率。
文檔編號H03M1/34GK203135820SQ20122073368
公開日2013年8月14日 申請日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者不公告發(fā)明人 申請人:成都銳成芯微科技有限責(zé)任公司