用于基于存儲器的概率性切換來設(shè)計(jì)adc的系統(tǒng)和方法
【專利摘要】本公開的某些方面提供一種概率性模數(shù)轉(zhuǎn)換器（ADC）。該概率性ADC可被配置成將模擬輸入轉(zhuǎn)換成可變長度或可變幅值的脈沖，將該脈沖作為切換脈沖應(yīng)用于多個存儲器元件，以及在應(yīng)用該切換脈沖之后基于存儲一值的存儲器元件的數(shù)目來確定數(shù)字值。
【專利說明】用于基于存儲器的概率性切換來設(shè)計(jì)ADC的系統(tǒng)和方法
[0001]背景
[0002]領(lǐng)域
[0003]本公開的某些實(shí)施例一般涉及模數(shù)轉(zhuǎn)換器，并且尤其涉及設(shè)計(jì)概率性模數(shù)轉(zhuǎn)換器。
[0004]背景
[0005]模數(shù)轉(zhuǎn)換器(ADC)是將連續(xù)量轉(zhuǎn)換成離散時間數(shù)字表示的一種設(shè)備。當(dāng)前的模數(shù)轉(zhuǎn)換器能達(dá)成高采樣率和高線性度，但通?；诳删哂写竺娣e的模擬電路。目前，ADC的大小因?qū)δM電路的依賴而導(dǎo)致不能使技術(shù)節(jié)點(diǎn)顯著縮減。
[0006]概述
[0007]本公開的某些實(shí)施例提供一種用于模數(shù)轉(zhuǎn)換的方法。該方法一般包括將模擬輸入轉(zhuǎn)換為可變脈沖，將該可變脈沖作為切換脈沖應(yīng)用于多個二進(jìn)制存儲器元件，其中該多個存儲器元件用第一值來初始化，以及在應(yīng)用切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值。
[0008]本公開的某些實(shí)施例提供一種用于模數(shù)轉(zhuǎn)換的設(shè)備。該設(shè)備一般包括用于將模擬輸入轉(zhuǎn)換為可變脈沖的裝置，用于將該可變脈沖作為切換脈沖應(yīng)用于多個二進(jìn)制存儲器元件的裝置，其中該多個存儲器元件用第一值來初始化，以及用于在應(yīng)用切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值的裝置。
[0009]本公開的某些實(shí)施例提供一種用于模數(shù)轉(zhuǎn)換的裝置。該裝置一般包括至少一個處理器，該至少一個處理器被配置成將模擬輸入轉(zhuǎn)換為可變脈沖，將該可變脈沖作為切換脈沖應(yīng)用于多個二進(jìn)制存儲器元件，其中該多個存儲器元件用第一值來初始化，以及在應(yīng)用切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值；以及耦合至該至少一個處理器的存儲器。
[0010]本公開的某些實(shí)施例提供了一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包括其上存儲有指令的計(jì)算機(jī)可讀介質(zhì)。這些指令一般可由一個或多個處理器執(zhí)行以用于將模擬輸入轉(zhuǎn)換為可變脈沖，將該可變脈沖作為切換脈沖應(yīng)用于多個二進(jìn)制存儲器元件，其中該多個存儲器元件用第一值來初始化，以及在應(yīng)用切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值。
[0011]附圖簡述
[0012]為了能詳細(xì)地理解本公開上面陳述的特征所用的方式，可以參照實(shí)施例來對以上簡要概述的本公開進(jìn)行更具體的描述，其中一些實(shí)施例在附圖中解說。然而應(yīng)注意，附圖僅解說了本公開的某些典型實(shí)施例，故不應(yīng)被認(rèn)為限定其范圍，因?yàn)樵撁枋隹梢哉J(rèn)可其他同等有效的實(shí)施例。
[0013]圖1解說了根據(jù)本公開的某些方面的示例模數(shù)轉(zhuǎn)換器(ADC)。
[0014]圖2解說了自旋轉(zhuǎn)移矩(STT)隨機(jī)存取存儲器(RAM)。
[0015]圖3解說了因變于當(dāng)前脈沖的寬度的STT RAM的切換概率。
[0016]圖4解說了根據(jù)本公開的某些方面的示例概率性ADC。[0017]圖5A-5B解說了根據(jù)本公開的某些方面的用于生成可變長度脈沖的示例電路及其相應(yīng)的輸入和輸出波形。
[0018]圖6解說了根據(jù)本公開的某些方面的可由概率性ADC執(zhí)行的示例操作。
[0019]詳細(xì)描述
[0020]其后參考附圖更全面地描述本公開的各實(shí)施例。然而，本公開可用許多不同形式來實(shí)施并且不應(yīng)解釋為被限定于本公開通篇給出的任何具體結(jié)構(gòu)或功能。確切而言，提供這些實(shí)施例是為了使得本公開將是透徹和完整的，并且其將向本領(lǐng)域技術(shù)人員完全傳達(dá)本公開的范圍?；诒疚闹械慕虒?dǎo)，本領(lǐng)域技術(shù)人員應(yīng)領(lǐng)會，本公開的范圍旨在覆蓋本文中所披露的任何實(shí)施例，不論其是與本公開的任何其他實(shí)施例相獨(dú)立地還是組合地實(shí)現(xiàn)的。例如，可以使用本文中所闡述的任何數(shù)目的實(shí)施例來實(shí)現(xiàn)裝置或?qū)嵺`方法。另外，本公開的范圍旨在覆蓋使用作為本文中所闡述的本公開的各實(shí)施例的補(bǔ)充或者與之不同的其他結(jié)構(gòu)、功能、或者結(jié)構(gòu)及功能來實(shí)踐的此類裝置或方法。應(yīng)當(dāng)理解，本文中所公開的本公開的任何實(shí)施例可以由權(quán)利要求的一個或多個要素來實(shí)施。
[0021]本文中使用措辭“示例性”來表示“用作示例、實(shí)例或解說”。本文中描述為“示例性”的任何實(shí)施例不必被解釋為優(yōu)于或勝過其他實(shí)施例。
[0022]盡管本文中描述了特定實(shí)施例，但這些實(shí)施例的眾多變體和置換落在本公開的范圍之內(nèi)。雖然提到了優(yōu)選實(shí)施例的一些益處和優(yōu)點(diǎn)，但本公開的范圍并非旨在被限定于特定益處、用途或目標(biāo)。相反，本公開的各實(shí)施例旨在能寬泛地應(yīng)用于不同的技術(shù)、系統(tǒng)配置、網(wǎng)絡(luò)和協(xié)議，其中一些作為示例在附圖以及以下對優(yōu)選實(shí)施例的詳細(xì)描述中解說。詳細(xì)描述和附圖僅僅解說本公開而非限定本公開，本公開的范圍由所附權(quán)利要求及其等效技術(shù)方案來定義。
[0023]示例模數(shù)轉(zhuǎn)換器
[0024]圖1解說了根據(jù)本公開的某些方面的示例模數(shù)轉(zhuǎn)換器(ADC) JDC102將連續(xù)量(例如，模擬輸入104)轉(zhuǎn)換為離散時間數(shù)字表不(例如,數(shù)字輸出106)。模擬輸入104可以是模擬電壓或電流，而數(shù)字輸出106可以是與該輸入電壓或電流的幅值成比例的數(shù)位。數(shù)字輸出可以是由η位表示的二進(jìn)制數(shù)字，其中η可以是整數(shù)。
[0025]大多數(shù)ADC設(shè)計(jì)要求模擬構(gòu)件塊，其無法隨著工藝技術(shù)來伸縮。本公開的某些方面呈現(xiàn)概率性ADC的設(shè)計(jì)，其利用毫微級存儲器元件的概率性切換行為來數(shù)字化模擬信號。所提議的概率性ADC利用數(shù)字構(gòu)件塊，其可以隨著工藝技術(shù)的進(jìn)步來伸縮。
[0026]一些新興的存儲器技術(shù)(諸如，自旋轉(zhuǎn)移矩(STT)隨機(jī)存取存儲器(RAM))擁有獨(dú)特的概率性切換性質(zhì)，其中存儲器的切換概率因變于寫入電流和脈沖寬度。在本公開中，存儲器元件的概率性切換行為被利用于設(shè)計(jì)小面積ADC。應(yīng)注意，以下描述專注于STT RAM。然而，可使用任何概率性存儲器元件(例如，概率性毫微級存儲器元件)來設(shè)計(jì)所提議的概率性ADC，所有這些都落入本公開的范圍。
[0027]STT RAM是其中可通過對準(zhǔn)流經(jīng)磁隧道結(jié)(MTJ)元件的電子的旋轉(zhuǎn)來極化電流的存儲器技術(shù)，如圖2中所解說的。MTJ元件202可具有兩個磁性層以及這兩個磁性層之間的隧道阻擋層。這兩個磁性層之一可以是切換層，并且另一磁性層可固定于其磁化方向。
[0028]可利用旋轉(zhuǎn)極化電流來改變MTJ元件中的切換層的磁取向來將數(shù)據(jù)寫入STTRAM中。所得到的MTJ元件的電阻差可被用于從存儲器讀出信息。[0029]圖3解說了因變于電流脈沖的寬度的STT RAM200的切換概率。如所解說的，電流脈沖的寬度越長，STT RAM的切換概率越高。曲線302示出從反并聯(lián)(AP)至并聯(lián)(P)的切換，而曲線304示出從P至AP的切換。
[0030]圖4解說了根據(jù)本公開的某些方面的示例概率性ADC400。該ADC可包括脈沖發(fā)生器402、STT RAM陣列(例如，RAM排404)、計(jì)數(shù)器406以及映射函數(shù)408。脈沖發(fā)生器402可以將模擬輸入值轉(zhuǎn)換成可變長度脈沖，其中脈沖的長度(tpulse)可以與該模擬值(Vinput)成比例?？勺冮L度脈沖可被用于切換STT RAM的陣列。
[0031]應(yīng)當(dāng)注意，可變長度脈沖在此作為示例呈現(xiàn)。一般地，任何可變脈沖(諸如可變長度、可變幅值)或者甚至是恒定電流或恒定電壓脈沖可被用于控制存儲器排(例如，毫微存儲器排)中的各存儲器的切換概率。
[0032]根據(jù)某些方面，STT RAM排404中的存儲器元件可以首先通過應(yīng)用超閾值脈沖被初始化為預(yù)定值(例如，零)。可變長度脈沖tpulse可以隨后作為切換脈沖被應(yīng)用于STT RAM排404，這可導(dǎo)致一些STT RAM切換其狀態(tài)。STT RAM排404可以稍后被并行讀出。計(jì)數(shù)器406可以對已經(jīng)切換成不同值(Nswiteh) (Nwift)的存儲器元件的數(shù)目進(jìn)行計(jì)數(shù)。例如，如果用零來初始化STT RAM，則計(jì)數(shù)器可以對陣列(例如，存儲器排)中創(chuàng)建的“I”的數(shù)目進(jìn)行計(jì)數(shù)。Nswitdl可以與被正被采樣的模擬值成比例。映射函數(shù)408將陣列中其值已切換的存儲器陣列的數(shù)目(例如，Nswitch)映射到數(shù)字輸出。
[0033]對于某些方面，存儲器排404中的存儲器元件的數(shù)目(例如，Nffleffl)可以大于或等于22n個元件(這將導(dǎo)致22n個隨機(jī)位)，從而概率性ADC400可以準(zhǔn)確地估計(jì)η位模擬值。因此，6位概率性ADC可以要求約4000個存儲器元件(例如，STT RAM)。
[0034]對于某些方面，可以周期性地執(zhí)行校準(zhǔn)步驟以將Nswitdl映射到模擬值。校準(zhǔn)可被認(rèn)為是校正概率性ADC的積分非線性(INL)。INL表示ADC的理想輸出與實(shí)際輸出水平之間的最大偏差。
[0035]所提議的概率性ADC的差分非線性(DNL)可能非常良好，因?yàn)锳DC不依賴于模擬值與已切換存儲器元件的數(shù)目之間的精確匹配。另外，已切換存儲器元件的數(shù)目隨著脈沖的長度單調(diào)改變。ADC的差分非線性是指ADC的輸出與在將其輸入跨其整個范圍線性掃過時理想(例如，線性)情況的偏差。
[0036]圖5A解說了根據(jù)本公開的某些方面的用于從模擬輸入生成可變長度脈沖的示例電路500。如所解說的，時鐘信號502可被連接至兩個Mosfet P溝道晶體管的柵極。結(jié)果得到的信號(例如，R)可以與模擬輸入506進(jìn)行比較以生成可變長度脈沖508?？勺冮L度脈沖可以被這樣設(shè)計(jì)，從而脈沖的長度等于預(yù)定恒定值(例如，const)加上與輸入電壓成比例的值(tpulse=const+aXVinput) (t 脈沖=恒定值 +a XV 輸入)。
[0037]圖5B解說了根據(jù)本公開的某些方面的圖3A中的電路的示例輸入和輸出波形。如所解說的，可變長度脈沖通過將參考信號R504與模擬輸入506進(jìn)行比較來生成。
[0038]圖6解說了根據(jù)本公開的某些方面的可由概率性ADC執(zhí)行的示例操作。在602，概率性ADC可以將模擬輸入轉(zhuǎn)換成可變脈沖。對于某些方面，可變脈沖可以是可變長度脈沖或者可變幅值脈沖。在604，概率性ADC可以將該可變脈沖作為切換脈沖應(yīng)用于多個存儲器元件，其中該多個存儲器元件用第一值(例如，零)來初始化。在606，概率性ADC可以在應(yīng)用切換脈沖之后基于存儲第二值(例如，一)的存儲器元件的數(shù)目來確定數(shù)字值。[0039]所提議的概率性ADC可適用于要求單個芯片上的許多數(shù)百個ADC進(jìn)行感測應(yīng)用的新穎應(yīng)用。應(yīng)當(dāng)注意，概率性ADC的大小和功耗可以隨著數(shù)字工藝的伸縮而合意地伸縮。
[0040]以上所描述的各種操作或方法可由能夠執(zhí)行相應(yīng)功能的任何合適的裝置來執(zhí)行。這些裝置可包括各種硬件和/或軟件組件和/或模塊，包括但不限于電路、專用集成電路(ASIC)或處理器。
[0041]如本文所使用的，術(shù)語“確定”涵蓋各種各樣的動作。例如，“確定”可包括演算、計(jì)算、處理、推導(dǎo)、研究、查找(例如，在表、數(shù)據(jù)庫或其他數(shù)據(jù)結(jié)構(gòu)中查找)、探知及諸如此類。而且，“確定”可包括接收(例如，接收信息)、訪問(例如，訪問存儲器中的數(shù)據(jù))及諸如此類。而且，“確定”還可包括解析、選擇、選取、確立及類似動作。
[0042]如本文所使用的，引述一列項(xiàng)目中的“至少一個”的短語是指這些項(xiàng)目的任何組合，包括單個成員。作為示例，“a、b或c中的至少一個”旨在涵蓋:a、b、C、a_b、a_c、b_c、以及a_b_c。
[0043]結(jié)合本公開所描述的各種解說性邏輯框、模塊、以及電路可用設(shè)計(jì)成執(zhí)行本文所描述功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列信號(FPGA)或其他可編程邏輯器件(PLD)、分立的門或晶體管邏輯、分立的硬件組件或其任何組合來實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何市售的處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器或任何其它此類配置。
[0044]結(jié)合本公開所描述的方法或算法的步驟可直接在硬件中、或在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中實(shí)施。軟件模塊可駐留在本領(lǐng)域所知的任何形式的存儲介質(zhì)中?？墒褂玫拇鎯橘|(zhì)的一些示例包括隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、閃存、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM，等等。軟件模塊可包括單條指令、或許多條指令，且可分布在若干不同的代碼段上，分布在不同的程序間以及跨多個存儲介質(zhì)分布。存儲介質(zhì)可被耦合到處理器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。替換地，存儲介質(zhì)可以被整合到處理器。
[0045]本文所公開的方法包括用于達(dá)成所描述的方法的一個或多個步驟或動作。這些方法步驟和/或動作可以彼此互換而不會脫離權(quán)利要求的范圍。換言之，除非指定了步驟或動作的特定次序，否則具體步驟和/或動作的次序和/或使用可以改動而不會脫離權(quán)利要求的范圍。
[0046]所描述的功能可在硬件、軟件、固件或其任何組合中實(shí)現(xiàn)。如果在軟件中實(shí)現(xiàn)，則各功能可以作為一條或多條指令存儲在計(jì)算機(jī)可讀介質(zhì)上。存儲介質(zhì)可以是能被計(jì)算機(jī)訪問的任何可用介質(zhì)。作為示例而非限定，這樣的計(jì)算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或能被用來攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能被計(jì)算機(jī)訪問的任何其他介質(zhì)。如本文所用的碟或盤包括壓縮盤(⑶)、激光盤、光盤、數(shù)字通用盤(DVD)、軟盤和藍(lán)光@盤，其中碟常常磁學(xué)地再現(xiàn)數(shù)據(jù)而盤用激光光學(xué)地再現(xiàn)數(shù)據(jù)。
[0047]因此，某些實(shí)施例可包括用于執(zhí)行本文中給出的操作的計(jì)算機(jī)程序產(chǎn)品。例如，此種計(jì)算機(jī)程序產(chǎn)品可包括其上存儲(和/或編碼)有指令的計(jì)算機(jī)可讀介質(zhì)，這些指令能由一個或多個處理器執(zhí)行以執(zhí)行本文中所描述的操作。對于某些實(shí)施例，計(jì)算機(jī)程序產(chǎn)品可包括包裝材料。
[0048]軟件或指令還可以在傳輸介質(zhì)上傳送。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無線電、以及微波等無線技術(shù)從web站點(diǎn)、服務(wù)器或其它遠(yuǎn)程源傳送而來的，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、以及微波等無線技術(shù)就被包括在傳輸介質(zhì)的定義里。
[0049]此外，應(yīng)當(dāng)領(lǐng)會，用于執(zhí)行本文中所描述的方法和技術(shù)的模塊和/或其它恰適裝置能由終端和/或基站在適用的場合下載和/或以其他方式獲得。例如，此類設(shè)備能被耦合至服務(wù)器以促成用于執(zhí)行本文中所描述的方法的裝置的轉(zhuǎn)移。替換地，本文所述的各種方法能經(jīng)由存儲裝置(例如，RAM、ROM、諸如壓縮碟(CD)或軟盤等物理存儲介質(zhì)等)來提供，以使得一旦將該存儲裝置耦合至或提供給用戶終端和/或基站，該設(shè)備就能獲得各種方法。此外，能利用適于向設(shè)備提供本文中所描述的方法和技術(shù)的任何其他合適的技術(shù)。
[0050]應(yīng)該理解的是，權(quán)利要求并不被限定于以上所解說的精確配置和組件?？稍谝陨纤枋龅姆椒ê脱b置的布局、操作和細(xì)節(jié)上作出各種改動、更換和變形而不會脫離權(quán)利要求的范圍。
[0051]盡管上述內(nèi)容針對本公開的各實(shí)施例，然而可設(shè)計(jì)出本公開的其他和進(jìn)一步的實(shí)施例而不會脫離本公開的基本范圍，且其范圍是由所附權(quán)利要求來確定的。
【權(quán)利要求】
1.一種用于模數(shù)轉(zhuǎn)換的方法，包括: 將模擬輸入轉(zhuǎn)換成可變脈沖； 將所述可變脈沖作為切換脈沖應(yīng)用于多個存儲器元件，其中所述多個存儲器元件用第一值來初始化；以及 在應(yīng)用所述切換脈沖之后，基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值。
2.如權(quán)利要求1所述的方法，其特征在于，所述可變脈沖包括可變長度脈沖或可變幅值脈沖。
3.如權(quán)利要求2所述的方法，其特征在于，所述可變長度脈沖的長度或者所述可變幅值脈沖的幅值與所述模擬輸入值成比例。
4.如權(quán)利要求1所述的方法，其特征在于，確定所述數(shù)字值包括: 讀取存儲在所述存儲器元件中的多個值； 確定存儲所述第二值的存儲器元件的數(shù)目；以及 使用存儲所述第二值的存儲器元件的所述數(shù)目與多個數(shù)字值之間的映射函數(shù)來確定所述數(shù)字值。
5.如權(quán)利要求1所述的方法，其特征在于，所述多個存儲器元件是毫微級存儲器元件，所述毫微級存儲器元件的切換是 所應(yīng)用的電流或電壓的概率函數(shù)。
6.如權(quán)利要求1所述的方法，其特征在于，所述多個存儲器元件的切換概率因變于寫入脈沖的脈沖寬度或脈沖幅值。
7.如權(quán)利要求1所述的方法，其特征在于，22n個存儲器元件用于η位數(shù)字值。
8.如權(quán)利要求1所述的方法，其特征在于，還包括: 通過校準(zhǔn)來更新存儲所述第二值的存儲器元件的數(shù)目與所述模擬輸入之間的映射。
9.一種用于模數(shù)轉(zhuǎn)換的設(shè)備，包括: 用于將模擬輸入轉(zhuǎn)換成可變脈沖的裝置； 用于將所述可變脈沖作為切換脈沖應(yīng)用于多個存儲器元件的裝置，其中所述多個存儲器元件用第一值來初始化；以及 用于在應(yīng)用所述切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值的>j-U ρ?α裝直。
10.如權(quán)利要求9所述的設(shè)備，其特征在于，所述可變脈沖包括可變長度脈沖或可變幅值脈沖。
11.如權(quán)利要求10所述的設(shè)備，其特征在于，所述可變長度脈沖的長度或者所述可變幅值脈沖的幅值與所述模擬輸入值成比例。
12.如權(quán)利要求9所述的設(shè)備，其特征在于，所述用于確定所述數(shù)字值的裝置包括: 用于讀取存儲在所述存儲器元件中的多個值的裝置； 用于確定存儲所述第二值的存儲器元件的數(shù)目的裝置；以及 用于使用存儲所述第二值的存儲器元件的所述數(shù)目與多個數(shù)字值之間的映射函數(shù)來確定所述數(shù)字值的裝置。
13.如權(quán)利要求9所述的設(shè)備，其特征在于，所述多個存儲器元件是毫微級存儲器元件，所述毫微級存儲器元件的切換是所應(yīng)用的電流或電壓的概率函數(shù)。
14.如權(quán)利要求9所述的設(shè)備，其特征在于，所述多個存儲器元件的切換概率因變于寫入脈沖的脈沖寬度或脈沖幅值。
15.如權(quán)利要求9所述的設(shè)備，其特征在于，22n個存儲器元件用于η位數(shù)字值。
16.如權(quán)利要求9所述的設(shè)備，其特征在于，進(jìn)一步包括: 用于通過校準(zhǔn)來更新存儲所述第二值的存儲器元件的數(shù)目與所述模擬輸入之間的映射的裝置。
17.一種用于模數(shù)轉(zhuǎn)換的裝置，包括: 至少一個處理器，所述至少一個處理器被配置成將模擬輸入轉(zhuǎn)換為可變脈沖，將所述可變脈沖作為切換脈沖應(yīng)用于多個二進(jìn)制存儲器元件，其中所述多個存儲器元件用第一值來初始化，以及在應(yīng)用所述切換脈沖之后基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值；以及 與所述至少一個處理器耦合的存儲器。
18.如權(quán)利要求17所述的裝置，其特征在于，所述可變脈沖包括可變長度脈沖或可變幅值脈沖。
19.如權(quán)利要求18所述的裝置，其特征在于，所述可變長度脈沖的長度或者所述可變幅值脈沖的幅值與所述模擬輸入值成比例。
20.如權(quán)利要求17所述的裝置，其特征在于，所述用于確定所述數(shù)字值的裝置包括: 用于讀取存儲在所述存儲器元件中的多個值的裝置； 用于確定存儲所述第二值的存儲器元件的數(shù)目的裝置；以及 用于使用存儲所述第二值的存儲器元件的所述數(shù)目與多個數(shù)字值之間的映射函數(shù)來確定所述數(shù)字值的裝置。
21.如權(quán)利要求17所述的裝置，其特征在于，所述多個存儲器元件是毫微級存儲器元件，所述毫微級存儲器元件的切換是所應(yīng)用的電流或電壓的概率函數(shù)。
22.如權(quán)利要求17所述的裝置，其特征在于，所述多個存儲器元件的切換概率因變于寫入脈沖的脈沖寬度或脈沖幅值。
23.如權(quán)利要求17所述的裝置，其特征在于，22η個存儲器元件用于η位數(shù)字值。
24.如權(quán)利要求17所述的裝置，其特征在于，進(jìn)一步包括: 用于通過校準(zhǔn)來更新存儲所述第二值的存儲器元件的數(shù)目與所述模擬輸入之間的映射的裝置。
25.—種包括其上存儲有指令的計(jì)算機(jī)存儲介質(zhì)的計(jì)算機(jī)程序產(chǎn)品，所述指令能由一個或多個處理器執(zhí)行以: 將模擬輸入轉(zhuǎn)換成可變脈沖； 將所述可變脈沖作為切換脈沖應(yīng)用于多個存儲器元件，其中所述多個存儲器元件用第一值來初始化；以及 在應(yīng)用所述切換脈沖之后，基于存儲第二值的存儲器元件的數(shù)目來確定數(shù)字值。
【文檔編號】H03M1/04GK103814525SQ201280045886
【公開日】2014年5月21日 申請日期:2012年9月21日 優(yōu)先權(quán)日:2011年9月21日
【發(fā)明者】S·范卡徹曼, J·A·萊文 申請人:高通股份有限公司