用于調(diào)整半導(dǎo)體晶體管的驅(qū)動(dòng)電流的方法和裝置制造方法
【專利摘要】本發(fā)明公開了用于修復(fù)晶體管的方法和裝置，包括：給PFET的源極施加第一電壓，給PFET的柵極施加第二電壓，以及給PFET的漏極施加第三電壓達(dá)預(yù)定時(shí)間。其中第一電壓大于第二電壓，并且第二電壓大于第三電壓。本發(fā)明人已經(jīng)確定，通過施加這些電壓，被捕獲于柵極電介質(zhì)內(nèi)的空穴將會(huì)減少。以此方式，可以修復(fù)半導(dǎo)體結(jié)構(gòu)或者使其恢復(fù)至或接近最初的操作特性。另一種實(shí)施例是通過給NFET的漏極施加第一電壓、給NFET的柵極施加第二電壓以及給NFET的源極施加第三電壓達(dá)預(yù)定時(shí)間來修復(fù)NFET晶體管的方法和裝置。第一電壓大于第二電壓，而第二電壓大于第三電壓。如同在第一實(shí)施例中所示出的，本發(fā)明的目的是修復(fù)晶體管。在NFET的情形中，電子在正常的操作期間聚積于柵極電介質(zhì)上。通過按照所描述的方式來施加電壓，可以修復(fù)晶體管以使其在處于或接近于最初的規(guī)范下操作。
【專利說明】用于調(diào)整半導(dǎo)體晶體管的驅(qū)動(dòng)電流的方法和裝置
[0001]優(yōu)先權(quán)聲明
[0002]本申請(qǐng)要求在2011年10月25日向美國(guó)專利商標(biāo)局提交的、題目為“Methodologyand Apparatus for Tuning Driving Current of Semiconductor Transistors，，的美國(guó)專利申請(qǐng)系列號(hào)13/280666的優(yōu)先權(quán)，該專利申請(qǐng)的全文通過引用并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及用于修復(fù)由于持續(xù)使用而退化的PFET和NFET晶體管的方法和裝置?！颈尘凹夹g(shù)】
[0004]隨著半導(dǎo)體技術(shù)的進(jìn)步，某些器件磨損機(jī)制已經(jīng)變得越來越顯著，本發(fā)明人相信這會(huì)在產(chǎn)品電路的規(guī)定壽命內(nèi)開始嚴(yán)重地影響它們的穩(wěn)定性和功能。半導(dǎo)體越來越多地使用高K值電介質(zhì)來構(gòu)造，以允許較快的速度以及較小的尺寸。術(shù)語高K值電介質(zhì)指的是在半導(dǎo)體制造工藝中使用的、替代二氧化硅柵極電介質(zhì)的、具有高介電常數(shù)K (與二氧化硅相比)的材料。高K值柵極電介質(zhì)的實(shí)施是為允許器件速度的進(jìn)一步增加以及微電子構(gòu)件的微型化而發(fā)展的若干策略之一，俗稱為擴(kuò)展摩爾定律(extending Moore’s Law)。二氧化硅已經(jīng)被用作柵極氧化物材料達(dá)數(shù)十年。由于晶體管已經(jīng)減小了尺寸，二氧化硅柵極電介質(zhì)的厚度已經(jīng)穩(wěn)步減少，以增加?xùn)艠O電容并由此增加驅(qū)動(dòng)電流和提高器件性能。隨著厚度縮小至2nm以下，由于隧穿的泄露電流大幅增加，從而導(dǎo)致不實(shí)用的的功率消耗以及降低的器件可靠性。以高K值材料替代二氧化硅柵極電介質(zhì)允許增加的柵極電容，沒有伴隨的泄漏效應(yīng)。
[0005]本發(fā)明人已注意到，在具有高K值材料的NFET (負(fù)溝道場(chǎng)效應(yīng)晶體管)的操作期間，電子朝柵極氧化物遷移并且傾向于減少晶體管的操作。如上所述，由于在二氧化硅芯片上的構(gòu)件的厚度和整體尺寸的減小，被捕獲于晶體管柵極電介質(zhì)內(nèi)的電子的作用會(huì)顯著減小。
[0006]以類似的方式，本發(fā)明人已經(jīng)確定，在具有高K值材料的PFET(正溝道場(chǎng)效應(yīng)晶體管)的操作期間，空穴傾向于聚積于柵極氧化物內(nèi)。同樣，由于在二氧化硅芯片上的構(gòu)件的厚度和整體尺寸的減小，被捕獲于晶體管柵極電介質(zhì)內(nèi)的空穴的作用會(huì)顯著減小。
[0007]本發(fā)明人已經(jīng)確定，由于在NFET內(nèi)的電子以及在PFET內(nèi)的空穴在它們的柵極電介質(zhì)內(nèi)的聚積的有害影響，用于修復(fù)或調(diào)整晶體管的方法和裝置是所期望的。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的一種實(shí)施例是一種用于修復(fù)晶體管的方法，該方法包括以下步驟:對(duì)PFET的源極施加第一電壓達(dá)預(yù)定時(shí)間，對(duì)PFET的柵極施加第二電壓，并且對(duì)PFET的漏極施加第三電壓。其中第一電壓大于第二電壓，并且第二電壓大于第三電壓。本發(fā)明人已經(jīng)確定，通過施加這些電壓，被捕獲于柵極電介質(zhì)內(nèi)的空穴將會(huì)減少。本發(fā)明人已經(jīng)確定，以此方式，可以修復(fù)半導(dǎo)體結(jié)構(gòu)或使其恢復(fù)至或接近最初的操作特性。[0009]在另一種實(shí)施例中，第一電壓是電源電壓，例如，Vdd,而第三電壓是地。在又一種實(shí)施例中，第一電壓大于電源電壓。在又一種實(shí)施例中，當(dāng)?shù)谝浑妷捍笥陔娫措妷簳r(shí)，第二電壓小于電源電壓。
[0010]另一種實(shí)施例是一種用于修復(fù)晶體管的方法，該方法包括:給NFET的漏極施加第一電壓，給NFET的柵極施加第二電壓，以及給NFET的源極施加第三電壓達(dá)預(yù)定時(shí)間。第一電壓大于第二電壓，而第二電壓大于第三電壓。如同在第一實(shí)施例中所示出的，本發(fā)明的目的是修復(fù)晶體管。在NFET的情形中，電子在正常操作期間聚積于柵極電介質(zhì)上。本發(fā)明人已經(jīng)確定，按照所描述的方式來施加電壓，可以修復(fù)晶體管以使其處于或接近于最初的規(guī)范下操作。
[0011]在另一種實(shí)施例中，對(duì)于NFET的修復(fù)，第一電壓是電源電壓，而第三電壓是地。在另一種實(shí)施例中，第一電壓大于電源電壓。在另一種實(shí)施例中，當(dāng)?shù)谝浑妷捍笥陔娫措妷簳r(shí)，第二電壓小于電源電壓。
[0012]另一種實(shí)施例包括一種用于修復(fù)PFET的裝置，該裝置包括適合于將第一電壓連接至PFET的源極的第一開關(guān)。第二開關(guān)適合于將第二電壓連接至PFET的柵極，而且第三開關(guān)適合于將第三電壓連接至PFET的漏極。第一、第二及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且第一電壓大于第二電壓，且第二電壓大于第三電壓。以上所描述的裝置操作用于實(shí)施以上所描述的用于修復(fù)PFET的方法。
[0013]在另一種實(shí)施例中，上述裝置具有作為電源電壓的第一電壓以及作為地的第三電壓。在另一種實(shí)施例中，第一電壓大于電源電壓。在另一種實(shí)施例中，第二電壓小于電源電壓。
[0014]另一種實(shí)施例包括一種用于修復(fù)NFET的裝置，該裝置具有適合于將第一電壓連接至NFET的漏極的第一開關(guān)。第二開關(guān)適合于將第二電壓連接至柵極，而且第三開關(guān)適合于將第三電壓連接至NFET的源極。第一、第二及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且第一電壓大于第二電壓，而且第二電壓大于第三電壓。該裝置能夠?qū)嵤┮陨厦枋龅挠糜谛迯?fù)NFET的方法。
[0015]在另一種實(shí)施例中，第一電壓是電源電壓，而第三電壓是地。在另一種實(shí)施例中，第一電壓大于電源電壓。在另一種實(shí)施例中，第二電壓小于電源電壓。
[0016]另一種實(shí)施例包括一種用于通過給多個(gè)PFET晶體管的源極施加第一電壓，給多個(gè)PFET晶體管的柵極施加第二電壓，并且給多個(gè)PFET晶體管的漏極施加第三電壓達(dá)第一預(yù)定時(shí)間來修復(fù)多個(gè)晶體管的方法。其中第一電壓大于第二電壓，而第二電壓大于第三電壓。
[0017]本發(fā)明的另一種實(shí)施例包括一種用于修復(fù)多個(gè)PFET晶體管的裝置，該裝置包括適合于將第一電壓連接至多個(gè)PFET晶體管的源極的第一開關(guān)。第二開關(guān)適合于將第二電壓連接至多個(gè)PFET晶體管的柵極，而且第三開關(guān)適合于將第三電壓連接至多個(gè)PFET晶體管的漏極。第一、第二及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且第一電壓大于第二電壓，而且第二電壓大于第三電壓。
[0018]另一種實(shí)施例包括一種用于通過給多個(gè)NFET晶體管的漏極施加第一電壓，給多個(gè)NFET晶體管的柵極施加第二電壓，并且給多個(gè)NFET晶體管的源極施加第三電壓達(dá)第一預(yù)定時(shí)間來修復(fù)多個(gè)NFET晶體管的方法。其中第一電壓大于第二電壓，而且第二電壓大于第三電壓。
[0019]另一種實(shí)施例包括一種用于修復(fù)多個(gè)NFET晶體管的裝置，該裝置具有適合于將第一電壓連接至多個(gè)NFET晶體管的漏極的第一開關(guān)。第二開關(guān)適合于將第二電壓連接至多個(gè)NFET晶體管的柵極，而第三開關(guān)適合于將第三電壓連接至多個(gè)NFET晶體管的源極。第一、第二及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且第一電壓大于第二電壓，且第二電壓大于第三電壓。
【專利附圖】

【附圖說明】
[0020]圖1示出了在兩個(gè)不同的電壓負(fù)載下的在PFET中的1n漂移。
[0021]圖2是金屬氧化物半導(dǎo)體負(fù)溝道場(chǎng)效應(yīng)晶體管(NFET)的框圖。
[0022]圖3示出了修復(fù)或調(diào)整PFET的裝置的實(shí)施例。
[0023]圖4是用于修復(fù)PFET的方法的流程圖。
[0024]圖5示出了修復(fù)或調(diào)整NFET的裝置的實(shí)施例。
[0025]圖6是用于修復(fù)NFET的方法的流程圖。
[0026]圖7示出了修復(fù)多個(gè)PFET的裝置的實(shí)施例。
[0027]圖8是用于修復(fù)多個(gè)PFET的方法的流程圖。
[0028]圖9示出了修復(fù)多個(gè)NFET的裝置的實(shí)施例。
[0029]圖10是用于修復(fù)多個(gè)NFET的方法的流程圖。
【具體實(shí)施方式】
[0030]如圖1所示，當(dāng)新的PFET器件在與漏極電壓(Vds_str)類似的提高的柵極電壓(Vgs_str)(例如,在本例中為Vgs_str = Vds_str)下被加壓(stress)時(shí)，1n值退化并漂移至更低，并且與現(xiàn)有技術(shù)的觀察結(jié)果一致。但是，當(dāng)退化的PFET器件在約為漏極電壓的一半的較低的柵極電壓或者Vgs_str?(l/2XVds_str)下被加壓時(shí)，1n值漂移至更高。而且，1n值的漂移能夠通過調(diào)整施加的偏壓而調(diào)整為高至低的或低至高的。
[0031]圖2是金屬氧化物半導(dǎo)體負(fù)溝道場(chǎng)效應(yīng)晶體管(NFET) 100的框圖。圖2在示出NFET的常規(guī)操作方面是有用的，例如，能夠用于DRAM陣列中。圖2示出了按正向操作的器件的正常熱電子注入及退化。如同下文所解釋的，由于電子112被捕獲于漏極104附近，因而晶體管100在改變器件特性方面不太有效。NFET100包括源極區(qū)102、漏極區(qū)104、柵極區(qū)106、在基板101內(nèi)在源極區(qū)102與漏極區(qū)104之間且在柵極106之下的溝道區(qū)108。
[0032]在本發(fā)明人的這個(gè)最近的發(fā)現(xiàn)之前，人們普遍認(rèn)為，磨損機(jī)制僅會(huì)降低器件電流(1n)。例如，題目為 “Offset Trim Using Hot-electron Induced VT-shifts” 的US6388494教導(dǎo)了用于彌補(bǔ)器件退化的偏壓調(diào)整方法。因?yàn)槲覀冏罱^察到器件電流(1n)能夠被調(diào)整至更高的或更低的值，現(xiàn)在能夠認(rèn)為，F(xiàn)ET(場(chǎng)效應(yīng)晶體管)器件的性能和功能能夠在場(chǎng)中進(jìn)行微調(diào)以保持最佳的電路性能。由于固有的器件參數(shù)(例如，1n和Vth)的巨大的差別，這在納米級(jí)的半導(dǎo)體器件中是很關(guān)鍵的。任何匹配的FET器件或電路可能潛在地受益于這種電流調(diào)整概念。另外，本發(fā)明同樣能夠應(yīng)用于電路可靠性或長(zhǎng)期穩(wěn)定性，由于退化的FET器件參數(shù)現(xiàn)在能夠通過內(nèi)置電路和修復(fù)指令在場(chǎng)中恢復(fù)(B卩，修復(fù))。因此，與FET器件關(guān)聯(lián)的產(chǎn)品電路的最佳性能和功能能夠得以保持以延長(zhǎng)產(chǎn)品壽命(S卩，穩(wěn)健的可靠性)。
[0033]如上所述，器件電流漂移對(duì)任何產(chǎn)品電路的長(zhǎng)期穩(wěn)定性都有害，與漂移方向無關(guān)。例如，在典型的模擬電路中，F(xiàn)ET器件總是偏壓在一個(gè)預(yù)設(shè)點(diǎn)(例如，Vgs = Vds)，其指示該器件的長(zhǎng)期電流漂移并且會(huì)最終導(dǎo)致電路失效。如本發(fā)明人最近觀察到的，器件電流能夠通過具體的加速偏壓條件而漂移得更高或更低。在Vdd被定義為電源電壓的情況下，作為示例，器件驅(qū)動(dòng)電流能夠通過下列的條件來調(diào)整。注意，準(zhǔn)確的偏壓條件能夠由半導(dǎo)體制造商針對(duì)產(chǎn)品的實(shí)施而預(yù)先確定。
[0034]在常規(guī)操作中，供應(yīng)電勢(shì)(Vds)的漏極被建立于漏極區(qū)104與源極區(qū)102之間。電勢(shì)然后經(jīng)由字線116供應(yīng)給柵極106。一旦施加于柵極106的電勢(shì)超過了 FET的特征電壓閾值(Vth)，溝道108就形成于基板101內(nèi)。
[0035]例如，溝道熱載流子(CHC)是FET器件中主要的可靠性退化機(jī)制之一。傳統(tǒng)上，在器件操作條件下，具有過量能量的電荷載流子(即，NFET器件的電子以及PFET器件的空穴)可以被注入溝道區(qū)內(nèi)的硅/氧化物界面之內(nèi)，導(dǎo)致載流子遷移率降低并且因而在器件開啟時(shí)降低驅(qū)動(dòng)電流(或1n)。該1n退化還會(huì)轉(zhuǎn)化成器件閾值電壓(或Vth)的增加，從而更加難以開啟退化的器件。
[0036]隨著器件結(jié)構(gòu)及制造過程的復(fù)雜性在最近的技術(shù)中(例如，在32nm及以上的節(jié)點(diǎn)內(nèi))顯著增加，某些器件磨損機(jī)制還開始顯示出傳統(tǒng)知識(shí)所無法預(yù)見的行為。一個(gè)實(shí)例是與PFET器件關(guān)聯(lián)的CHC機(jī)制，本發(fā)明人最近通過實(shí)驗(yàn)觀察到:在該CHC機(jī)制中，1n和Vth的值能夠因加速的電壓施加而減小或增大，取決于具體的施加的偏壓，如圖1所示。
[0037]圖3示出了修復(fù)或調(diào)整PFET的裝置的一個(gè)實(shí)施例。PFET300包括柵極(G) 302、源極(S) 304、漏極(D) 306和主體308。在正常的操作期間，開關(guān)312、316和318保持為斷開的，而開關(guān)314保持為閉合的。上拉塊(pull up block) 322與開關(guān)314連接，該開關(guān)314在閉合時(shí)將上拉塊322連接至電壓源極Vdd336。上拉塊322的另一端與源極304連接。上拉塊322是一端連接至電源電壓Vdd336而另一端連接至PFET300的源極304的電阻元件，包括，例如，單個(gè)器件或功能電路。下拉塊(pull down block) 324被連接于漏極306與地333之間。下拉塊324是一端連接至地333而另一端連接至PFET300的漏極306的電阻元件，包括，例如，單個(gè)器件或功能電路。電壓調(diào)節(jié)模塊341被安置于Vdd336與開關(guān)316之間。開關(guān)312被連接于Vdd336與PFET300的源極304之間。開關(guān)318被連接于漏極306與地333之間。
[0038]在正常的操作期間，開關(guān)316、312和318是斷開的，而開關(guān)314是閉合的。在正常的操作期間，電流隨著空穴聚積于PFET300的柵極氧化物內(nèi)而降低，從而導(dǎo)致退化。在修復(fù)模式中，開關(guān)314是斷開的，而開關(guān)316、312和318是閉合的。在正常的操作期間，在漏極與源極之間的電壓Vds等于Vdd。從柵極到源極的電壓Vgs在O與Vdd336之間。在修復(fù)模式期間，在漏極與源極之間的電壓Vds等于Vdd，因?yàn)樵礃O304經(jīng)由開關(guān)312連接至Vdd336，而漏極306經(jīng)由開關(guān)318連接至地333。從柵極到源極的電壓Vgs由電壓調(diào)節(jié)模塊341偏置于O與PFET300的電壓閾值(或Vth，例如等于大約-300毫伏)之間。在修復(fù)模式期間，電流增加并修復(fù)退化的器件。
[0039]圖4是用于修復(fù)PFET的方法的流程圖。該流程圖示出了可以如何操作圖3的裝置以調(diào)用對(duì)PFET300的修復(fù)。步驟405可以是識(shí)別需要修復(fù)的PFET。步驟410可以是斷開圖3的開關(guān)314以停止PFET的正常操作。步驟415是閉合開關(guān)312，步驟420是閉合開關(guān)316，而且步驟425是閉合圖3的開關(guān)318。在PFET被修復(fù)或被調(diào)整時(shí)，這些開關(guān)閉合達(dá)預(yù)定時(shí)間。該預(yù)定時(shí)間可以基于可利用的電壓、材料以及所期望的性能來確定。
[0040]圖5示出了修復(fù)或調(diào)整NFET的裝置的實(shí)施例。NFET500包括柵極502、源極504和漏極506。在正常的操作期間，開關(guān)512、516和518保持為斷開的，而開關(guān)514保持為閉合的。上拉塊522連接至開關(guān)514，該開關(guān)514在閉合時(shí)將上拉塊522連接至電壓源Vdd536。上拉塊522的另一端連接至漏極506。注意，上拉塊522是一端連接至電源電壓Vdd536而另一端連接至NFET500的漏極506的電阻元件，包括，例如，單個(gè)器件或功能電路。下拉塊524被連接于源極504與地533之間。注意，下拉塊524是一端連接至地533而另一端連接至NFET500的源極504的電阻元件，包括，例如，單個(gè)器件或功能電路。電壓調(diào)節(jié)器541被安置于Vdd536與開關(guān)516之間。開關(guān)512被連接于Vdd536與NFET500的漏極506之間。開關(guān)518被連接于源極504與地533之間。
[0041]在正常的操作期間，開關(guān)516、512和518是斷開的，而開關(guān)514是閉合的。在正常的操作期間，電流隨著電子聚積于NFET500的柵極氧化物內(nèi)而降低，從而導(dǎo)致退化。在修復(fù)模式中，開關(guān)514是斷開的，而開關(guān)516、512和518是閉合的。在正常的操作期間，在漏極與源極之間的電壓Vds等于Vdd。從柵極到源極的電壓Vgs在O與Vdd536之間。在修復(fù)模式期間，在漏極與源極之間的電壓Vds等于Vdd，因?yàn)槁O506經(jīng)由開關(guān)512連接至Vdd536，并且源極504經(jīng)由開關(guān)518連接至地533。從柵極到源極的電壓Vgs由電壓調(diào)節(jié)模塊541偏置于O與NFET500的電壓閾值(或Vth，例如等于大約300毫伏)之間。在修復(fù)模式期間，電流增加并修復(fù)退化的器件。請(qǐng)注意，NEFT(圖5)和PFET(圖3)的源極和漏極標(biāo)注處于相對(duì)的位置。
[0042]圖6是用于修復(fù)NFET的方法的流程圖。該流程圖示出了可以如何操作圖5的裝置以調(diào)用對(duì)NFET500的修復(fù)。步驟605可以是識(shí)別需要修復(fù)的NFET。步驟610可以是斷開圖5的開關(guān)514以停止NFET的正常操作。步驟615是閉合開關(guān)512，步驟620是閉合開關(guān)516，而步驟625是閉合圖5的開關(guān)518。在NFET被修復(fù)或被調(diào)整時(shí)，這些開關(guān)閉合達(dá)預(yù)定時(shí)間。該預(yù)定時(shí)間可以基于可利用的電壓、材料以及所期望的性能來確定。
[0043]圖7示出了修復(fù)或調(diào)整多個(gè)PFET的裝置的一個(gè)實(shí)施例。圖7示出了三個(gè)PFET，但是從該圖示中應(yīng)當(dāng)清楚，該電路可以添加額外的PFET。PFET701、703、705包括柵極702、742和762，源極704、744、764，以及漏極706、746、766。為了如同圖3所做的那樣來控制開關(guān)，邏輯控制器790已經(jīng)被并入用于控制開關(guān)。在正常的操作期間，開關(guān)712、772、782、716、736、756、718、738 和 758 保持為斷開的，而開關(guān) 714、728、774、778、784 和 788 保持為閉合的。上拉塊722連接至開關(guān)714，該開關(guān)714在閉合時(shí)將上拉塊722連接至電壓源極Vdd736。上拉塊722的另一端連接至源極704。上拉塊722是一端連接至電源電壓Vdd736，而另一端連接至PFET701的源極704的電阻元件，包括，例如，單個(gè)器件或功能電路。下拉塊724被連接于漏極706與地733之間。下拉塊724是一端連接至地(GND) 733，而另一端連接至PFET701的漏極706的電阻元件，包括，例如，單個(gè)器件或功能電路。電壓調(diào)節(jié)模塊741被安置于Vdd736與開關(guān)716之間。開關(guān)712被連接于Vdd736與PFET701的源極704之間。開關(guān)718被連接于漏極706與地733之間。
[0044]在正常的操作期間，開關(guān)716、712和718是斷開的，而開關(guān)714是閉合的。在正常的操作期間，電流隨著空穴聚積于PFET701的柵極氧化物內(nèi)而降低，從而導(dǎo)致退化。在修復(fù)模式中，開關(guān)714和728是斷開的，而開關(guān)716、712和718是閉合的。在正常的操作期間，在漏極與源極之間的電壓Vds等于Vdd。從柵極到源極的電壓Vgs在O與Vdd736之間。在修復(fù)模式期間，在漏極與源極之間的電壓Vds等于Vdd，因?yàn)樵礃O704經(jīng)由開關(guān)712連接至Vdd736，而漏極706經(jīng)由開關(guān)718連接至地733。從柵極到源極的電壓Vgs由電壓調(diào)節(jié)模塊741偏置于O與PFET701的閾值電壓(或Vth，例如等于大約-300毫伏)之間。在修復(fù)模式期間，電流增加并修復(fù)退化的器件。
[0045]晶體管703和705的修復(fù)或調(diào)整可以按照與晶體管701的調(diào)整相同的方式來操作。邏輯電路790可以按照以下類似的方式來斷開或閉合開關(guān):個(gè)體晶體管被調(diào)整或被修復(fù)，或者整個(gè)系列的晶體管同時(shí)被調(diào)整或被修復(fù)。
[0046]圖8是用于修復(fù)多個(gè)PFET的方法的流程圖。該流程圖示出了圖7的裝置可以如何操作以調(diào)用對(duì)PFET701、703和705的修復(fù)。步驟805可以是識(shí)別需要修復(fù)的PFET。步驟810可以是斷開圖7的開關(guān)714、774和784以停止PFET的正常操作。步驟815是閉合圖7的開關(guān)712、772和782。步驟820是閉合圖7的開關(guān)716、736和756，而步驟825是閉合圖7的開關(guān)718、738和758。在PFET被修復(fù)或被調(diào)整時(shí)，這些開關(guān)閉合達(dá)預(yù)定時(shí)間。該預(yù)定時(shí)間可以基于可利用的電壓、材料以及所期望的性能來確定。步驟830是斷開先前所閉合的開關(guān)，而步驟835是閉合先前所斷開的開關(guān)。
[0047]圖9示出了修復(fù)多個(gè)NFET的裝置的一個(gè)實(shí)施例。NFET包括柵極902、942、962，源極904,944和964，以及漏極906,946和966。在正常的操作期間，開關(guān)912、972、982、916、936、956、918、938和958保持為斷開的，而開關(guān)914、974、984、928、978和988保持為閉合的。上拉塊922、932和952分別連接至開關(guān)914、974和984，這些開關(guān)914、974和984在閉合時(shí)將上拉塊922、932和952連接至電壓源極Vdd936。上拉塊922、932和952的另一端分別連接至漏極906、946和966。注意，上拉塊922、932和952是電阻元件，包括，例如，單個(gè)器件或功能電路。下拉塊924、934和954被分別連接于源極904、944和964與地933之間。注意，下拉塊924、934和954是電阻元件，包括，例如，單個(gè)器件或功能電路。電壓調(diào)節(jié)器941被安置于Vdd936與開關(guān)916、936和956之間。開關(guān)912、972和982被連接于Vdd936與漏極906、946和966之間。開關(guān)918、938和958被分別連接于源極904、944、964與地933之間。為了如同圖5所做的那樣來控制開關(guān)，邏輯控制器990已經(jīng)被并入用于控制開關(guān)。
[0048]在正常的操作期間，開關(guān)912、972、982、916、936、956、918、938和958是斷開的，而開關(guān)914、974、984、928、978和988是閉合的。在正常的操作期間，電流隨著電子聚積于NFET的柵極氧化物內(nèi)而降低，從而導(dǎo)致退化。在修復(fù)模式中，開關(guān)914、974、984、928、978和988是斷開的，而開關(guān)912、972、982、916、936、956、918、938和958是閉合的。在正常的操作期間，在漏極與源極之間的電壓Vds等于Vdd。從柵極到源極的電壓Vgs在O與Vdd936之間。在修復(fù)模式期間，在漏極與源極之間的電壓Vds等于Vdd，因?yàn)槁O906、946和966分別經(jīng)由開關(guān)912、972、982連接至Vdd936，而源極904、944和964分別經(jīng)由開關(guān)918、938和958連接至地933。從柵極到源極的電壓Vgs由電壓調(diào)節(jié)模塊941偏置于O與NFET的器件閾值電壓(或Vth，等于例如大約300毫伏)之間。在修復(fù)模式期間，電流增加并修復(fù)退化的器件。請(qǐng)注意，NEFT(圖9)和PFET(圖3)的源極和漏極標(biāo)注處于相對(duì)的位置。[0049]圖10是用于修復(fù)多個(gè)NFET的方法的流程圖。該流程圖示出了圖9的裝置可以如何操作以調(diào)用對(duì)NFET901、903和905的修復(fù)。步驟1005可以是識(shí)別需要修復(fù)的NFET。步驟1010可以是斷開圖9的開關(guān)914、974和984以停止NFET的正常操作。步驟1015是閉合圖9的開關(guān)912、972和982。步驟1020是閉合圖9的開關(guān)916、936和956，而步驟1025是閉合圖9的開關(guān)918、938和958。在NFET被修復(fù)或被調(diào)整時(shí)，這些開關(guān)閉合達(dá)預(yù)定時(shí)間。該預(yù)定時(shí)間可以基于可利用的電壓、材料以及所期望的性能來確定。步驟1030是斷開先前閉合的開關(guān)，而步驟1035是閉合先前斷開的開關(guān)。
[0050]本文所使用的術(shù)語只是為了描述特定的實(shí)施例的目的，而并非旨在對(duì)本發(fā)明進(jìn)行限定。如同本文所使用的，單數(shù)形式“一(a)”、“一個(gè)(an)”及“該(the) ”意指同樣包括復(fù)數(shù)形式，除非上下文另有明確說明。還應(yīng)當(dāng)理解，術(shù)語“包括”和/或“包含”在用于本說明書中時(shí)指定規(guī)定的特征、整數(shù)、步驟、操作、元件和/或構(gòu)件的存在，但不排除一個(gè)或多個(gè)別的特征、整數(shù)、步驟、操作、元件、構(gòu)件和/或它們的組合的存在或增加。
[0051]所有裝置或步驟加上功能元件的在下面的權(quán)利要求中對(duì)應(yīng)的結(jié)構(gòu)、材料、動(dòng)作和等同物意指包括用于結(jié)合所具體要求的其他要求權(quán)利的元件來執(zhí)行功能的任何結(jié)構(gòu)、材料或動(dòng)作。本發(fā)明的描述是為了說明和描述目的而給出的，而并非意指按照所公開的形式是窮盡的或限定的。許多修改和變更在不脫離本發(fā)明的范圍和精神的情況下對(duì)于本領(lǐng)域技術(shù)人員將是顯而易見的。實(shí)施例被選擇并被描述，以便最佳地解釋本發(fā)明的原理以及實(shí)際應(yīng)用，并且使本領(lǐng)域技術(shù)人員能夠理解具有適合于可考慮到的具體用法的各種修改的各種實(shí)施例的本發(fā)明。
【權(quán)利要求】
1.一種用于修復(fù)晶體管的方法，包括: 給PFET(300)的源極(304)施加第一電壓達(dá)第一預(yù)定時(shí)間； 給所述PFET(300)的柵極(302)施加第二電壓達(dá)所述第一預(yù)定時(shí)間；以及給所述PFET的漏極(306)施加第三電壓達(dá)所述第一預(yù)定時(shí)間，其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一電壓是電源電壓(336)，而所述第三電壓是地(333)。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一電壓大于電源電壓。
4.根據(jù)權(quán)利要求3所述的方法，其中所述第二電壓小于所述電源電壓。
5.一種用于修復(fù)晶體管的方法，包括: 給NFET(500)的漏極(506)施加第一電壓達(dá)所述第一預(yù)定時(shí)間； 給所述NFET(500)的柵極(502)施加第二電壓達(dá)所述第一預(yù)定時(shí)間；以及給所述NFET(500)的源極(504)施加第三電壓達(dá)所述第一預(yù)定時(shí)間，其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
6.根據(jù)權(quán)利要求5所述的方法，其中所述第一電壓是電源電壓(336)，而所述第三電壓是地(533)。
7.根據(jù)權(quán)利要求5所述的方法，其中所述第一電壓大于電源電壓。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第二電壓小于所述電源電壓。
9.一種用于修復(fù)PFET(300)的裝置，包括: 適合于將第一電壓連接至PFET (300)的源極(304)的第一開關(guān)(314)； 適合于將第二電壓連接至所述PFET (300)的柵極(302)的第二開關(guān)(316);以及適合于將第三電壓(333)連接至所述PFET(300)的漏極(306)的第三開關(guān)(318)，其中所述第一開關(guān)(314)、第二開關(guān)(316)及第三開關(guān)(318)閉合達(dá)預(yù)定時(shí)間，并且其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
10.根據(jù)權(quán)利要求9所述的裝置，其中所述第一電壓是電源電壓(336)，而所述第三電壓是地(333)。
11.根據(jù)權(quán)利要求9所述的裝置，其中所述第一電壓大于電源電壓。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述第二電壓小于所述電源電壓。
13.一種用于修復(fù)NFET(500)的裝置，包括: 適合于將第一電壓連接至所述NFET (500)的漏極(506)的第一開關(guān)(512)； 適合于將第二電壓連接至所述NFET (500)的柵極(502)的第二開關(guān)(516);以及適合于將第三電壓連接至所述NFET(500)的源極(504)的第三開關(guān)(518)，其中所述第一開關(guān)(512)、第二開關(guān)(516)和第三開關(guān)(518)閉合達(dá)預(yù)定時(shí)間，并且其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
14.根據(jù)權(quán)利要求13所述的裝置，其中所述第一電壓是電源電壓(536)，而所述第三電壓是地(533)。
15.根據(jù)權(quán)利要求13所述的裝置，其中所述第一電壓大于電源電壓(536)。
16.根據(jù)權(quán)利要求15所述的裝置，其中所述第二電壓小于所述電源電壓(536)。
17.一種用于修復(fù)多個(gè)晶體管(701、703、705)的方法，包括:給多個(gè)PFET晶體管(701、703、705)的源極(704、744、764)施加第一電壓達(dá)第一預(yù)定時(shí)間； 給所述多個(gè)PFET晶體管(701、703、705)的柵極(702、742、762)施加第二電壓達(dá)所述第一預(yù)定時(shí)間；以及 給所述多個(gè)PFET晶體管(701、703、705)的漏極(706、746、766)施加第三電壓達(dá)所述第一預(yù)定時(shí)間，其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
18.一種用于修復(fù)多個(gè)PFET晶體管(701、703、705)的裝置，包括: 適合于將第一電壓連接至多個(gè)PFET晶體管(701、703、705)的源極(704、744、764)的第一開關(guān)； 適合于將第二電壓連接至所述多個(gè)PFET晶體管(701、703、705)的柵極(702、742、762)的第二開關(guān)；以及 適合于將第三電壓連接至所述多個(gè)PFET晶體管(701、703、705)的漏極(706、746、766)的第三開關(guān)，其中所述第一、第二及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
19.一種用于修復(fù)多個(gè)晶體管(901、903、905)的方法，包括: 給多個(gè)NFET晶體管(901、903、905)的漏極(906、946、966)施加第一電壓達(dá)第一預(yù)定時(shí)間； 給所述多個(gè)NFET晶體管(901、903、905)的柵極(902、942、962)施加第二電壓達(dá)所述 第一預(yù)定時(shí)間；并且 給所述多個(gè)NFET晶體管(901、903、905)的源極(904、944、964)施加第三電壓達(dá)所述第一預(yù)定時(shí)間，其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
20.一種用于修復(fù)多個(gè)NFET晶體管(901、903、905)的裝置，包括: 適合于將第一電壓連接至所述多個(gè)NFET晶體管(901、903、905)的漏極(906、946、966)的第一開關(guān)； 將第二電壓連接至所述多個(gè)NFET晶體管(901、903、905)的柵極(902、942、962)的第二開關(guān)；以及 將第三電壓連接至所述多個(gè)NFET晶體管(901、903、905)的源極(904、944、964)的第三開關(guān)，其中所述第一開關(guān)、第二開關(guān)及第三開關(guān)閉合達(dá)預(yù)定時(shí)間，并且其中所述第一電壓大于所述第二電壓，而所述第二電壓大于所述第三電壓。
【文檔編號(hào)】H03K17/30GK103891144SQ201280052476
【公開日】2014年6月25日 申請(qǐng)日期:2012年10月24日 優(yōu)先權(quán)日:2011年10月25日
【發(fā)明者】楊志堅(jiān), 王平川, 馮凱棣, 愛德華·J·小浩斯泰特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司