振蕩器校正電路與方法以及集成電路的制作方法
【專利摘要】本發(fā)明實(shí)施例提供一種振蕩器校正電路與方法以及集成電路，該電路包括振蕩器、校正模塊、以及刻錄模塊。振蕩器輸出振蕩時(shí)鐘脈沖信號，而且包括多個(gè)阻抗元件。其中一校正值控制至少一個(gè)上述阻抗元件的阻抗值，而上述多個(gè)阻抗元件的阻抗值決定振蕩時(shí)鐘脈沖信號的頻率。校正模塊耦接振蕩器，在校正信號設(shè)立之后，根據(jù)振蕩時(shí)鐘脈沖信號和參考時(shí)鐘脈沖信號的頻率倍數(shù)關(guān)系，決定并輸出校正值?？啼浤K耦接校正模塊，包括一非易失性存儲器。刻錄模塊在刻錄信號設(shè)立之后將校正值刻錄至非易失性存儲器。
【專利說明】振蕩器校正電路與方法以及集成電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種校正電路與方法以及集成電路(IC integrated circuit),且特別是有關(guān)于一種振蕩器(oscillator)的校正電路與方法以及具有振蕩器校正電路的集成電路。
【背景技術(shù)】
[0002]在數(shù)字電路中，時(shí)鐘脈沖信號(clock signal)的重要程度，就像人體的脈搏。很多數(shù)字電路包含電阻電容振蕩器，用以產(chǎn)生時(shí)鐘脈沖信號。電阻和電容在集成電路工藝中的偏差(deviation)很大，舉例來說，電阻值和目標(biāo)值的偏差可達(dá)到20%?30%，這對振蕩器產(chǎn)生的時(shí)鐘脈沖信號頻率有很不利的影響。此外，振蕩器操作時(shí)的環(huán)境溫度也是一個(gè)變因。所以，集成電路在出廠測試時(shí)，必須校正其中的電阻電容振蕩器(RC oscillator)。
[0003]上述校正主要是用測試機(jī)臺來進(jìn)行，為了節(jié)約成本，許多廠商使用較廉價(jià)的測試機(jī)臺。廉價(jià)的測試機(jī)臺因?yàn)榭刂栖浖墓δ苡邢?，或因?yàn)檫B接芯片腳位(pin)的信號通道(channel)有限,一次只能校正一個(gè)芯片其中的振蕩器，而不能同時(shí)校正多個(gè)芯片其中的振蕩器。但是這樣會提高芯片測試成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供一種振蕩器校正電路與方法以及具有振蕩器校正電路的集成電路，可節(jié)省芯片測試的時(shí)間與成本。
[0005]本發(fā)明實(shí)施例提出一種振蕩器校正電路，包括振蕩器、校正模塊、以及刻錄模塊(program module)。振蕩器輸出振蕩時(shí)鐘脈沖信號,而且包括多個(gè)阻抗兀件。其中一校正值控制至少一個(gè)上述阻抗元件的阻抗值(impedance),而上述多個(gè)阻抗元件的阻抗值決定振蕩時(shí)鐘脈沖信號的頻率。校正模塊耦接振蕩器，在校正信號設(shè)立(assert)之后，根據(jù)振蕩時(shí)鐘脈沖信號和參考時(shí)鐘脈沖信號的頻率倍數(shù)關(guān)系，決定并輸出校正值。刻錄模塊耦接校正模塊，包括一非易失性存儲器(non-volatile memory)。刻錄模塊在刻錄信號設(shè)立之后將校正值刻錄至非易失性存儲器。
[0006]本發(fā)明實(shí)施例另提出一種集成電路，此集成電路包括一振蕩器校正電路,上述振蕩器校正電路包括振蕩器、校正模塊、以及刻錄模塊。振蕩器輸出振蕩時(shí)鐘脈沖信號，包括多個(gè)阻抗元件。其中一校正值控制至少一個(gè)上述阻抗元件的阻抗值，而上述多個(gè)阻抗元件的阻抗值決定振蕩時(shí)鐘脈沖信號的頻率。校正模塊耦接振蕩器，在一校正信號設(shè)立之后，根據(jù)振蕩時(shí)鐘脈沖信號和參考時(shí)鐘脈沖信號，通過二分搜尋法逐步取代校正值的每一位并輸出校正值。其中參考時(shí)鐘脈沖信號為振蕩時(shí)鐘脈沖信號的頻率正確時(shí)所對應(yīng)的時(shí)鐘脈沖信號?？啼浤K耦接校正模塊，包括非易失性存儲器，在刻錄信號設(shè)立之后將校正值刻錄至非易失性存儲器。
[0007]本發(fā)明實(shí)施例另提出一種振蕩器校正方法，用于校正一振蕩器，此振蕩器依據(jù)一校正值輸出振蕩時(shí)鐘脈沖信號，其中校正值決定振蕩時(shí)鐘脈沖信號的頻率，上述振蕩器校正方法包括下列步驟:在校正信號設(shè)立之后，根據(jù)振蕩時(shí)鐘脈沖信號和參考時(shí)鐘脈沖信號的頻率倍數(shù)關(guān)系，決定并輸出校正值；以及在刻錄信號設(shè)立之后將校正值刻錄至非易失性存儲器。
[0008]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0009]圖1是依照本發(fā)明一實(shí)施例的一種振蕩器校正電路的不意圖；
[0010]圖2是依照本發(fā)明一實(shí)施例的一種振蕩器校正電路的信號不意圖；
[0011]圖3和圖4是依照本發(fā)明一實(shí)施例的一種振蕩器校正方法的流程圖。
[0012]附圖標(biāo)記
【權(quán)利要求】
1.一種振蕩器校正電路，其特征在于，所述振蕩器校正電路包括: 一振蕩器，輸出一振蕩時(shí)鐘脈沖信號，包括多個(gè)阻抗元件，其中一校正值控制至少一個(gè)所述阻抗元件的阻抗值，而所述多個(gè)阻抗元件的阻抗值決定所述振蕩時(shí)鐘脈沖信號的頻率； 一校正模塊，耦接所述振蕩器，在一校正信號設(shè)立之后，根據(jù)所述振蕩時(shí)鐘脈沖信號和一參考時(shí)鐘脈沖信號的頻率倍數(shù)關(guān)系，決定并輸出所述校正值；以及 一刻錄模塊，耦接所述校正模塊，包括一非易失性存儲器，在一刻錄信號設(shè)立之后將所述校正值刻錄至所述非易失性存儲器。
2.根據(jù)權(quán)利要求1所述的振蕩器校正電路，其特征在于，所述振蕩器校正電路內(nèi)建于一集成電路中，所述參考時(shí)鐘脈沖信號、所述校正信號、以及所述刻錄信號來自所述集成電路之外的一測試機(jī)臺。
3.根據(jù)權(quán)利要求1所述的振蕩器校正電路，其特征在于，每一所述阻抗元件為電阻或電容，所述多個(gè)阻抗元件為電阻與電容的組合。
4.根據(jù)權(quán)利要求1所述的振蕩器校正電路，其特征在于，所述校正模塊包括: 一比較模塊，耦接所述振蕩器，在所述校正信號設(shè)立之后根據(jù)所述頻率倍數(shù)關(guān)系輸出一比較值； 一搜尋控制電路，耦接所述比較模塊，輸出一校正值，并以所述比較值逐步取代所述校正值的每一位；以及 一第一正反器，耦接所述搜尋控制電路，栓鎖并輸出所述校正值。
5.根據(jù)權(quán)利要求4所述的振蕩器校正電路，其特征在于，所述比較模塊包括: 一期望值單元，提供一期望值； 一頻率計(jì)數(shù)器，耦接所述振蕩器，在所述校正信號設(shè)立之后，計(jì)算所述參考時(shí)鐘脈沖信號的一個(gè)周期之中，所述振蕩時(shí)鐘脈沖信號的周期數(shù)，并輸出所述周期數(shù)；以及 一比較器，耦接所述期望值單元、所述頻率計(jì)數(shù)器、以及所述搜尋控制電路，根據(jù)所述周期數(shù)和所述期望值的比較結(jié)果輸出所述比較值。
6.根據(jù)權(quán)利要求1所述的振蕩器校正電路，其特征在于，所述刻錄模塊在所述振蕩器所屬的集成電路啟動(dòng)之后輸出所述非易失性存儲器存儲的所述校正值，而且所述振蕩器校正電路更包括: 一多工器，耦接所述振蕩器、所述校正模塊、以及所述刻錄模塊，根據(jù)所述校正信號或一控制信號在所述校正模塊和所述刻錄模塊輸出的所述校正值其中擇一輸入所述振蕩器。
7.根據(jù)權(quán)利要求6所述的振蕩器校正電路，其特征在于，所述刻錄模塊更包括: 一刻錄控制電路，耦接所述校正模塊和所述非易失性存儲器，在所述刻錄信號設(shè)立之后將所述校正值刻錄至所述非易失性存儲器；以及 一第二正反器，耦接所述非易失性存儲器和所述多工器，在所述集成電路啟動(dòng)之后載入并輸出所述非易失性存儲器存儲的所述校正值。
8.一種集成電路，包括一振蕩器校正電路，其特征在于，所述振蕩器校正電路包括: 一振蕩器，輸出一振蕩時(shí)鐘脈沖信號，包括多個(gè)阻抗元件，其中一校正值控制至少一個(gè)所述阻抗元件的阻抗值，而所述多個(gè)阻抗元件的阻抗值決定所述振蕩時(shí)鐘脈沖信號的頻率;一校正模塊，耦接所述振蕩器，在一校正信號設(shè)立之后，根據(jù)所述振蕩時(shí)鐘脈沖信號和一參考時(shí)鐘脈沖信號，通過二分搜尋法逐步取代所述校正值的每一位并輸出所述校正值，其中所述參考時(shí)鐘脈沖信號為所述振蕩時(shí)鐘脈沖信號的頻率正確時(shí)所對應(yīng)的時(shí)鐘脈沖信號；以及 一刻錄模塊，耦接所述校正模塊，包括一非易失性存儲器，在一刻錄信號設(shè)立之后將所述校正值刻錄至所述非易失性存儲器。
9.一種振蕩器校正方法,用于校正一振蕩器,所述振蕩器依據(jù)一校正值輸出一振蕩時(shí)鐘脈沖信號，其特征在于，所述校正值決定所述振蕩時(shí)鐘脈沖信號的頻率，所述振蕩器校正方法包括: 在一校正信號設(shè)立之后，根據(jù)所述振蕩時(shí)鐘脈沖信號和一參考時(shí)鐘脈沖信號的頻率倍數(shù)關(guān)系決定并輸出所述校正值；以及 在校正完成后設(shè)立一刻錄信號，并將所述校正值刻錄至一非易失性存儲器。
10.根據(jù)權(quán)利要求9所述的振蕩器校正方法，其特征在于，根據(jù)所述頻率倍數(shù)關(guān)系校正所述振蕩器并輸出所述校正值的步驟包括: 在所述校正信號設(shè)立之后根據(jù)所述頻率倍數(shù)關(guān)系輸出一比較值； 輸出所述校正值，并以所述比較值逐步取代所述校正值的每一位；以及 栓鎖所述校正值，并輸出所述校正值至所述振蕩器。
11.根據(jù)權(quán)利要求9所述的振蕩器校正方法，其特征在于，校正所述振蕩器并輸出所述校正值的步驟包括: 使用二分搜尋法逐步取代所述校正值的每一位并輸出所述校正值。
12.根據(jù)權(quán)利要求10所述的振蕩器校正方法，其特征在于，根據(jù)所述頻率倍數(shù)關(guān)系輸出所述比較值的步驟包括: 在所述校正信號設(shè)立之后，計(jì)算所述參考時(shí)鐘脈沖信號的一個(gè)周期之中，所述振蕩時(shí)鐘脈沖信號的周期數(shù)；以及 根據(jù)所述周期數(shù)和一期望值的比較輸出所述比較值。
13.根據(jù)權(quán)利要求10所述的振蕩器校正方法，其特征在于，所述校正值為k位的二進(jìn)位數(shù)，所述校正值的第O位為最低有效位，所述校正值的第k-ι位為最高有效位，k為預(yù)設(shè)正整數(shù)，而且輸出所述校正值并以所述比較值逐步取代所述校正值的每一位的步驟包括: 在所述校正信號設(shè)立時(shí)，先將所述校正值的第k-ι位設(shè)為1，其余位設(shè)為O ;以及 在所述參考時(shí)鐘脈沖信號的第i個(gè)周期，將所述比較值設(shè)定為所述校正值的第k-1位，其中i為整數(shù)而且I < i < k，若i小于k，則將所述校正值的第k-1-ι位設(shè)定為I。
14.根據(jù)權(quán)利要求9所述的振蕩器校正方法，其特征在于，所述振蕩器校正方法更包括: 在所述振蕩器所屬的集成電路啟動(dòng)之后，輸出所述非易失性存儲器存儲的所述校正值；以及 根據(jù)所述校正信號或一控制信號，在根據(jù)所述頻率倍數(shù)關(guān)系所決定的所述校正值和所述非易失性存儲器所存儲的所述校正值其中擇一輸入所述振蕩器。
15.根據(jù)權(quán)利要求14所述的振蕩器校正方法，其特征在于，在所述校正值其中擇一輸入所述振蕩器的步驟包括:當(dāng)所述校正 信號設(shè)立時(shí)，選擇根據(jù)所述頻率倍數(shù)關(guān)系所決定的所述校正值；以及當(dāng)所述校正信號重置時(shí)，選擇所述非易失性存儲器所存儲的所述校正值。
【文檔編號】H03K3/011GK103973266SQ201310131575
【公開日】2014年8月6日 申請日期:2013年4月16日 優(yōu)先權(quán)日:2013年1月31日
【發(fā)明者】游宗榜 申請人:新唐科技股份有限公司