一種高增益寬動(dòng)態(tài)范圍cmos跨阻放大器的制造方法
【專利摘要】本發(fā)明提供一種高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，包括：級(jí)聯(lián)的推挽反相器組成的前饋通路，其輸入端輸入小電流信號(hào)，其輸出端輸出大電壓信號(hào)；反饋電阻，連接在所述前饋通路的輸入端與輸出端之間；自動(dòng)增益控制通路，連接在所述前饋通路的輸入端與輸出端之間，并與所述反饋電阻并聯(lián)；分流管，連接在所述前饋通路的輸入端與電阻分壓器之間；電阻分壓器，連接在所述分流管與所述前饋通路的輸出端之間，用于控制分流管的導(dǎo)通與關(guān)斷。本發(fā)明的方案可以對(duì)接收到的微弱信號(hào)進(jìn)行高增益、低噪聲地放大，尤其對(duì)于輸入電流信號(hào)的動(dòng)態(tài)范圍進(jìn)行了有效拓寬，同時(shí)電路具有設(shè)計(jì)簡單和單片集成的特點(diǎn)。
【專利說明】-種高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電路領(lǐng)域，特別是指一種高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器。

【背景技術(shù)】
[0002] 在光纖通信系統(tǒng)中，前置放大器對(duì)整個(gè)系統(tǒng)的性能諸如速度、靈敏度、信噪比等都 有重大影響。根據(jù)偏置電阻的特點(diǎn)，可選擇的前置放大器有三種：低阻抗放大器，跨阻放大 器和高阻抗放大器。低阻抗放大器結(jié)構(gòu)簡單，帶寬大，但是增益不夠高，并且噪聲較大，而高 阻抗放大器靈敏度高，噪聲小，但是具有帶寬小和動(dòng)態(tài)范圍窄的缺點(diǎn)，選擇跨阻放大器，能 在這些性能要求中取得很好的折中。
[0003] 當(dāng)發(fā)射端離接收端很遠(yuǎn)時(shí)，信號(hào)經(jīng)過長距離光纖后衰減，這時(shí)要求跨阻放大器具 有較高的增益用來對(duì)接收的微弱電流信號(hào)進(jìn)行放大，轉(zhuǎn)換成電壓信號(hào)以供后級(jí)處理。當(dāng)發(fā) 射端離接收端很近時(shí)，接收電流較大，電路可能飽和從而不能正常響應(yīng)。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明要解決的技術(shù)問題是提供一種高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器。對(duì)接 收到的微弱信號(hào)進(jìn)行高增益、低噪聲地放大，尤其對(duì)于輸入電流信號(hào)的動(dòng)態(tài)范圍進(jìn)行了有 效拓寬，同時(shí)電路具有設(shè)計(jì)簡單和單片集成的特點(diǎn)。
[0005] 為解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供一種高增益寬動(dòng)態(tài)范圍CMOS跨阻放 大器，包括：
[0006] 級(jí)聯(lián)的推挽反相器組成的前饋通路，其輸入端輸入小電流信號(hào)，其輸出端輸出大 電壓信號(hào)；
[0007] 反饋電阻，連接在所述前饋通路的輸入端與輸出端之間；
[0008] 自動(dòng)增益控制通路，連接在所述前饋通路的輸入端與輸出端之間，并與所述反饋 電阻并聯(lián)；
[0009] 分流管，連接在所述前饋通路的輸入端與電阻分壓器之間；
[0010] 電阻分壓器，連接在所述分流管與所述前饋通路的輸出端之間，用于控制分流管 的導(dǎo)通與關(guān)斷。
[0011] 其中，所述前饋通路包括：級(jí)聯(lián)的第一級(jí)推挽反相器、第二級(jí)推挽反相器以及第三 級(jí)推挽反相器。
[0012] 其中，所述第一級(jí)推挽反相器包括：第一 PM0S晶體管、第二NM0S晶體管和第三 NM0S晶體管；
[0013] 其中，所述第一 PM0S晶體管的源極連接電源電壓Vdd，所述第二NM0S晶體管的源 極連接地信號(hào)gnd，所述第一 PM0S晶體管的柵極和所述第二NM0S晶體管的柵極均連接所述 前饋通路的輸入端，輸入電壓為Vin，所述第一 PM0S晶體管的漏極和所述第二NM0S晶體管 的漏極均連接所述第三NM0S晶體管的柵極和漏極，所述第三NM0S晶體管的源極連接地信 號(hào) gnd。
[0014] 其中，所述第二級(jí)推挽反相器包括：第四PM0S晶體管、第五NM0S晶體管以及第六 NM0S晶體管；
[0015] 其中，所述第四PM0S晶體管的源極連接所述電源電壓Vdd，所述第五NM0S晶體管 的源極連接所述地信號(hào)gnd，所述第四PM0S晶體管的柵極和所述第五NM0S晶體管的柵極均 連接所述第三NM0S晶體管的漏極，所述第四PM0S晶體管的漏極和所述第五NM0S晶體管的 漏極均連接所述第六NM0S晶體管的柵極和漏極，所述第六NM0S晶體管的源極連接所述地 信號(hào)gnd。
[0016] 其中，所述第三級(jí)推挽反相器包括：第七PM0S晶體管、第八NM0S晶體管以及第九 NM0S晶體管；
[0017] 其中，所述第七PM0S晶體管的源極連接所述電源電壓Vdd，所述第八NM0S晶體管 的源極連接所述地信號(hào)gnd，所述第七PM0S晶體管的柵極和所述第八NM0S晶體管的柵極均 連接所述第六NM0S晶體管的漏極，所述第七PM0S晶體管的漏極和所述第八NM0S晶體管的 漏極均連接所述第九NM0S晶體管的柵極和漏極，所述第九NM0S晶體管的源極連接所述地 信號(hào)gnd，所述前饋通路的輸出端連接第九NM0S晶體管的漏極，且所述輸出端的輸出電壓 為V-。
[0018] 其中，所述自動(dòng)增益控制通路包括：第十NM0S晶體管以及與所述第十NM0S晶體管 串聯(lián)的一電阻；
[0019] 其中，所述第十NM0S晶體管的柵極和所述電阻的一端均連接所述前饋通路的輸 出端，所述第十NM0S晶體管的漏極連接所述電阻的另一端，所述第十NM0S晶體管的源極連 接所述前饋通路的輸入端。
[0020] 其中，所述分流管為第十一 NM0S晶體管，所述電阻分壓器包括：第一分壓電阻以 及第二分壓電阻；
[0021] 其中，所述第一分壓電阻的一端連接所述前饋通路的輸出端，所述第一分壓電阻 的另一端和所述第二分壓電阻的一端均連接所述第十一 NM0S晶體管的柵極，所述第二分 壓電阻的另一端和所述第十一 NM0S晶體管的源極均連接地信號(hào)gnd，所述第十一 NM0S晶體 管的漏極連接所述前饋通路的輸入端。
[0022] 其中，所述第一分壓電阻的阻值大于第二分壓電阻的阻值。
[0023] 本發(fā)明的上述技術(shù)方案的有益效果如下：
[0024] 高增益：采用級(jí)聯(lián)推挽反相器，尤其是三級(jí)級(jí)聯(lián)推挽反相器，第一 PM0S晶體管、第 二NM0S晶體管、第四PM0S晶體管、第五NM0S晶體管、第七PM0S晶體管、第八NM0S晶體管均 偏置在飽和區(qū)作為放大管從而獲得高增益，第三NM0S晶體管、第六NM0S晶體管、第九NM0S 晶體管作為有源負(fù)載晶體管，減小了密勒效應(yīng)，防止過沖；
[0025] 寬動(dòng)態(tài)范圍：第十NM0S晶體管和電阻R3構(gòu)成自動(dòng)增益控制通路，當(dāng)輸出電壓達(dá)到 第十NM0S晶體管的閾值電壓使其導(dǎo)通，從而減小了整個(gè)電路的跨阻增益，拓寬了輸入電流 的動(dòng)態(tài)范圍，第十一 NM0S晶體管作為分流管，由電阻分壓器&和R2控制其開關(guān)，進(jìn)一步增 大了輸入電流的動(dòng)態(tài)范圍，提高了電路的輸入電流過驅(qū)能力；
[0026] 結(jié)構(gòu)簡單：傳統(tǒng)的自動(dòng)增益控制通路由一個(gè)峰值檢測器，一個(gè)比較器和一個(gè)積分 器構(gòu)成，本發(fā)明跨阻放大器中的自動(dòng)增益控制通路僅由一個(gè)NM0S晶體管和一個(gè)電阻串聯(lián) 而成，第十NM0S晶體管的控制電壓直接由輸出電平提供，大大降低了設(shè)計(jì)的復(fù)雜性，同時(shí)， 反饋電阻上的壓降作為輸入電壓，不需要額外的偏置，減小了功耗和芯片面積。

【專利附圖】

【附圖說明】
[0027] 圖la為本發(fā)明的推挽反相器的基本結(jié)構(gòu)示意圖；
[0028] 圖lb為圖1的小信號(hào)等效電路示意圖；
[0029] 圖2為本發(fā)明的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0030] 為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具 體實(shí)施例進(jìn)行詳細(xì)描述。
[0031] 如圖la、圖lb所示，為本發(fā)明的實(shí)施例中采用的推挽反相器的基本結(jié)構(gòu)。圖la 中，Vdd是電源電壓，gnd是地信號(hào)，放大管仏和仏同時(shí)工作在飽和區(qū)，從而使電路的跨導(dǎo) 和增益帶寬積最大。反饋電阻R F為A和M2提供偏置并且調(diào)節(jié)輸入匹配，M3是有源負(fù)載，使 得札和M 2能擴(kuò)大其寬長比從而防止過沖，是輸出電壓信號(hào)。
[0032] 圖lb中，IjP Cp分別是光電二極管的等效電流和寄生電容，Cgsl和Cgs2為札和Μ 2 的柵-源寄生電容，Cgdl和Cgd2為札和Μ2的柵-漏寄生電容，g ml和gm2分別為札和Μ2的跨 導(dǎo)，Vgs為Α和Μ 2的柵-源電壓，&為負(fù)載電阻，其表達(dá)式為：
[0033]

【權(quán)利要求】
1. 一種高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，包括： 級(jí)聯(lián)的推挽反相器組成的前饋通路，其輸入端輸入小電流信號(hào)，其輸出端輸出大電壓 信號(hào)； 反饋電阻，連接在所述前饋通路的輸入端與輸出端之間； 自動(dòng)增益控制通路，連接在所述前饋通路的輸入端與輸出端之間，并與所述反饋電阻 并聯(lián)； 分流管，連接在所述前饋通路的輸入端與電阻分壓器之間； 電阻分壓器，連接在所述分流管與所述前饋通路的輸出端之間，用于控制分流管的導(dǎo) 通與關(guān)斷。
2. 根據(jù)權(quán)利要求1所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述前饋 通路包括：級(jí)聯(lián)的第一級(jí)推挽反相器、第二級(jí)推挽反相器以及第三級(jí)推挽反相器。
3. 根據(jù)權(quán)利要求2所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述第一 級(jí)推挽反相器包括：第一 PM0S晶體管、第二NM0S晶體管和第三NM0S晶體管； 其中，所述第一 PM0S晶體管的源極連接電源電壓Vdd，所述第二NM0S晶體管的源極連 接地信號(hào)gnd，所述第一 PM0S晶體管的柵極和所述第二NM0S晶體管的柵極均連接所述前饋 通路的輸入端，輸入電壓為Vin，所述第一PM0S晶體管的漏極和所述第二NM0S晶體管的漏極 均連接所述第三NM0S晶體管的柵極和漏極，所述第三NM0S晶體管的源極連接地信號(hào)gnd。
4. 根據(jù)權(quán)利要求3所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述第二 級(jí)推挽反相器包括：第四PM0S晶體管、第五NM0S晶體管以及第六NM0S晶體管； 其中，所述第四PM0S晶體管的源極連接所述電源電壓Vdd，所述第五NM0S晶體管的源 極連接所述地信號(hào)gnd，所述第四PM0S晶體管的柵極和所述第五NM0S晶體管的柵極均連接 所述第三NM0S晶體管的漏極，所述第四PM0S晶體管的漏極和所述第五NM0S晶體管的漏極 均連接所述第六NM0S晶體管的柵極和漏極，所述第六NM0S晶體管的源極連接所述地信號(hào) gnd〇
5. 根據(jù)權(quán)利要求4所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述第三 級(jí)推挽反相器包括：第七PM0S晶體管、第八NM0S晶體管以及第九NM0S晶體管； 其中，所述第七PM0S晶體管的源極連接所述電源電壓Vdd，所述第八NM0S晶體管的源 極連接所述地信號(hào)gnd，所述第七PM0S晶體管的柵極和所述第八NM0S晶體管的柵極均連 接所述第六NM0S晶體管的漏極，所述第七PM0S晶體管的漏極和所述第八NM0S晶體管的漏 極均連接所述第九NM0S晶體管的柵極和漏極，所述第九NM0S晶體管的源極連接所述地信 號(hào)gnd，所述前饋通路的輸出端連接第九匪0S晶體管的漏極，且所述輸出端的輸出電壓為 V〇Ut ?
6. 根據(jù)權(quán)利要求1所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述自動(dòng) 增益控制通路包括：第十NM0S晶體管以及與所述第十NM0S晶體管串聯(lián)的一電阻； 其中，所述第十NM0S晶體管的柵極和所述電阻的一端均連接所述前饋通路的輸出端， 所述第十NM0S晶體管的漏極連接所述電阻的另一端，所述第十NM0S晶體管的源極連接所 述前饋通路的輸入端。
7. 根據(jù)權(quán)利要求1所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述分流 管為第十一 NM0S晶體管，所述電阻分壓器包括：第一分壓電阻以及第二分壓電阻； 其中，所述第一分壓電阻的一端連接所述前饋通路的輸出端，所述第一分壓電阻的另 一端和所述第二分壓電阻的一端均連接所述第十一 NMOS晶體管的柵極，所述第二分壓電 阻的另一端和所述第十一NMOS晶體管的源極均連接地信號(hào)gnd，所述第十一NMOS晶體管的 漏極連接所述前饋通路的輸入端。
8.根據(jù)權(quán)利要求7所述的高增益寬動(dòng)態(tài)范圍CMOS跨阻放大器，其特征在于，所述第一 分壓電阻的阻值大于第二分壓電阻的阻值。
【文檔編號(hào)】H03F3/08GK104104339SQ201310132154
【公開日】2014年10月15日 申請(qǐng)日期:2013年4月15日 優(yōu)先權(quán)日:2013年4月15日
【發(fā)明者】劉簾曦, 鄒姣, 朱樟明, 楊銀堂, 牛越 申請(qǐng)人:西安電子科技大學(xué)