專利名稱：一種憶阻器等效模擬電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電路設(shè)計(jì)技術(shù)領(lǐng)域，涉及一種憶阻器等效模擬電路，具體涉及一種實(shí)現(xiàn)符合TiO2憶阻器電壓、電流關(guān)系的模擬電路。
背景技術(shù)：
憶阻器是繼電阻、電容和電感之后的第四種基本電路元件，2008年惠普實(shí)驗(yàn)室實(shí)現(xiàn)了憶阻器。憶阻器具有非易失性和納米尺度結(jié)構(gòu)，還具有脈沖狀態(tài)工作和調(diào)節(jié)神經(jīng)元突觸的理想特性，憶阻器可應(yīng)用于非遺失性存儲器和人工神經(jīng)網(wǎng)絡(luò)。但是，由于納米技術(shù)存在實(shí)現(xiàn)困難和成本高的缺陷，憶阻器目前還未作為一個實(shí)際的元件走向市場。因而，設(shè)計(jì)一種憶阻器等效電路并用其替代實(shí)際憶阻器進(jìn)行實(shí)驗(yàn)和應(yīng)用研究具有重要意義。即使憶阻器商用化以后，也是以大規(guī)模集成電路的形式存在，難有單獨(dú)分離的納米級憶阻器可以利用，因此，利用憶阻器等效電路代替實(shí)際TiO2憶阻器進(jìn)行應(yīng)用電路設(shè)計(jì)將具有長遠(yuǎn)的意義與價(jià)值。目前，雖已報(bào)導(dǎo)了少量的憶阻器仿真器模型，但以PSPICE仿真模型居多，而少數(shù)的幾個由硬件等效電路構(gòu)成的等效電路，有的原理較為復(fù)雜，導(dǎo)致實(shí)際應(yīng)用中難以實(shí)現(xiàn)；有的則誤差較大，難以精確模擬實(shí)際憶阻器的特性。因此，設(shè)計(jì)一種原理簡單、精確的憶阻器等效電路具有重要意義。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)存在的上述不足，本發(fā)明提供了一種TiO2憶阻器等效模擬電路，用以模擬憶阻器的伏安特性，替代實(shí)際憶阻器進(jìn)行實(shí)驗(yàn)和應(yīng)用及研究。本發(fā)明解決技術(shù)問題所采取的技術(shù)方案如下:一種憶阻器等效模擬電路，包括電阻網(wǎng)絡(luò)、集成運(yùn)算放大器Ul和乘 法器U2，電阻網(wǎng)絡(luò)的兩端分別連接輸入端(A、B),電阻網(wǎng)絡(luò)與集成運(yùn)算放大器Ul相連，集成運(yùn)算放大器Ul用于實(shí)現(xiàn)電壓跟隨、反向放大和積分運(yùn)算；集成運(yùn)算放大器Ul與乘法器U2相連，乘法器U2與電阻網(wǎng)絡(luò)相連，乘法器U2用于實(shí)現(xiàn)信號的相乘。優(yōu)選的，電阻網(wǎng)絡(luò)包括電阻R1、電阻R7，電阻Rl與電阻R7相連，電阻R1、電阻R7的另一端分別連接所述的輸入端(A、B)。進(jìn)一步優(yōu)選的，集成運(yùn)算放大器Ul采用LM324 ;集成運(yùn)算放大器Ul的第3引腳通過電阻Rl接地。再進(jìn)一步優(yōu)選的，集成運(yùn)算放大器Ul的第I引腳與第2引腳短接，第4引腳接電源VCC，第11引腳接電源VEE ;所述集成運(yùn)算放大器Ul的第I引腳通過電阻R2與第6引腳相連，第5引腳接地，第6引腳通過電阻R3接第7引腳，第7引腳通過電阻R6接第9引腳；第8引腳通過電容Cl與第9引腳相連；第10引腳接地；第12、13、14引腳懸空。更進(jìn)一步優(yōu)選的，乘法器U2采用AD633JN ;所述乘法器U2的Xl引腳接集成運(yùn)算放大器Ul的第8引腳，Yl引腳與集成運(yùn)算放大器Ul的第7引腳相連，X2引腳和Y2引腳接地，VS+引腳接電源VCC，VS-引腳接電源VEE，Z引腳接地，W引腳通過電阻R7接地。本發(fā)明設(shè)計(jì)了一種能夠?qū)崿F(xiàn)TiO2憶阻器伏安特性的模擬等效電路，該模擬電路只含I個集成運(yùn)放和I個乘法器，結(jié)構(gòu)簡單，在目前及將來無法獲得納米級單個孤立憶阻器器件的情況下，可代替實(shí)際TiO2憶阻器實(shí)現(xiàn)與憶阻器相關(guān)的電路設(shè)計(jì)、實(shí)驗(yàn)及應(yīng)用，對憶阻器的特性和應(yīng)用研究具有重要的意義。本發(fā)明設(shè)計(jì)的實(shí)現(xiàn)憶阻器的模擬電路，其利用模擬電路實(shí)現(xiàn)TiO2憶阻器伏安特性，具體實(shí)現(xiàn)了 TiO2憶阻器伏安特性。本發(fā)明利用集成運(yùn)算電路實(shí)現(xiàn)憶阻器特性中的相應(yīng)運(yùn)算，其中，集成運(yùn)算放大器主要用以實(shí)現(xiàn)電壓跟隨、電壓反相放大和電流的積分運(yùn)算，模擬乘法器用以實(shí)現(xiàn)電流積分與電流的乘積。


圖1是本發(fā)明的電路結(jié)構(gòu)框圖。圖2是本發(fā)明憶阻器等效模擬電路原理圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明優(yōu)選實(shí)施例作詳細(xì)說明。本發(fā)明的理論出發(fā)點(diǎn)是TiO2憶阻器伏安特性的一般表達(dá)式:
權(quán)利要求
1.一種憶阻器等效模擬電路，其特征是包括電阻網(wǎng)絡(luò)、集成運(yùn)算放大器Ul和乘法器U2,電阻網(wǎng)絡(luò)的兩端分別連接輸入端(A、B)，電阻網(wǎng)絡(luò)與集成運(yùn)算放大器Ul相連，集成運(yùn)算放大器Ul用于實(shí)現(xiàn)電壓跟隨、反向放大和積分運(yùn)算；集成運(yùn)算放大器Ul與乘法器U2相連，乘法器U2與電阻網(wǎng)絡(luò)相連，乘法器U2用于實(shí)現(xiàn)信號的相乘。
2.根據(jù)權(quán)利要求1所述的憶阻器等效模擬電路，其特征在于:所述的電阻網(wǎng)絡(luò)包括電阻R1、電阻R7，電阻Rl與電阻R7相連，電阻R1、電阻R7的另一端分別連接所述的輸入端(A、B)。
3.根據(jù)權(quán)利要求2所述的憶阻器等效模擬電路，其特征在于:所述的集成運(yùn)算放大器Ul采用LM324 ;集成運(yùn)算放大器Ul的第3引腳通過電阻Rl接地。
4.根據(jù)權(quán)利要求3所述的憶阻器等效模擬電路，其特征在于:所述集成運(yùn)算放大器Ul的第I引腳與第2引腳短接，第4引腳接電源VCC，第11引腳接電源VEE ;所述集成運(yùn)算放大器Ul的第I引腳通過電阻R2與第6引腳相連，第5引腳接地，第6引腳通過電阻R3接第7引腳，第7引腳通過電阻R6接第9引腳；第8引腳通過電容Cl與第9引腳相連；第10引腳接地；第12、13、14引腳懸空。
5.根據(jù)權(quán)利要求4所述的憶阻器等效模擬電路，其特征在于:所述的乘法器U2采用AD633JN ;所述乘法器U2的Xl引腳接集成運(yùn)算放大器Ul的第8引腳，Yl引腳與集成運(yùn)算放大器Ul的第7引腳相連，X2引腳和Y2引腳接地，VS+引腳接電源VCC，VS-引腳接電源VEE, Z引腳接地，W引腳 通過電阻R7接地。
全文摘要
本發(fā)明公開了一種憶阻器等效模擬電路，包括電阻網(wǎng)絡(luò)、集成運(yùn)算放大器U1和乘法器U2，電阻網(wǎng)絡(luò)的兩端分別連接輸入端(A、B)，電阻網(wǎng)絡(luò)與集成運(yùn)算放大器U1相連，集成運(yùn)算放大器U1用于實(shí)現(xiàn)電壓跟隨、反向放大和積分運(yùn)算；集成運(yùn)算放大器U1與乘法器U2相連，乘法器U2與電阻網(wǎng)絡(luò)相連，乘法器U2用于實(shí)現(xiàn)信號的相乘。本發(fā)明提供了一種TiO2憶阻器等效模擬電路，用以模擬憶阻器的伏安特性，替代實(shí)際憶阻器進(jìn)行實(shí)驗(yàn)和應(yīng)用及研究。
文檔編號H03K19/00GK103219983SQ201310132250
公開日2013年7月24日 申請日期2013年4月16日 優(yōu)先權(quán)日2013年4月16日
發(fā)明者王光義, 賀潔玲, 蘇平 申請人:杭州電子科技大學(xué)