專利名稱：兩級分塊crc運算的快速配置方法
技術領域：
本發(fā)明涉及兩級分塊CRC運算的快速配置方法，屬于通信技術領域。
背景技術：
CRC編碼是一種常用的錯誤檢驗碼，寬帶碼分多址/時分-同步碼分多址/長期演進系統(tǒng)(WCDMA/TD-SCDMA/LTE)等各版本的協議中都使用了多種不同長度的CRC運算(包括校驗值生成與校驗)，以保證各種傳輸格式下信息傳輸的正確性。CRC編碼是一種系統(tǒng)循環(huán)碼，編碼后的數據分為信息序列和校驗序列兩部分，信息序列在左，校驗序列在右。CRC編碼作為一種循環(huán)碼，其校驗序列每循環(huán)一位，都可能作為某一特定消息序列的校驗序列。一般原理:發(fā)送信息序列bQV..VA對應多項式為M(X) =M1^b1Xk-1...+bHX+bk，生成多項式G⑴=PmX1^PnrlXm'"+Ριχ+Ρ。，校驗序列R⑴=M(X) XXVodG(X)對應多項式為R ⑴=IV1Xm-WiV2Xm-2…+rj+r。，發(fā)送序列 Ms(X)=M(X) XXm+R(X);接收序列 Mk(X)，如果無差錯接收Mr⑴=Ms⑴，則Mr⑴modG⑴=0，否則出錯。由上可知生成CRC校驗位和對接收序列進行校驗都通過以G(X)為模做除法的方式來實現；除法電路通常使用反饋移位寄存器來實現，

圖1為一種現有的CRC校驗生成電路，圖2、圖3為申請?zhí)枮?01210401213.6、名稱為“CRC逆序串行解碼算法、擴展的并行逆序解碼方法及裝置”中給出的先進先出的CRC正序校驗電路和后進先出的CRC逆序校驗電路的示意圖。三類運算電路結構相同，對于該結構的優(yōu)化，相關文獻給出了多種優(yōu)化方法:并行位寬、查表法、分塊處理等。上述方法部分涉及多項式計算，對于不同長度的CRC編碼、解碼難以推廣，無法實現快速配置；部分仍采用順序處理結構，通過增加并行計算位寬提高運行速度，無法滿足超高速鏈路需求。

發(fā)明內容
有鑒于此，本發(fā)明的主要目的是針對三類相同電路結構提出一種兩級分塊CRC運算的快速配置方法，第一級分塊用于并行處理的多通道設置，第二級分塊用于順序處理的通道內并行位寬設置，不僅能夠快速配置校驗值生成和正序、逆序校驗，并且能夠利用并行結構進一步的提高CRC的運算速度。為達到上述目的，本發(fā)明的技術方案是這樣實現的:提供一種兩級分塊CRC運算的快速配置方法，第一級分塊處理包括如下步驟:步驟1:將L位輸入處理序列V \的最后m位，直接作為通道O的輸出，即
Cq- (<3-L-m+l...4-1 );步驟2:剩余序列a「..an從右往左被分成η塊，每塊長度為W，若所在數據塊長度小于W，前面補零使數據塊長度為W，依次放入通道i中處理，通過第二級分塊處理獲得
Ci,其中《= L~m/w (丨.1表示向上取整數)，i=l, 2,..., η ；
步驟3:將所有通道內的計算結果異或，求得
權利要求
1.一種兩級分塊CRC運算的快速配置方法，其特征在于: 第一級分塊處理包括如下步驟: 步驟1:將L位輸入處理序列士…化的最后m位，直接作為通道O的輸出，
2.根據權利要求1所述的兩級分塊CRC運算的快速配置方法，其特征在于: 生成CRC校驗值時,所述L位輸入處理序列(a^aLXxm...，x2, X1, b0, lv“bk，O0),其中xm…，x2, X1為寄存器高位到低位的初始狀態(tài)值，Idci, Ivbk為發(fā)送序列,Onri…Oci為m位零比特；R值為生成的CRC校驗值。
3.根據權利要求1所述的兩級分塊CRC運算的快速配置方法，其特征在于: 正序校驗CRC值時,所述L位輸入處理序列(araL^Xf, x2, X1, b0, Id1…匕，^1--T0),其中XnZ^XhX1為寄存器高位到低位的初始狀態(tài)值，為發(fā)送序列與校驗值構成的接收序列；R值為全零時校驗正確，否則校驗出錯。
4.根據權利要求1所述的兩級分塊CRC運算的快速配置方法，其特征在于: 逆序校驗CRC值時，所述L位輸入處理序列(an) = Ov..，Iv1, Ivb1, bj ,其中IV..，Iv1, bk…bp b0為發(fā)送序列與校驗值構成的接收序列的逆序；Jim Rt為CRC校驗值生成電路的寄存器低位到高位的初始狀態(tài)值X1, Xf，xm時，校驗正確，否則校驗出錯。
5.根據權利要求2或3所述的兩級分塊CRC運算的快速配置方法，其特征在于:所述第二級分塊處理的步驟2中，定義多項式G(X)的i次項的系數Pi SmXl階向 量卩的第^土行第^^其中^義…’-^卩的第“于第^彳為^即
6.根據權利要求4所述的兩級分塊CRC運算的快速配置方法，其特征在于: 所述第二級分塊處理的步驟2中，定義多項式G(X)的i次項的系數Pi SmXl階向 量？的第1行第1列，其中1=1，2，...，111-1，？的第111行第1列為1，即
全文摘要
本發(fā)明公開了一種兩級分塊CRC運算的快速配置方法，第一級分塊用于并行處理的多通道設置，第二級分塊用于順序處理的通道內并行位寬設置，本發(fā)明方法不僅能夠快速配置校驗值生成和正序、逆序校驗方法，并且能夠利用并行結構進一步的提高CRC運算的運算速度。采用多通道與并行位寬混合的結構，運算速度快，實現了魯棒的、可變并行通道數與并行位寬長度的高速CRC運算，便于軟硬件集成與實現，節(jié)省了電路系統(tǒng)開銷，提高了系統(tǒng)的運行效率。
文檔編號H03M13/09GK103199873SQ20131014171
公開日2013年7月10日 申請日期2013年4月23日 優(yōu)先權日2013年4月23日
發(fā)明者梁海華, 盤麗娜, 李克清, 趙秀蘭 申請人:常熟理工學院