連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器及其方法
【專利摘要】一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器及其方法，尤其是在最后幾個(gè)位決定期間中的每一個(gè)位決定期間，利用比較器連續(xù)對第一電位與取樣及數(shù)字模擬轉(zhuǎn)換電路上的第二電位進(jìn)行多次比較以得到多個(gè)比較結(jié)果，然后再由連續(xù)逼近式控制電路根據(jù)得到的多個(gè)比較結(jié)果來產(chǎn)生對應(yīng)的輸出位。
【專利說明】連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器及其方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種模擬數(shù)字轉(zhuǎn)換技術(shù)，特別涉及一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器 (SAR ADC)及其方法。
【背景技術(shù)】
[0002] 模擬數(shù)字轉(zhuǎn)換器（analog-to-digital converter ;ADC)有多種架構(gòu)，例如：快閃 式（flash) ADC、管路式（pipelined) ADC、連續(xù)逼近式（successive-approximation-regist er;SAR) ADC等。這些架構(gòu)各有各的優(yōu)點(diǎn)，通常會依據(jù)不同的應(yīng)用需求來選定。其中，連續(xù) 逼近式ADC較其他架構(gòu)消耗較低功率、較小面積及較低成本。
[0003] 傳統(tǒng)上，SAR ADC都是采用二元搜索算法（binary search algorithm)來得到與 輸入信號相匹配的數(shù)字輸出碼。在轉(zhuǎn)換過程中，根據(jù)每一次比較器的比較結(jié)果，SAR ADC 中的數(shù)字模擬轉(zhuǎn)換電路通常都需要加或減掉一個(gè)二進(jìn)制比例的電壓，到最后一個(gè)位周 期（bit cycle)結(jié)束之后，輸入信號與參考電壓的差距就會小于一個(gè)最低有效位（least significant bit ;LSB)。然而，當(dāng)輸入信號較小時(shí)，其容易受噪聲干擾(此干擾包括比較器、 芯片系統(tǒng)本身、電源的干擾等)，進(jìn)而導(dǎo)致發(fā)生誤判。
【發(fā)明內(nèi)容】
[0004] 在一實(shí)施例中，一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法包括：通過對一模擬信號進(jìn)行 取樣來產(chǎn)生一第一電位、利用一比較器根據(jù)該第一電位與該數(shù)字模擬轉(zhuǎn)換電路上連續(xù)發(fā)生 的多個(gè)第二電位依序產(chǎn)生多個(gè)輸出位、以及基于此些輸出位輸出一數(shù)字信號。于此，此些第 二電位分別對應(yīng)于這些輸出位。其中，最后一輸出位的產(chǎn)生步驟包括利用一比較器對第一 電位與最后一次發(fā)生的第二電位連續(xù)進(jìn)行多次比較，以得到多個(gè)第一比較結(jié)果、以及根據(jù) 此些第一比較結(jié)果產(chǎn)生最后一輸出位。
[0005] 在另一實(shí)施例中，一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法包括：通過對一模擬信號進(jìn) 行取樣來產(chǎn)生一第一電位、利用一比較器根據(jù)該第一電位與該數(shù)字模擬轉(zhuǎn)換電路上連續(xù)發(fā) 生的多個(gè)第二電位依序產(chǎn)生多個(gè)輸出位、以及基于此些輸出位輸出一數(shù)字信號。其中，此些 輸出位中的最后j個(gè)輸出位的產(chǎn)生步驟包括：利用一比較器對第一電位與最后一次發(fā)生的 第二電位連續(xù)進(jìn)行多次比較，以分別得到多個(gè)第一比較結(jié)果、以及根據(jù)這些第一比較結(jié)果 產(chǎn)生最后j個(gè)輸出位。于此，j為大于1的整數(shù)。
[0006] 在又一實(shí)施例中，一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器包括：一取樣及數(shù)字模擬轉(zhuǎn)換 電路、一比較器以及一連續(xù)逼近式控制電路。一連續(xù)逼近式控制電路包括：一第一決定模 塊、至少一第二決定模塊以及一輸出邏輯。第一決定模塊對應(yīng)于多個(gè)位決定期間中的最后 一個(gè)位決定期間，而各個(gè)第二決定模塊對應(yīng)于其余位決定期間的其中之一。
[0007] 取樣及數(shù)字模擬轉(zhuǎn)換電路通過對一模擬信號進(jìn)行取樣來產(chǎn)生一第一電位。于最后 一個(gè)位決定期間，比較器對第一電位與取樣及數(shù)字模擬轉(zhuǎn)換電路上的一第二電位連續(xù)進(jìn)行 多次比較以分別得到多個(gè)第一比較結(jié)果，并且第一決定模塊根據(jù)此些第一比較結(jié)果產(chǎn)生一 組最后輸出位。于其余位決定期間中的每一位決定期間，比較器對第一電位與第二電位進(jìn) 行一次比較以得到對應(yīng)的第二比較結(jié)果，以及對應(yīng)的第二決定模塊根據(jù)對應(yīng)的第二比較結(jié) 果來產(chǎn)生一輸出位，并根據(jù)對應(yīng)的第二比較結(jié)果來控制取樣及數(shù)字模擬轉(zhuǎn)換電路，以調(diào)整 在取樣及數(shù)字模擬轉(zhuǎn)換電路上的第二電位。輸出邏輯根據(jù)至少一輸出位及一組最后輸出位 來輸出一數(shù)字信號。
[0008] 綜上，根據(jù)本發(fā)明的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器（SAR ADC)及其方法針對最后幾 個(gè)位決定期間增加比較器的比較次數(shù)，以在不增加復(fù)雜的信號檢測裝置的狀況下有效降低 噪聲(例如：比較器、芯片系統(tǒng)本身、電源等所產(chǎn)生的噪聲干擾)對SAR ADC的信號噪聲比的 影響。再者，對于多次比較結(jié)果可利用多數(shù)決、平均再進(jìn)位或者特定的編碼方式，來進(jìn)一步 降低噪聲的能量。
【專利附圖】
【附圖說明】
[0009] 圖1為根據(jù)本發(fā)明一實(shí)施例的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器（SAR ADC)的概要示意 圖。
[0010] 圖2和圖3為根據(jù)本發(fā)明一實(shí)施例的連續(xù)逼近式（SAR)模擬數(shù)字轉(zhuǎn)換方法的概要 流程圖。
[0011] 圖4為圖1中的第一決定模塊的一實(shí)施例的概要示意圖。
[0012] 圖5為根據(jù)本發(fā)明另一實(shí)施例的SAR模擬數(shù)字轉(zhuǎn)換方法的部分流程圖。
[0013] 圖6為根據(jù)本發(fā)明另一實(shí)施例的SAR ADC的概要示意圖。
[0014] 圖7為圖6中的第一決定模塊的一實(shí)施例的概要示意圖。
[0015] 圖8和圖9為根據(jù)本發(fā)明又一實(shí)施例的SAR模擬數(shù)字轉(zhuǎn)換方法的部分流程圖。
[0016] 圖10為圖1中的連續(xù)逼近式控制電路的另一實(shí)施例的局部示意圖。
[0017] 圖11為根據(jù)本發(fā)明另一實(shí)施例的SAR ADC的局部示意圖。
[0018] 圖12為圖11中的系統(tǒng)時(shí)鐘、時(shí)鐘信號以及控制時(shí)鐘的一實(shí)施例的時(shí)序圖。
[0019] 【符號說明】
[0020] 10連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器（SAR ADC)
[0021] 110取樣及數(shù)字模擬轉(zhuǎn)換電路
[0022] 130比較器
[0023] 150連續(xù)逼近式控制電路
[0024] 151輸入邏輯
[0025] 153-1 ?153-N 決定模塊
[0026] 154產(chǎn)生單元
[0027] 154-1 ?154-3 產(chǎn)生單元
[0028] 155判定單元
[0029] 157輸出邏輯
[0030] 1571邏輯元件
[0031] 1573輸出單元
[0032] B1 ?B (Ν+j-l)輸出位
[0033] B[1:N]數(shù)字信號
[0034] B (N_l)_a 數(shù)字碼
[0035] B (N_l)_b 數(shù)字碼
[0036] B (N_l)_c 數(shù)字碼
[0037] BN_a 數(shù)字碼
[0038] BN_b 數(shù)字碼
[0039] BN_c 數(shù)字碼
[0040] CKc控制時(shí)鐘
[0041] CKs系統(tǒng)時(shí)鐘
[0042] CK1 ?CK (N+4)時(shí)鐘信號
[0043] 0UT_p比較結(jié)果
[0044] QUT_n比較結(jié)果
[0045] Sc數(shù)字控制信號
[0046] Valid有效信號
[0047] Vin模擬信號
[0048] VDD供應(yīng)電壓
[0049] VI第一電位
[0050] V2第二電位
[0051] S21對取樣模擬信號進(jìn)行取樣并保存
[0052] S23根據(jù)接收到的數(shù)字控制信號產(chǎn)生第二電位
[0053] S25對取樣及數(shù)字模擬轉(zhuǎn)換電路上的第一電位與取樣及數(shù)字模擬轉(zhuǎn)換電路上的第 二電位的進(jìn)行一次比較以得到一比較結(jié)果
[0054] S27根據(jù)此比較結(jié)果產(chǎn)生一輸出位
[0055] S29根據(jù)此比較結(jié)果將數(shù)字控制信號輸出給取樣及數(shù)字模擬轉(zhuǎn)換電路
[0056] S33根據(jù)接收到的數(shù)字控制信號產(chǎn)生第二電位
[0057] S35對取樣及數(shù)字模擬轉(zhuǎn)換電路上的第一電位與取樣及數(shù)字模擬轉(zhuǎn)換電路上的第 二電位的進(jìn)行一次比較以得到一比較結(jié)果
[0058] S37根據(jù)此比較結(jié)果產(chǎn)生一數(shù)字碼
[0059] S38根據(jù)對應(yīng)此些比較結(jié)果的數(shù)字碼產(chǎn)生一輸出位
[0060] S39根據(jù)此些比較結(jié)果將數(shù)字控制信號輸出給取樣及數(shù)字模擬轉(zhuǎn)換電路
[0061] S43根據(jù)接收到的數(shù)字控制信號產(chǎn)生第二電位
[0062] S45對取樣及數(shù)字模擬轉(zhuǎn)換電路上的第一電位與取樣及數(shù)字模擬轉(zhuǎn)換電路上的第 二電位的進(jìn)行一次比較以得到一比較結(jié)果
[0063] S47根據(jù)此比較結(jié)果產(chǎn)生一數(shù)字碼
[0064] S48根據(jù)對應(yīng)此些比較結(jié)果的數(shù)字碼產(chǎn)生最后的輸出位
[0065] S48'根據(jù)對應(yīng)此些比較結(jié)果的數(shù)字碼產(chǎn)生多個(gè)輸出位
[0066] S51基于所有的輸出位輸出一數(shù)字信號
【具體實(shí)施方式】
[0067] 圖1為根據(jù)本發(fā)明一實(shí)施例的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器（SAR ADC)的概要示意 圖。圖2和圖3為根據(jù)本發(fā)明一實(shí)施例的連續(xù)逼近式（SAR)模擬數(shù)字轉(zhuǎn)換方法的概要流程 圖。
[0068] 參照圖1，SAR ADC10包括一取樣及數(shù)字模擬轉(zhuǎn)換電路110、一比較器130以及一 連續(xù)逼近式控制電路150。
[0069] 取樣及數(shù)字模擬轉(zhuǎn)換電路110耦接至比較器130的兩個(gè)輸入端、比較器130的輸 出端耦接至連續(xù)逼近式控制電路150、并且連續(xù)逼近式控制電路150耦接至取樣及數(shù)字模 擬轉(zhuǎn)換電路110的控制端。
[0070] 參照圖2, SAR ADC10的運(yùn)作始于取樣階段（sampling phase)。在取樣階段期間， 連續(xù)逼近式控制電路150以數(shù)字控制信號Sc控制取樣及數(shù)字模擬轉(zhuǎn)換電路110,以致使取 樣及數(shù)字模擬轉(zhuǎn)換電路110對取樣模擬信號Vin進(jìn)行取樣并保存(步驟S21)。換言之，取樣 及數(shù)字模擬轉(zhuǎn)換電路110通過取樣模擬信號Vin來產(chǎn)生一第一電位VI。
[0071] 接著，SAR ADC10進(jìn)入位循環(huán)階段（bit-cycling phase),即轉(zhuǎn)換階段，以決定數(shù) 字輸出的轉(zhuǎn)換輸出。位循環(huán)階段包括依序連接的N個(gè)位決定期間。其中，N為大于1的整 數(shù)。在每個(gè)位決定期間，取樣及數(shù)字模擬轉(zhuǎn)換電路110會轉(zhuǎn)換一個(gè)位并產(chǎn)生一第二電位V2。 于此，取樣及數(shù)字模擬轉(zhuǎn)換電路110在同一位決定期間只轉(zhuǎn)換一個(gè)位，并且由最大有效位 (most significant bit ;MSB)開始轉(zhuǎn)換至最小有效位（least significant bit ;LSB)。
[0072] 在一些實(shí)施例中，連續(xù)逼近式控制電路150包括N個(gè)決定模塊153-1?153N以及 一輸出邏輯157。
[0073] 決定模塊153-1?153 (N-1)分別耦接在比較器130的輸出端與取樣及數(shù)字模擬 轉(zhuǎn)換電路110控制端之間。并且，決定模塊153-1?153 (N-1)的輸出端連接至輸出邏輯 157。決定模塊153-1?153 (N-1)中的每一者耦接至下一決定模塊。
[0074] N個(gè)決定模塊153-1?153N分別對應(yīng)于N個(gè)位決定期間，并且在各位決定期間，對 應(yīng)的決定模塊根據(jù)比較器130的輸出0UT_p、0UT_n決定一輸出位。
[0075] 為了方便描述，以下將決定模塊153-N稱之為第一決定模塊153-N，而其余決定模 塊153-1?153- (N-1)稱之為第二決定模塊153-1?153- (N-1)。
[0076] 在第1位決定期間，連續(xù)逼近式控制電路150將數(shù)字控制信號Sc輸出給取樣及 數(shù)字模擬轉(zhuǎn)換電路110。在一些實(shí)施例中，連續(xù)逼近式控制電路150根據(jù)第二決定模塊 153-1?153 (N-1)的輸出（S卩，輸出位B1?B (N-1))產(chǎn)生數(shù)字控制信號Sc。
[0077] 取樣及數(shù)字模擬轉(zhuǎn)換電路110再根據(jù)接收到的數(shù)字控制信號Sc產(chǎn)生第二電位V2 (步驟S23)。于此，數(shù)字控制信號Sc的最高(第一）位為"1"，而其余位為"0"。
[0078] 接著，比較器130對取樣及數(shù)字模擬轉(zhuǎn)換電路110上的第一電位VI與取樣及數(shù)字 模擬轉(zhuǎn)換電路110上的第二電位V2進(jìn)行一次比較以得到第1次比較結(jié)果0UT_p、0UT_n (步 驟S25)。于此，比較結(jié)果0UT_p、0UT_n為一差動信號。
[0079] 第二決定模塊153-1根據(jù)此次比較結(jié)果0UT_p、0UT_n產(chǎn)生一輸出位B1(步驟S27)。 舉例來說，假設(shè)第一電位VI為輸入信號Vin，而第二電位V2為數(shù)字控制信號Sc轉(zhuǎn)換后的模 擬輸出（VDAC)。此時(shí)，當(dāng)比較器130的比較結(jié)果0UT_p、0UT_n為模擬輸出VDAC小于輸入信 號Vin時(shí)，第二決定模塊153-1將輸出位B1的值設(shè)定為"1"，即，輸出信號B[1:N]的第1位 為1。反之，當(dāng)比較器130的比較結(jié)果0UT_p、0UT_n為模擬輸出VDAC大于或等于輸入信號 Vin時(shí)，第二決定模塊153-1將輸出位B1設(shè)定為"0"，S卩，輸出信號B[1:N]的第1位為0。
[0080] 并且，連續(xù)逼近式控制電路150根據(jù)此次比較結(jié)果0UT_p、0UT_n控制取樣及數(shù)字 模擬轉(zhuǎn)換電路110 (步驟S29)，以調(diào)整在取樣及數(shù)字模擬轉(zhuǎn)換電路110上的第二電位V2。 換言之，連續(xù)逼近式控制電路150根據(jù)第二決定模塊153-1所產(chǎn)生的輸出位Β1來調(diào)整并將 新的數(shù)字控制信號Sc輸出給取樣及數(shù)字模擬轉(zhuǎn)換電路110,以致使取樣及數(shù)字模擬轉(zhuǎn)換電 路110根據(jù)新的數(shù)字控制信號Sc產(chǎn)生第二電位V2(步驟S23)。以第1次比較結(jié)果0UT_p、 〇UT_n為模擬輸出VDAC小于輸入信號Vin為例，此時(shí)，數(shù)字控制信號Sc的最高(第一)位維 持為" 1"、次高(第二）位由"0"改設(shè)為" 1"，而其余位也維持為"0"。而取樣及數(shù)字模擬轉(zhuǎn) 換電路110則根據(jù)新的數(shù)字控制信號Sc產(chǎn)生第二電位V2。同樣地，若以第1次比較結(jié)果 0UT_p、0UT_n為模擬輸出VDAC不小于輸入信號Vin為例，數(shù)字控制信號Sc的最高(第一） 位則改設(shè)為"0"、次高(第二）位由"0"改設(shè)為" 1"，而其余位也維持為"0"。
[0081] 比較器130再次對取樣及數(shù)字模擬轉(zhuǎn)換電路110上的第一電位VI與取樣及數(shù)字 模擬轉(zhuǎn)換電路110上的第二電位V2的進(jìn)行一次比較，以得到第2次比較結(jié)果0UT_p、0UT_n (步驟S25)。
[0082] 第二決定模塊153-1再根據(jù)此次比較結(jié)果0UT_p、0UT_n產(chǎn)生(設(shè)定）對應(yīng)的輸出 位B2,即輸出信號B[1:N]的第2位(步驟S27)。
[0083] 并且，連續(xù)逼近式控制電路150根據(jù)此次比較結(jié)果0UT_p、0UT_n再次控制取樣及 數(shù)字模擬轉(zhuǎn)換電路110 (步驟S29)，以再次調(diào)整在取樣及數(shù)字模擬轉(zhuǎn)換電路110上的第二 電位V2。
[0084] 也就是說，通過反復(fù)依序執(zhí)行(步驟S23)、（步驟S25)、（步驟S27)及(步驟S29)， 直至完成倒數(shù)第2個(gè)位決定期間。此時(shí)，第二決定模塊153-1?153 (N-1)已分別產(chǎn)生(設(shè) 定）輸出位B1?B (N-1)，即輸出信號B[1:N]的第1位至第N-1位。
[0085] 于第N個(gè)位決定期間（S卩，最后位決定期間），比較器130重復(fù)對第一電位VI與第 二電位V2進(jìn)行比較以得到多個(gè)比較結(jié)果0UT_p、0UT_n，S卩，連續(xù)對第一電位VI與第二電位 V2進(jìn)行多次比較。為了方便描述，于第N個(gè)位決定期間所產(chǎn)生的比較結(jié)果0UT_p、0UT_n稱 之為第一比較結(jié)果〇UT_p、0UT_n，而其余位決定期間所產(chǎn)生的比較結(jié)果0UT_p、0UT_n稱之 為第二比較結(jié)果0UT_p、0UT_n。換言之，于最后位決定期間，比較器130連續(xù)進(jìn)行m次比較 而得到m個(gè)第一比較結(jié)果0UT_p、0UT_n。于此，m為大于1的整數(shù)。于最后位決定期間，t匕 較器130比較完成后，連續(xù)逼近式控制電路150不會根據(jù)每次的比較結(jié)果0UT_p、0UT_n控 制取樣及數(shù)字模擬轉(zhuǎn)換電路110去調(diào)整其上的第二電位V2,也就是說，于最后位決定期間， 連續(xù)逼近式控制電路150不會改變所輸出的數(shù)字控制信號Sc，以致使多次比較所使用的第 二電位V2維持不變。
[0086] 換言之，在同一個(gè)位循環(huán)階段中，第一決定模塊連續(xù)處理多個(gè)比較結(jié)果，而第二決 定模塊則僅處理一個(gè)比較結(jié)果。
[0087] 在一些實(shí)施例中，第一決定模塊153-N包括m個(gè)產(chǎn)生單兀154以及一判定單兀 155。m個(gè)產(chǎn)生單元154分別耦接在比較器130的輸出端與判定單元155的輸入端之間。
[0088] m個(gè)產(chǎn)生單元分別對應(yīng)于m個(gè)第一比較結(jié)果0UT_p、0UT_n，并且根據(jù)對應(yīng)的第一比 較結(jié)果0UT_p、0UT_n產(chǎn)生對應(yīng)的數(shù)字碼。
[0089] 圖4為圖1中的第一決定模塊153-N的一實(shí)施例的概要示意圖。
[0090] 以連續(xù)比較3次（S卩，m=3)為例，搭配參照圖3和圖4,第一決定模塊153-N包括3 個(gè)產(chǎn)生單元154-1、154-2、154-3以及一判定單元155。產(chǎn)生單元154-1、154-2、154-3分別 耦接在比較器130的輸出端與判定單元155的輸入端之間。判定單元155的輸出端連接至 取樣及數(shù)字模擬轉(zhuǎn)換電路110的控制端以及輸出邏輯157。
[0091] 于第N個(gè)位決定期間，取樣及數(shù)字模擬轉(zhuǎn)換電路110根據(jù)新的數(shù)字控制信號Sc產(chǎn) 生第二電位V2 (步驟S43)。然后，比較器130進(jìn)行第1次比較(整個(gè)位循環(huán)階段的第N次 比較)，即比較第一電位VI與第二電位V2以得到第1個(gè)第一比較結(jié)果0UT_p、0UT_n (步驟 S45)。產(chǎn)生單元154-1根據(jù)此次第一比較結(jié)果0UT_p、0UT_n產(chǎn)生一數(shù)字碼B3_a(步驟S47)。
[0092] 接著，比較器130再進(jìn)行第2次比較(整個(gè)位循環(huán)階段的第N+1次比較)，即比較第 一電位VI與第二電位V2以再得到第2個(gè)第一比較結(jié)果0UT_p、0UT_n (步驟S45)。產(chǎn)生單 元154-2再根據(jù)此次的第一比較結(jié)果0UT_p、0UT_n產(chǎn)生一數(shù)字碼B3_b (步驟S47)。
[0093] 然后，比較器130再進(jìn)行第3次比較(整個(gè)位循環(huán)階段的第N+2次比較)，即比較第 一電位VI與第二電位V2以再得到第3個(gè)第一比較結(jié)果0UT_p、0UT_n (步驟S45)。產(chǎn)生單 元154-3再根據(jù)此次的第一比較結(jié)果0UT_p、0UT_n產(chǎn)生一數(shù)字碼B3_c (步驟S47)。
[0094] 于完成設(shè)定的比較次數(shù)后，判定單元155根據(jù)對應(yīng)此3次第一比較結(jié)果0UT_p、 〇UT_n的數(shù)字碼B3_a、B3_b、B3_c產(chǎn)生(設(shè)定）最后的輸出位BN (步驟S48)。
[0095] 然后，輸出邏輯157即以所有設(shè)定好的輸出位B1?BN作為一數(shù)字信號B [1:N]，并 將此數(shù)字信號B[1:N]輸出給下一級的電路(步驟S51)。
[0096] 圖5為根據(jù)本發(fā)明另一實(shí)施例的SAR模擬數(shù)字轉(zhuǎn)換方法的部分流程圖。圖6為根 據(jù)本發(fā)明另一實(shí)施例的SAR ADC的概要示意圖。
[0097] 在一些實(shí)施例中，參照圖5和圖6,第一決定模塊153-N可根據(jù)m個(gè)第一比較結(jié)果 0UT_p、0UT_n的數(shù)字碼產(chǎn)生多個(gè)輸出位BN?B (Ν+j-l)(步驟S48'）。其中，j為大于1的 整數(shù)。
[0098] 此時(shí)，輸出邏輯157即以所有的輸出位B1?B (Ν+j-l)作為一數(shù)字信號 B[l:N+j-l]，并將此數(shù)字信號B[l:N+j-l]輸出給下一級(步驟S51)。
[0099] 圖7為圖6中的第一決定模塊153-N的一實(shí)施例的概要不意圖。
[0100] 以連續(xù)比較2次且產(chǎn)生2個(gè)輸出位為例，搭配參照圖7,第一決定模塊153-N包括 2個(gè)產(chǎn)生單元154-U154-2以及一判定單元155。產(chǎn)生單元154-1U54-2分別耦接在比較 器130的輸出端與判定單元155的輸入端之間。判定單元155的輸出端連接至取樣及數(shù)字 模擬轉(zhuǎn)換電路110的控制端以及輸出邏輯157。
[0101] 在第N個(gè)位決定期間，比較器130連續(xù)進(jìn)行2次比較(整個(gè)位循環(huán)階段的第N及 N+1次比較）而依序得到2個(gè)第一比較結(jié)果0UT_p、0UT_n。產(chǎn)生單元154-1根據(jù)第1個(gè)第 一比較結(jié)果0UT_p、0UT_n產(chǎn)生一數(shù)字碼B3_a，并且產(chǎn)生單元154-2根據(jù)第2個(gè)第一比較結(jié) 果0UT_p、0UT_n產(chǎn)生一數(shù)字碼B3_b (步驟S47)。然后，判定單元155可利用一轉(zhuǎn)換表(如 下表一）根據(jù)數(shù)字碼BN_a、BN_b得到最后兩個(gè)輸出位BN、B (N+1)(步驟S48'）。
[0102] 表一
[0103]
【權(quán)利要求】
1. 一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，包括： 通過對一模擬信號進(jìn)行取樣來產(chǎn)生一第一電位； 利用一比較器根據(jù)所述第一電位與數(shù)字模擬轉(zhuǎn)換電路上連續(xù)發(fā)生的多個(gè)第二電位而 依序產(chǎn)生多個(gè)輸出位，其中，所述第二電位分別對應(yīng)于所述輸出位；以及 基于所述輸出位輸出一數(shù)字信號； 其中，所述輸出位中的最后一輸出位的產(chǎn)生步驟包括： 利用所述比較器連續(xù)對所述第一電位與所述第二電位中的最后一次發(fā)生的第二電位 進(jìn)行多次比較，以得到多個(gè)第一比較結(jié)果；以及 根據(jù)所述第一比較結(jié)果產(chǎn)生所述最后一輸出位。
2. 根據(jù)權(quán)利要求1所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，根據(jù)所述第一比較結(jié) 果產(chǎn)生所述最后一輸出位的步驟包括： 根據(jù)所述比較器的所述第一比較結(jié)果來分別產(chǎn)生多個(gè)數(shù)字碼；以及 對所述數(shù)字碼的進(jìn)行多數(shù)決以得到所述最后一輸出位。
3. 根據(jù)權(quán)利要求1所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，根據(jù)所述第一比較結(jié) 果來產(chǎn)生對應(yīng)的所述最后一輸出位的步驟包括： 根據(jù)所述比較器的所述第一比較結(jié)果來分別產(chǎn)生多個(gè)數(shù)字碼；以及 對所述數(shù)字碼進(jìn)行平均再進(jìn)位以得到所述最后一輸出位。
4. 根據(jù)權(quán)利要求1所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，所述輸出位中的倒數(shù) 第2至倒數(shù)第k個(gè)輸出位中的每一個(gè)所述輸出位的產(chǎn)生步驟包括： 利用所述比較器連續(xù)對所述第一電位與對應(yīng)的所述第二電位進(jìn)行多次比較，以得到多 個(gè)第三比較結(jié)果； 根據(jù)所述第三比較結(jié)果控制所述數(shù)字模擬轉(zhuǎn)換電路，以調(diào)整所述數(shù)字模擬轉(zhuǎn)換電路上 的所述第二電位；以及 根據(jù)所述第三比較結(jié)果來產(chǎn)生對應(yīng)的所述輸出位； 其中，k為整數(shù)，且k+2小于所述輸出位的總數(shù)。
5. 根據(jù)權(quán)利要求4所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，根據(jù)所述第三比較結(jié) 果來產(chǎn)生對應(yīng)的所述輸出位的步驟包括： 根據(jù)所述第三比較結(jié)果來分別產(chǎn)生多個(gè)數(shù)字碼；以及 對所述數(shù)字碼進(jìn)行多數(shù)決以得到對應(yīng)的所述輸出位。
6. 根據(jù)權(quán)利要求4所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，根據(jù)所述第三比較結(jié) 果來產(chǎn)生對應(yīng)的所述輸出位的步驟包括： 根據(jù)所述第三比較結(jié)果來分別產(chǎn)生多個(gè)數(shù)字碼；以及 對所述數(shù)字碼進(jìn)行平均再進(jìn)位以得到對應(yīng)的所述輸出位。
7. 根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，所述輸出 位中的其余輸出位中的每一個(gè)所述輸出位的產(chǎn)生步驟包括： 利用所述比較器對所述第一電位與對應(yīng)的所述第二電位進(jìn)行一次比較，以得到一第二 比較結(jié)果； 根據(jù)所述比較器的所述第二比較結(jié)果來控制所述數(shù)字模擬轉(zhuǎn)換電路，以調(diào)整所述數(shù)字 模擬轉(zhuǎn)換電路上的所述第二電位；以及 根據(jù)所述第二比較結(jié)果來產(chǎn)生對應(yīng)的所述輸出位。
8. -種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，包括： 通過對一模擬信號進(jìn)行取樣來產(chǎn)生一第一電位； 利用一比較器根據(jù)在所述第一電位與數(shù)字模擬轉(zhuǎn)換電路上連續(xù)發(fā)生的多個(gè)第二電位 依序產(chǎn)生多個(gè)輸出位；以及 基于所述輸出位輸出一數(shù)字信號； 其中，所述輸出位中的最后j個(gè)輸出位的產(chǎn)生步驟包括： 利用一比較器連續(xù)對所述第一電位與所述第二電位中的最后一次發(fā)生的第二電位進(jìn) 行多次比較，以分別得到多個(gè)第一比較結(jié)果；以及 根據(jù)所述比較器的所述第一比較結(jié)果來產(chǎn)生所述最后j個(gè)輸出位，其中，j為大于1的 整數(shù)。
9. 根據(jù)權(quán)利要求8所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，根據(jù)所述第一比較結(jié) 果產(chǎn)生所述最后j個(gè)輸出位的所述步驟包括： 根據(jù)所述第一比較結(jié)果分別產(chǎn)生至少三個(gè)數(shù)字碼；以及 利用一轉(zhuǎn)換表根據(jù)所述數(shù)字碼來決定所述最后j個(gè)輸出位。
10. 根據(jù)權(quán)利要求8或9所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換方法，其中，所述第二電位中 的第1次發(fā)生的第二電位至第j-Ι次發(fā)生的第二電位依序?qū)?yīng)于所述輸出位中的第1輸出 位至第j-Ι個(gè)輸出位，并且所述第1輸出位至所述第j-Ι個(gè)輸出位中的每一個(gè)輸出位的產(chǎn) 生步驟包括： 利用所述比較器對所述第一電位與對應(yīng)的所述第二電位進(jìn)行一次比較，以得到一第二 比較結(jié)果； 根據(jù)所述第二比較結(jié)果來控制所述數(shù)字模擬轉(zhuǎn)換電路，以調(diào)整所述數(shù)字模擬轉(zhuǎn)換電路 上的所述第二電位；以及 根據(jù)所述第二比較結(jié)果來產(chǎn)生對應(yīng)的所述輸出位。
11. 一種連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，包括： 一取樣及數(shù)字模擬轉(zhuǎn)換電路，用以通過對一模擬信號進(jìn)行取樣來產(chǎn)生一第一電位； 一比較器，用以于多個(gè)位決定期間中的最后一個(gè)位決定期間，連續(xù)對所述第一電位與 所述取樣及數(shù)字模擬轉(zhuǎn)換電路上的一第二電位進(jìn)行多次比較以分別得到多個(gè)第一比較結(jié) 果，以及于其余位決定期間，分別對所述第一電位與所述第二電位的進(jìn)行一次比較以得到 對應(yīng)的第二比較結(jié)果；以及 一連續(xù)逼近式控制電路，包括： 一第一決定模塊，用以于所述最后一個(gè)位決定期間，根據(jù)所述第一比較結(jié)果產(chǎn)生一組 最后輸出位； 至少一第二決定模塊，每一個(gè)所述第二決定模塊對應(yīng)于所述其余位決定期間的其中之 一，以于對應(yīng)的所述位決定期間，根據(jù)對應(yīng)的所述第二比較結(jié)果產(chǎn)生一輸出位，并根據(jù)對應(yīng) 的所述第二比較結(jié)果來控制所述取樣及數(shù)字模擬轉(zhuǎn)換電路，以調(diào)整所述取樣及數(shù)字模擬轉(zhuǎn) 換電路上的所述第二電位；以及 一輸出邏輯，用以根據(jù)所述輸出位及所述組最后輸出位輸出一數(shù)字信號。
12. 根據(jù)權(quán)利要求11所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，所述組最后輸出位的 位數(shù)為正整數(shù)，且小于或等于所述比較器的比較次數(shù)。
13. 根據(jù)權(quán)利要求11所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，所述組最后輸出位為 一最后輸出位，并且所述第一決定模塊包括： 多個(gè)產(chǎn)生單元，分別對應(yīng)于所述第一比較結(jié)果，每一個(gè)所述產(chǎn)生單元用以根據(jù)對應(yīng)的 所述第一比較結(jié)果產(chǎn)生一數(shù)字碼；以及 一判定單元，用以對所述數(shù)字碼進(jìn)行多數(shù)決以得到所述最后輸出位。
14. 根據(jù)權(quán)利要求11所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，所述組最后輸出位為 一最后輸出位，并且所述第一決定模塊包括： 多個(gè)產(chǎn)生單元，分別對應(yīng)于所述第一比較結(jié)果，每一個(gè)所述產(chǎn)生單元用以根據(jù)對應(yīng)的 所述第一比較結(jié)果產(chǎn)生一數(shù)字碼；以及 一判定單元，用以對所述數(shù)字碼進(jìn)行平均再進(jìn)位以得到所述最后輸出位。
15. 根據(jù)權(quán)利要求11所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，所述組最后輸出位為 多個(gè)最后輸出位，并且所述第一決定模塊包括： 多個(gè)產(chǎn)生單元，分別對應(yīng)于所述第一比較結(jié)果，每一個(gè)所述產(chǎn)生單元用以根據(jù)對應(yīng)的 所述第一比較結(jié)果產(chǎn)生一數(shù)字碼；以及 一判定單元，用以利用一轉(zhuǎn)換表根據(jù)所述數(shù)字碼輸出所述最后輸出位。
16. 根據(jù)權(quán)利要求11所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，所述比較器還用以于 第2至第k個(gè)位決定期間中的每一個(gè)位決定期間，對所述第一電位與所述第二電位的進(jìn)行 多次比較以分別得到多個(gè)第三比較結(jié)果，并且所述連續(xù)逼近式控制電路還包括： 至少一第三決定模塊，分別對應(yīng)于所述倒數(shù)第2至第k個(gè)位決定期間，以于對應(yīng)的所述 位決定期間，根據(jù)所述比較器的所述第三比較結(jié)果來產(chǎn)生對應(yīng)的輸出位。
17. 根據(jù)權(quán)利要求16所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，每一個(gè)所述第三決定 模塊包括： 多個(gè)產(chǎn)生單元，分別對應(yīng)于同一所述位決定期間所產(chǎn)生的所述第三比較結(jié)果，每一個(gè) 所述產(chǎn)生單元用以根據(jù)對應(yīng)的所述第三比較結(jié)果產(chǎn)生一數(shù)字碼；以及 一判定單元，用以對所述數(shù)字碼進(jìn)行多數(shù)決以得到對應(yīng)的所述輸出位。
18. 根據(jù)權(quán)利要求16所述的連續(xù)逼近式模擬數(shù)字轉(zhuǎn)換器，其中，每一個(gè)所述第三決定 模塊包括： 多個(gè)產(chǎn)生單元，分別對應(yīng)于同一所述決定期間所產(chǎn)生的所述第三比較結(jié)果，每一個(gè)所 述產(chǎn)生單元用以根據(jù)對應(yīng)的所述第三比較結(jié)果來產(chǎn)生一數(shù)字碼；以及 一判定單元，用以對所述數(shù)字碼進(jìn)行平均再進(jìn)位以得到對應(yīng)的所述輸出位。
【文檔編號】H03M1/46GK104143983SQ201310173319
【公開日】2014年11月12日 申請日期:2013年5月10日 優(yōu)先權(quán)日:2013年5月10日
【發(fā)明者】林見儒, 黃詩雄 申請人:瑞昱半導(dǎo)體股份有限公司