Mos開關(guān)的制作方法
【專利摘要】本申請(qǐng)公開了一種開關(guān)電路，包括：開關(guān)，其具有：被配置為將第一節(jié)點(diǎn)連接至第二節(jié)點(diǎn)的低阻態(tài)，以及被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離的高阻態(tài)；以及判優(yōu)電路，被配置為接收電源電壓以及輸入信號(hào)，在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓，以及在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，使所述輸入信號(hào)與地隔離。
【專利說明】MOS開關(guān)
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)大體涉及電子開關(guān)，更具體地，涉及金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)開關(guān)以及判優(yōu)電路(arbiter circuit)。
【背景技術(shù)】
[0002]模擬開關(guān)可被配置為將模擬信號(hào)連接至電路路徑，或使模擬信號(hào)與電路路徑隔離。相反地，數(shù)字開關(guān)可被配置為響應(yīng)于所接收的輸入，改變輸出狀態(tài)，但是不會(huì)將所接收的信號(hào)由輸入端傳送至輸出端。

【發(fā)明內(nèi)容】

[0003]除了其他方面以外，本申請(qǐng)還討論了一種開關(guān)電路。該開關(guān)電路包括:開關(guān)，其具有被配置為將第一節(jié)點(diǎn)連接至第二節(jié)點(diǎn)的低阻態(tài)，以及被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離的高阻態(tài)；以及判優(yōu)電路，被配置為接收電源電壓以及輸入信號(hào)，在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓，以及在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，使所述輸入信號(hào)與地隔離。
[0004]本申請(qǐng)還討論了一種開關(guān)系統(tǒng)，包括:開關(guān)，其具有:低阻態(tài)，被配置為將第一節(jié)點(diǎn)處的輸入信號(hào)連接至第二節(jié)點(diǎn)；以及，高阻態(tài)，被配置為使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離；以及，判優(yōu)電路，被配置為在輸入端接收電源電壓以及所述輸入信號(hào)，以及在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓；其中，所述判優(yōu)電路被配置為在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，使所述輸入信號(hào)與地隔離。
[0005]本申請(qǐng)進(jìn)一步討論了一種開關(guān)方法，包括:利用處于低阻態(tài)的開關(guān)，選擇性地將第一節(jié)點(diǎn)處的輸入信號(hào)連接至第二節(jié)點(diǎn)，以及利用處于高阻態(tài)的所述開關(guān)，使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離；在判優(yōu)電路處接收電源電壓以及輸入電壓；在所述判優(yōu)電路的輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓；以及在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，利用所述判優(yōu)電路的所述輸出端使所述輸入信號(hào)與地隔離。
[0006]本部分旨在提供對(duì)本專利申請(qǐng)的主題的概述，而非提供本發(fā)明的排他性的或詳盡的說明。本文包括了詳細(xì)的描述，以提供關(guān)于本專利申請(qǐng)的進(jìn)一步信息。
【專利附圖】

【附圖說明】
[0007]在附圖中(這些附圖不一定是按照比例繪制的)，相同的數(shù)字能夠描述不同視圖中的相似部件。具有不同字母后綴的相同數(shù)字能夠表示相似部件的不同示例。附圖通過示例而非限制的方式概括地示例了本申請(qǐng)中討論的各個(gè)實(shí)施例。
[0008]圖1大體示出了包括開關(guān)的開關(guān)電路的示例；
[0009]圖2大體示出了包括開關(guān)和判優(yōu)電路的開關(guān)電路的示例；
[0010]圖3大體示出了施加至圖1和2中所示開關(guān)的第一和第二輸入信號(hào)的示例?！揪唧w實(shí)施方式】
[0011]圖1大體示出了包括開關(guān)SWl (例如，模擬開關(guān))的開關(guān)電路100的示例。該開關(guān)SWl被配置為:在第一狀態(tài)(例如，低阻態(tài)或“0N”狀態(tài))下，將第一節(jié)點(diǎn)(例如，輸入節(jié)點(diǎn)(IN))連接至第二節(jié)點(diǎn)(例如，輸出節(jié)點(diǎn)(0UT))，而在第二狀態(tài)(例如，高阻態(tài)或“OFF”狀態(tài))下，使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離。
[0012]開關(guān)SWl可包括第一晶體管Ml和第二晶體管M2，該第一晶體管Ml和第二晶體管M2均具有柵極、源極和漏極。在一示例中，第一晶體管Ml可包括P溝道晶體管，且第二晶體管M2可包括η溝道晶體管，第一和第二晶體管Ml、M2的源極可被連接至第一節(jié)點(diǎn)，且第一和第二晶體管Ml、M2的漏極可被連接至第二節(jié)點(diǎn)。在一示例中，第一晶體管Ml的塊體(bulk)可連接至電源電壓，例如電池電壓(VBAT)，且第二晶體管M2的塊體可接地。
[0013]在一示例中，開關(guān)電路100可被配置為，例如，在使能輸入端EN處接收使能信號(hào)。第二晶體管M2的柵極可被配置為接收該使能信號(hào)。在一示例中，開關(guān)電路100可進(jìn)一步包括具有柵極、源極和漏極的第三晶體管M3(例如，η溝道晶體管)。第三晶體管M3的柵極可被配置為接收該使能信號(hào)的表示，以及利用該使能信號(hào)的表示選擇性地將第一晶體管Ml的柵極接地。
[0014]在一示例中，開關(guān)電路100可包括:第一和第二逆變器IC1、IC2，被配置為接收使能信號(hào)，以及在某些示例中，緩沖該使能信號(hào)并提供反向使能信號(hào)。開關(guān)電路100可包括:第六晶體管Μ6 (例如，η溝道晶體管)，被配置為接收該使能信號(hào)的表示，以及利用該使能信號(hào)的表示選擇性地將第二節(jié)點(diǎn)接地。
[0015]當(dāng)?shù)谝还?jié)點(diǎn)處的輸入信號(hào)大于電源電壓(例如，VBAT)時(shí)，為將開關(guān)SWl保持在高阻態(tài)，開關(guān)電路100可包括一電阻器Rl，該電阻器Rl被配置為將第一節(jié)點(diǎn)連接至第一晶體管Ml的柵極。然而，當(dāng)開關(guān)處于低阻態(tài)時(shí)，該電阻器Rl可提供自第一節(jié)點(diǎn)或第二節(jié)點(diǎn)(并因此，第一節(jié)點(diǎn)處的輸入信號(hào)或第二節(jié)點(diǎn)處的輸出信號(hào))到地的直流(DC)路徑，如果開關(guān)Sffl正在驅(qū)動(dòng)全差動(dòng)放大器(例如在揚(yáng)聲器驅(qū)動(dòng)應(yīng)用中)，這會(huì)造成輸入信號(hào)或輸出信號(hào)的共模電壓偏移。該共模電壓偏移可限制輸入信號(hào)擺幅，從而可限制例如揚(yáng)聲器驅(qū)動(dòng)應(yīng)用中揚(yáng)聲器負(fù)載的有效功率。
[0016]除了其他方面以外，本發(fā)明人還提出了當(dāng)輸入信號(hào)的電壓低于電源電壓時(shí)，使輸入信號(hào)與地隔離的系統(tǒng)和方法。
[0017]圖2大體示出了包括開關(guān)SWl (例如，模擬開關(guān))的開關(guān)電路200的示例。該開關(guān)SWl被配置為:在第一狀態(tài)(例如，低阻態(tài)或“0Ν”狀態(tài))下，將第一節(jié)點(diǎn)(例如，輸入節(jié)點(diǎn)(IN))連接至第二節(jié)點(diǎn)(例如，輸出節(jié)點(diǎn)(0UT))，而在第二狀態(tài)(例如，高阻態(tài)或“OFF”狀態(tài))下，使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離。
[0018]該開關(guān)電路200進(jìn)一步包括:判優(yōu)電路ARI，被配置為接收電源電壓(例如，電池電壓(VBAT))和輸入信號(hào)(例如，第一節(jié)點(diǎn)處的輸入信號(hào))，以及在輸出端處提供該電源電壓和該輸入信號(hào)二者中的較高電壓。在一不例中，在開關(guān)SWl處于低阻態(tài)且輸入信號(hào)的電壓低于電源電壓時(shí)，判優(yōu)電路ARI可被配置為使輸入信號(hào)與地隔離。
[0019]在一示例中，判優(yōu)電路ARI可包括第四和第五晶體管M4、M5，該第四和第五晶體管M4、M5均包括柵極、漏極和源極。在某些示例中，第四和第五晶體管M4、M5可包括p溝道晶體管，該第四晶體管M4的漏極和該第五晶體管M5的柵極可被配置為接收電源電壓，該第四晶體管M4的柵極和該第五晶體管M5的漏極可被配置為接收輸入信號(hào)，該第四晶體管M4的源極可連接至該第五晶體管M5的源極并被配置為作為該判優(yōu)電路ARI的輸出端，提供該電源電壓和該輸入信號(hào)二者中的較高電壓。
[0020]開關(guān)電路SWl可包括第一晶體管Ml。在一示例中，第一晶體管Ml可包括具有柵極、漏極和源極的P溝道晶體管。該第一晶體管Ml的源極可連接至第一節(jié)點(diǎn)，且該第一晶體管Ml的漏極可連接至第二節(jié)點(diǎn)。第一晶體管Ml的塊體連接可連接至判優(yōu)電路ARI的輸出端。開關(guān)電路200可包括:電阻器R1，被配置為將判優(yōu)電路ARI的輸出端連接至第一晶體管Ml的柵極。
[0021 ] 因此，當(dāng)開關(guān)SWl處于高阻態(tài)時(shí)，電源電壓(例如，VBAT)和輸入信號(hào)二者中的較大者可被提供至第一晶體管Ml的柵極(以及該第一晶體管Ml的體(body))，將開關(guān)SWl維持在高阻態(tài)，即使是在輸入信號(hào)的電壓高于電源電壓時(shí)。進(jìn)一步地，與圖1中所示示例相比，當(dāng)開關(guān)SWl處于低阻態(tài)且輸入信號(hào)的電壓低于電源電壓(例如，VBAT)時(shí)，不存在經(jīng)電阻器Rl至地的直流(DC)路徑，從而在開關(guān)SWl驅(qū)動(dòng)全差動(dòng)放大器時(shí)，可防止輸入信號(hào)的共模電壓偏移。
[0022]圖3大體示出了分別施加至圖1和圖2中所示開關(guān)的第一和第二輸入信號(hào)301、302的不例。輸入信號(hào)301表不施加至圖1中不例開關(guān)電路100的模擬信號(hào)，而輸入信號(hào)302表不施加至圖2中不例開關(guān)電路200的同樣的模擬信號(hào)。在一不例中，第一輸入信號(hào)301在305處示出了自1.475V估計(jì)初始電壓偏移的1.261635V共模電壓。相比之下，第二輸入信號(hào)302在306處示出了自初始電壓電平幾乎沒有偏移的1.475945V共模電壓。
[0023]在一示例中，在此公開的一個(gè)或多個(gè)晶體管可包括場(chǎng)效應(yīng)晶體管(FET)、金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)、或一個(gè)或多個(gè)其他類型的晶體管。
[0024]補(bǔ)充注釋和示例
[0025]在示例I中，一種系統(tǒng)，包括:開關(guān)，其具有:被配置為將第一節(jié)點(diǎn)連接至第二節(jié)點(diǎn)的低阻態(tài)以及被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離的高阻態(tài)；以及判優(yōu)電路，被配置為在輸入端接收電源電壓以及所述輸入信號(hào)，以及在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓；其中，所述判優(yōu)電路被配置為在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，使所述輸入信號(hào)與地隔離。
[0026]在示例2中，示例I中所述判優(yōu)電路可選地被配置為在所述開關(guān)處于所述低阻態(tài)時(shí)，使所述輸入信號(hào)與地隔離。
[0027]在示例3中，示例1-2任一項(xiàng)或多項(xiàng)中的所述開關(guān)可選地包括第一晶體管和第二晶體管，所述第一晶體管和第二晶體管均具有:低阻態(tài)，被配置為將所述第一節(jié)點(diǎn)連接至所述第二節(jié)點(diǎn)；以及，高阻態(tài)，被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離。
[0028]在示例4中，示例1-3任一項(xiàng)或多項(xiàng)中所述第一晶體管可選地包括具有柵極、源極和漏極的P溝道晶體管，并且所述第一節(jié)點(diǎn)可選地包括所述第一晶體管的所述源極；其中，示例1-3任一項(xiàng)中所述第二晶體管可選地包括具有柵極、源極和漏極的η溝道晶體管，并且所述第一節(jié)點(diǎn)可選地包括所述第二晶體管的所述源極。
[0029]在示例5中，示例1-4任一項(xiàng)或多項(xiàng)可選地包括:第三晶體管，被配置為接收使能信號(hào)，以及利用所述使能信號(hào)選擇性地將所述第一晶體管的所述柵極接地。[0030]在示例6中，示例1-5任一項(xiàng)或多項(xiàng)可選地包括:電阻器，被配置為將所述判優(yōu)電路的所述輸出端連接至所述第一晶體管的所述柵極；其中，所述第一晶體管的塊體可選地連接至所述判優(yōu)電路的所述輸出端。
[0031]在示例7中，示例1-6任一項(xiàng)或多項(xiàng)中的所述第二節(jié)點(diǎn)可選地包括所述第一晶體管的所述漏極以及所述第二晶體管的所述漏極。
[0032]在示例8中，示例1-7任一項(xiàng)或多項(xiàng)中的所述判優(yōu)電路可選地包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管均具有柵極、源極和漏極；其中，所述第四晶體管的所述漏極可選地被配置為接收所述電源電壓；其中，所述第四晶體管的所述柵極可選地被配置為接收所述輸入信號(hào)；其中，所述第五晶體管的所述漏極可選地被配置為接收所述輸入信號(hào)；其中，所述第五晶體管的所述柵極可選地被配置為接收所述電源電壓；其中，所述第四晶體管的所述源極可選地被連接至所述第五晶體管的所述源極，并被配置為提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓。
[0033]在示例9中，示例1-8任一項(xiàng)或多項(xiàng)可選地包括:電阻器，被配置為將所述判優(yōu)電路的輸出端連接至所述開關(guān)的控制節(jié)點(diǎn)。
[0034]在示例10中，示例1-9中任一項(xiàng)或多項(xiàng)可選地包括:連接至所述開關(guān)的所述控制節(jié)點(diǎn)的第三晶體管，被配置為接收使能信號(hào)以及利用所述使能信號(hào)控制所述開關(guān)。
[0035]在示例11中，一種方法，包括:利用處于低阻態(tài)的開關(guān)，選擇性地將第一節(jié)點(diǎn)處的輸入信號(hào)連接至第二節(jié)點(diǎn)，以及利用處于高阻態(tài)的所述開關(guān)，使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離；在判優(yōu)電路處接收電源電壓以及輸入電壓；在所述判優(yōu)電路的輸出端提供所述電源電壓和所述輸入信號(hào)中的較高電壓；以及在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，利用所述判優(yōu)電路的所述輸出端使述輸入信號(hào)與地隔離。
[0036]在示例12中，示例1-11任一項(xiàng)或多項(xiàng)可選地包括:在所述開關(guān)處于所述低阻態(tài)時(shí)，利用所述判優(yōu)電路的所述輸出端使所述輸入信號(hào)與地隔離。
[0037]在示例13中，示例1-12任一項(xiàng)或多項(xiàng)中所述開關(guān)可選地包括第一晶體管和第二晶體管；其中，所述選擇性地將所述第一節(jié)點(diǎn)連接至第二節(jié)點(diǎn)可選地包括:利用處于低阻態(tài)的所述第一和第二晶體管；以及，其中，所述選擇性地使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離可選地包括:利用處于高阻態(tài)的所述第一和第二晶體管。
[0038]在示例14中，示例1-13任一項(xiàng)或多項(xiàng)中所述第一晶體管可選地包括具有柵極、源極和漏極的P溝道晶體管，其中，所述第一節(jié)點(diǎn)包括所述晶體管的所述源極；并且，所述第二晶體管包括具有柵極、源極和漏極的η溝道晶體管，其中，第一節(jié)點(diǎn)包括所述第二晶體管的所述源極。
[0039]在示例15中，示例1-14任一項(xiàng)或多項(xiàng)可選地包括:利用第三晶體管的柵極接收使能信號(hào)，以及利用所述使能信號(hào)選擇性地將所述第一晶體管的所述柵極接地。
[0040]在示例16中，示例1-15任一項(xiàng)或多項(xiàng)中所述判優(yōu)電路的所述輸出端可選地利用電阻器連接至所述第一晶體管的所述柵極。
[0041]在示例17中，示例1-16任一項(xiàng)或多項(xiàng)中所述第二節(jié)點(diǎn)可選地包括所述第一晶體管的所述漏極和所述第二晶體管的所述漏極。
[0042]在示例18中，示例1-17任一項(xiàng)或多項(xiàng)中所述判優(yōu)電路可選地包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管均具有柵極、源極和漏極；其中，所述接收所述電源電壓可選地包括利用所述第四晶體管的所述漏極和所述第五晶體管的所述柵極；其中，所述接收所述輸入信號(hào)可選地包括利用所述第四晶體管的所述柵極和所述第五晶體管的所述漏極；其中，所述提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓可選地包括利用所述第四晶體管的所述源極和所述第五晶體管的所述源極。
[0043]在示例19中，示例1-18任一項(xiàng)或多項(xiàng)中所述判優(yōu)電路的所述輸出端利用電阻器可選地連接至所述開關(guān)的控制節(jié)點(diǎn)。
[0044]在示例20中，示例1-19任一項(xiàng)或多項(xiàng)可選地包括:連接至所述開關(guān)的所述控制節(jié)點(diǎn)的第三晶體管，被配置為接收使能信號(hào)以及利用所述使能信號(hào)控制所述開關(guān)。
[0045]在示例21中，示例1-20任一項(xiàng)或多項(xiàng)可選地包括:開關(guān)，其具有被配置為將第一節(jié)點(diǎn)連接至第二節(jié)點(diǎn)的低阻態(tài)以及被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離的高阻態(tài)。所述開關(guān)可包括第一晶體管和第二晶體管，所述第一晶體管和第二晶體管均具有被配置為將所述第一節(jié)點(diǎn)連接至所述第二節(jié)點(diǎn)的低阻態(tài)以及被配置為使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離的高阻態(tài)。其中，所述第一晶體管包括具有柵極、源極和漏極的P溝道晶體管，并且所述第二晶體管包括具有柵極、源極和漏極的η溝道晶體管；其中，所述第一節(jié)點(diǎn)包括所述第一晶體管的所述源極和所述第二晶體管的所述源極，并且所述第二節(jié)點(diǎn)包括所述第一晶體管的所述漏極和所述第二晶體管的所述漏極。示例21可選地包括:第三晶體管，被配置為接收使能信號(hào)，以及利用所述使能信號(hào)選擇性地將所述第一晶體管的所述柵極接地；以及判優(yōu)電路，被配置為接收所述電源電壓和所述輸入信號(hào)，以及在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓。所述判優(yōu)電路可選地包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管均具有柵極、源極和漏極；其中，所述第四晶體管的所述漏極被配置為接收所述電源電壓；其中，所述第四晶體管的所述柵極被配置為接收所述輸入信號(hào)；其中，所述第五晶體管的所述漏極被配置為接收所述輸入信號(hào)；其中，所述第五晶體管的所述柵極被配置為接收所述電源電壓；其中，所述第四晶體管的所述源極被連接至所述第五晶體管的所述源極，并被配置為提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓。示例21進(jìn)一步可選地包括:電阻器，被配置為將所述判優(yōu)電路的所述輸出連接至所述第一晶體管的所述柵極。所述第一晶體管的塊體可選地連接至所述判優(yōu)電路的所述輸出端，且所述判優(yōu)電路可選地被配置為在所述輸入信號(hào)的電壓低于所述電源電壓且當(dāng)所述開關(guān)處于低阻態(tài)時(shí)，使所述輸入信號(hào)與地隔離。
[0046]在示例22中，系統(tǒng)可包括，或能夠可選地與示例1-21的任何部分或任何部分的組合相結(jié)合，以包括這樣的主題，該主題可包括:用于實(shí)現(xiàn)示例1-21中一種或多種功能的裝置，或包括指令的機(jī)器可讀介質(zhì)，當(dāng)該指令被機(jī)器運(yùn)行時(shí)，可使該機(jī)器實(shí)現(xiàn)示例1-21中一種或多種功能。
[0047]上述詳細(xì)說明書參照了附圖，附圖構(gòu)成了所述詳細(xì)說明書的一部分。附圖以舉例說明的方式顯示了可實(shí)施本發(fā)明的具體實(shí)施例。這些實(shí)施例在本文中也被稱作“示例”。這些示例可包括除了所示或所描述的元件以外的元件。然而，本發(fā)明人還設(shè)想到了其中僅提供所示或所描述的那些元件的示例。此外，本發(fā)明人還設(shè)想到了針對(duì)本文所示的或所描述的具體示例(或其一個(gè)或多個(gè)方面)，或針對(duì)本文所示的或所描述的其他示例(或其一個(gè)或多個(gè)方面)，使用所示或所描述的那些元件的任意組合或排列的示例(或其一個(gè)或多個(gè)方面)。[0048]本文所涉及的所有出版物、專利及專利文件全部作為本文的參考內(nèi)容，盡管它們是分別加以參考的。如果本文與參考文件之間存在用途差異，則將參考文件的用途視作本文的用途的補(bǔ)充；若兩者之間存在不可調(diào)和的差異，則以本文的用途為準(zhǔn)。
[0049]在本文中，與專利文件通常使用的一樣，術(shù)語“一”或“某一”表示包括一個(gè)或多個(gè)，其他情況或在使用“至少一個(gè)”或“一個(gè)或多個(gè)”時(shí)應(yīng)除外。在本文中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B ”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個(gè)術(shù)語“包括”和“其中”的通俗英語。同樣，在本文中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、設(shè)備、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些部件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在所附的權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標(biāo)簽，并非對(duì)對(duì)象有數(shù)量要求。
[0050]本文所述的方法示例至少部分可以是機(jī)器或計(jì)算機(jī)執(zhí)行的。一些示例可包括計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)被編碼有可操作為將電子裝置配置成執(zhí)行如上述示例中所述方法的指令。這些方法的實(shí)現(xiàn)可包括代碼，例如微代碼，匯編語言代碼，高級(jí)語言代碼等。這種代碼可包括用于執(zhí)行各種方法的計(jì)算機(jī)可讀指令。所述代碼可構(gòu)成計(jì)算機(jī)程序產(chǎn)品的部分。此外，所述代碼可例如在執(zhí)行期間或其他時(shí)間被有形地存儲(chǔ)在一個(gè)或多個(gè)易失或非易失性有形計(jì)算機(jī)可讀介質(zhì)上。這些有形計(jì)算機(jī)可讀介質(zhì)的示例包括但不限于硬盤、移動(dòng)磁盤、移動(dòng)光盤(例如，壓縮光盤和數(shù)字視頻光盤)、磁帶、存儲(chǔ)卡或棒、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)等。
[0051]上述說明的作用在于解說而非限制。例如，上述示例(或示例的一個(gè)或多個(gè)方面)可相互結(jié)合使用?？梢栽诶斫馍鲜稣f明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實(shí)施例。遵照37C.F.R.§ 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。提交本摘要時(shí)要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的【具體實(shí)施方式】中，各種特征可以組合在一起以將本公開合理化。這不應(yīng)理解成未要求的公開特征對(duì)任何權(quán)利要求來說是必不可少的。相反，創(chuàng)造性的主題可在于的特征少于特定公開的實(shí)施例的所有特征。因此，所附的權(quán)利要求據(jù)此并入【具體實(shí)施方式】中，每個(gè)權(quán)利要求均作為一個(gè)單獨(dú)的實(shí)施 例，并且可設(shè)想到這些實(shí)施例可以在各種組合或排列中彼此結(jié)合。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本發(fā)明的范圍。
【權(quán)利要求】
1.一種開關(guān)系統(tǒng)，包括: 開關(guān)，其具有:低阻態(tài)，被配置為將第一節(jié)點(diǎn)處的輸入信號(hào)連接至第二節(jié)點(diǎn)；以及，高阻態(tài)，被配置為使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離；以及 判優(yōu)電路，被配置為在輸入端接收電源電壓以及所述輸入信號(hào)，以及在輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓； 其中，所述判優(yōu)電路被配置為在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，使所述輸入信號(hào)與地隔尚。
2.根據(jù)權(quán)利要求1所述的開關(guān)系統(tǒng)，其中，所述判優(yōu)電路被配置為在所述開關(guān)處于所述低阻態(tài)時(shí)，使所述輸入信號(hào)與地隔離。
3.根據(jù)權(quán)利要求1所述的開關(guān)系統(tǒng)，其中，所述開關(guān)包括第一晶體管和第二晶體管，所述第一晶體管和第二晶體管均具有:低阻態(tài)，被配置為將所述第一節(jié)點(diǎn)處的所述輸入信號(hào)連接至所述第二節(jié)點(diǎn)；以及，高阻態(tài)，被配置為使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離。
4.根據(jù)權(quán)利要求3所述的開關(guān)系統(tǒng)， 其中，所述第一晶體管包括具有柵極、源極和漏極的P溝道晶體管，并且所述第一節(jié)點(diǎn)包括所述第一晶體管的所述源極；以及 其中，所述第二晶體管包括具有柵極、源極和漏極的η溝道晶體管，并且所述第一節(jié)點(diǎn)包括所述第二晶體管的所述源極。
5.根據(jù)權(quán)利要求4所述的開關(guān)系統(tǒng)，還包括:第三晶體管，被配置為接收使能信號(hào)，以及利用所述使能信號(hào)選擇性地將所述第一晶體管的所述柵極接地。
6.根據(jù)權(quán)利要求4所述的開關(guān)系統(tǒng)，還包括:電阻器，被配置為將所述判優(yōu)電路的所述輸出端連接至所述第一晶體管的所述柵極； 其中，所述第一晶體管的塊體連接至所述判優(yōu)電路的所述輸出端。
7.根據(jù)權(quán)利要求4所述的開關(guān)系統(tǒng)，其中，所述第二節(jié)點(diǎn)包括所述第一晶體管的所述漏極以及所述第二晶體管的所述漏極。
8.根據(jù)權(quán)利要求1所述的開關(guān)系統(tǒng)， 其中，所述判優(yōu)電路包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管均具有柵極、源極和漏極； 其中，所述第四晶體管的所述漏極被配置為接收所述電源電壓； 其中，所述第四晶體管的所述柵極被配置為接收所述輸入信號(hào)； 其中，所述第五晶體管的所述漏極被配置為接收所述輸入信號(hào)； 其中，所述第五晶體管的所述柵極被配置為接收所述電源電壓； 其中，所述第四晶體管的所述源極被連接至所述第五晶體管的所述源極，并被配置為提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓。
9.一種開關(guān)方法，包括: 利用處于低阻態(tài)的開關(guān)，選擇性地將第一節(jié)點(diǎn)處的輸入信號(hào)連接至第二節(jié)點(diǎn)，以及利用處于高阻態(tài)的所述開關(guān)，使所述第一節(jié)點(diǎn)處的所述輸入信號(hào)與所述第二節(jié)點(diǎn)隔離；在判優(yōu)電路處接收電源電壓以及輸入電壓； 在所述判優(yōu)電路的輸出端提供所述電源電壓和所述輸入信號(hào)二者中的較高電壓；以及在所述輸入信號(hào)的電壓低于所述電源電壓時(shí)，利用所述判優(yōu)電路的所述輸出端使所述輸入信號(hào)與地隔離。
10.根據(jù)權(quán)利要求9所述的開關(guān)方法，還包括:在所述開關(guān)處于所述低阻態(tài)時(shí)，利用所述判優(yōu)電路的所述輸出端使所述輸入信號(hào)與地隔離。
11.根據(jù)權(quán)利要求9所述的開關(guān)方法， 其中，所述開關(guān)包括第一晶體管和第二晶體管； 其中，所述選擇性地將所述第一節(jié)點(diǎn)連接至所述第二節(jié)點(diǎn)包括:利用處于低阻態(tài)的所述第一和第二晶體管；以及 其中，所述選擇性地使所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)隔離包括:利用處于高阻態(tài)的所述第一和第二 晶體管。
【文檔編號(hào)】H03K17/687GK103457588SQ201310214529
【公開日】2013年12月18日 申請(qǐng)日期:2013年5月31日 優(yōu)先權(quán)日:2012年5月31日
【發(fā)明者】C·科佐里諾 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司