一種基于cmos工藝的qetff電路單元的制作方法
【專利摘要】本發(fā)明創(chuàng)造了一種基于CMOS工藝的QETFF電路單元，該電路單元主要由uMUX電路模塊組成，uMUX電路模塊包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；該QETFF電路單元的優(yōu)點是：在保證功能正確的前提下，跟現(xiàn)有電路相比少用了8個MOS管，降低了電路的復雜度；而且經(jīng)分析比較表明，本發(fā)明的QETFF電路的關鍵路徑比現(xiàn)有電路縮短了一半，且電路中各個數(shù)據(jù)輸出路徑的長度均一，避免了現(xiàn)有電路中各個數(shù)據(jù)輸出路徑的長度不一的問題。
【專利說明】—種基于CMOS工藝的QETFF電路單元
[0001]【技術領域】本發(fā)明涉及一種由數(shù)據(jù)選擇器構成的基于三值時鐘的CMOS四邊沿觸發(fā)器 QETFF (Quad-Edge-Triggered Flip-Flop)。
[0002]【背景技術】因為三值時鐘在一個周期內有四次跳變(邊沿)，比傳統(tǒng)的二值時鐘在一個周期內的兩次跳變多一倍，所以基于三值時鐘的四邊沿觸發(fā)器QETFF (Quad-Edge-Triggered Flip-Flop)有著低功耗的特點[I]。從現(xiàn)有技術看，文獻[I]提出的四邊沿觸發(fā)器是第一個對三值時鐘的四次跳變都敏感的觸發(fā)器。該觸發(fā)器利用文獻[2,3,4]中的三選一數(shù)據(jù)選擇器(MUX)來實現(xiàn)對三值時鐘的四次跳變都敏感的功能。從三選一 MUX的CMOS電路圖上可以看出，該三選一 MUX有三個分別標為0、1和2的數(shù)據(jù)輸入端，一個選擇控制端和一個數(shù)據(jù)輸出端。在該MUX的三條從輸入端到輸出端的通路路徑中，有兩條是由一個傳輸門構成，有一條是由兩個串聯(lián)的傳輸門構成。因此，它的關鍵路徑(最長的路徑)為2個傳輸門。由于這三條通路路徑的長度不一，會造成四邊沿觸發(fā)器的數(shù)據(jù)輸出路徑長度的不均一性，這會影響到四邊沿觸發(fā)器性能的穩(wěn)定性問題。還有，對文獻[I]中的四邊沿觸發(fā)器電路結構進行認真分析后可以發(fā)現(xiàn)，三個三選一 MUX的數(shù)據(jù)輸入端O和2總是并聯(lián)在一起，這樣使得這兩個數(shù)據(jù)輸入端中的一個成為一個冗余輸入端。因此，在該四邊沿觸發(fā)器中還存在著多余數(shù)據(jù)輸入端的問題，這會增加電路不必要的復雜度和造成電子元器件浪費的問題。
[0003]參考文獻:
[0004][I]郎燕峰，沈繼忠.低功耗四邊沿觸發(fā)器設計[J].電路與系統(tǒng)學報，2012，17(6):37-41.[0005][2] ffu, X., Prosser, F.:Design of ternary CMOS circuits based ontransmiss1n funct1n theory,Internat1nal Journal of Electronics,1988,65, (5),pp.891-905
[0006][3] Prosser, F., Wu, X., Chen, X.CMOS Ternary Flip-Flops & TheirApplicat1ns.1EE Proceedings on Computer&Digital Techniquesl988 ;135(5):266-272.[0007][4]胡俊鋒，沈繼忠，姚茂群等.多值低功耗雙邊沿觸發(fā)器設計[J].浙江大學學報(工學版)，2005，39 (11):1699-1702.[0008]
【發(fā)明內容】
針對上述四邊沿觸發(fā)器QETFF的性能穩(wěn)定性和多余數(shù)據(jù)輸入端的問題，本發(fā)明的任務就是在保持四邊沿觸發(fā)器功能不變的前提下，使四邊沿觸發(fā)器的數(shù)據(jù)輸出路徑均一，性能參數(shù)穩(wěn)定，降低電路的復雜度和節(jié)省電路的MOS管使用量。
[0009]本發(fā)明采取的技術方案是:先設計一種適用于四邊沿觸發(fā)器的新型簡單數(shù)據(jù)選擇器uMUX ;然后用它設計新型的四邊沿觸發(fā)器QETFF。
[0010]所述的新型簡單數(shù)據(jù)選擇器uMUX應包含如下技術特征:
[0011]A、它有一個選擇控制信號TCLK，是一個取值為0、1和2的三值信號；
[0012]B、該新型數(shù)據(jù)選擇器uMUX有兩個數(shù)據(jù)輸入端Dc^2和D1，和一個數(shù)據(jù)輸出端Y ；
[0013]C、當三值選擇控制信號TCLK取O或2時，該新型數(shù)據(jù)選擇器uMUX選通數(shù)據(jù)輸入端Dq/2而關閉D1 ;當三值選擇控制信號TCLK取I時，選通數(shù)據(jù)輸入端D1而關閉Dq/2 ；
[0014]D、為實現(xiàn)C，需把三值選擇控制信號TCLK的電平O轉換為2，而當三值選擇控制信號TCLK為2時，保持2不變，而當三值選擇控制信號TCLK為I時，需把I轉換為O ;這樣就可以用轉換后得到的2和O去控制兩個數(shù)據(jù)輸入端的選通和關閉。
[0015]E、根據(jù)D的功能要求和文獻[2，3]中的傳輸電壓開關理論，可創(chuàng)造出基于三值選擇控制信號TCLK的二選一數(shù)據(jù)選擇器uMUX。
[0016]在文獻[I]中的四邊沿觸發(fā)器的電路結構中，可用新設計的二選一數(shù)據(jù)選擇器uMUX去替換原來的三選一數(shù)據(jù)選擇器MUX,這樣便得本發(fā)明創(chuàng)造的新四邊沿觸發(fā)器QETFF。新四邊沿觸發(fā)器QETFF消除了多余數(shù)據(jù)輸入端，降低了電路的復雜度。新設計的四邊沿觸發(fā)器QETFF比文獻[I]中的四邊沿觸發(fā)器節(jié)省了 8個MOS管的使用量。而且由于新數(shù)據(jù)選擇器uMUX的兩數(shù)據(jù)輸入端對應的兩通路路徑都僅為一個CMOS傳輸門，所以其關鍵路徑比三選一數(shù)據(jù)選擇器MUX的縮短了一半。相應地，新設計的四邊沿觸發(fā)器QETFF從數(shù)據(jù)輸入端到輸出端的關鍵數(shù)據(jù)輸出路徑也降低了一半，且其數(shù)據(jù)輸出路徑長度具有均一性的優(yōu)點。
[0017]【專利附圖】

【附圖說明】下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細說明。
[0018]圖1是基于三值選擇控制信號TCLK的二選一數(shù)據(jù)選擇器uMUX的線路圖。
[0019]圖2是基于三值選擇控制信號TCLK的二選一數(shù)據(jù)選擇器uMUX的符號。
[0020]圖3是采用新型數(shù)據(jù)選擇器uMUX的四邊沿觸發(fā)器QETFF的結構圖。
[0021]圖4是本發(fā)明創(chuàng)造 的二值四邊沿觸發(fā)器電路圖。
[0022]圖5是本發(fā)明創(chuàng)造的三值四邊沿觸發(fā)器電路圖。
[0023]圖6是圖4所示電路中三值時鐘TCLK、二值輸入信號D和二值輸出信號Q的電壓瞬態(tài)波形圖。
[0024]圖7是圖5所示電路中三值時鐘TCLK、三值輸入信號D和三值輸出信號Q的電壓瞬態(tài)波形圖。
[0025]【具體實施方式】根據(jù)本發(fā)明的技術方案，可創(chuàng)造出如圖1所示的基于三值選擇控制信號TCLK的二選一數(shù)據(jù)選擇器uMUX。該數(shù)據(jù)選擇器uMUX的工作原理為:首先利用輸入的三值選擇控制信號TCLK產(chǎn)生兩數(shù)據(jù)輸入端Dc^2和D1的選通與關閉的控制信號:當TCLK=O或2時，圖1中的結點a輸出2，結點b輸出0，這樣就選通了數(shù)據(jù)輸入端而關閉了D1 ;當TCLK= I時，圖1中的結點a輸出0，結點b輸出2，這樣就選通了數(shù)據(jù)輸入端D1而關閉％/2 了。從圖1中可以看出，兩個數(shù)據(jù)輸入端％/2和D1所對應的從輸入端到輸出端的通路路徑都是一個傳輸門，因此該數(shù)據(jù)選擇器uMUX的各個通路路徑長度相同，這樣也就消除了影響四邊沿觸發(fā)器性能穩(wěn)定性的問題，而它的關鍵路徑為I個傳輸門，比原來的三選一數(shù)據(jù)選擇器MUX減少了一半。
[0026]用該新型數(shù)據(jù)選擇器uMUX在文獻[I]的四邊沿觸發(fā)器中去替換原來的三選一數(shù)據(jù)選擇器，即可得新型的四邊沿觸發(fā)器QETFF，其電路結構如圖2所示。由于圖2中的Ml和M2兩個二選一數(shù)據(jù)選擇器uMUX帶有反饋，所以二選一數(shù)據(jù)選擇器Ml和M2分別構成了鎖存器I和鎖存器2。該新型四邊沿觸發(fā)器QETFF的工作原理為:①當三值時鐘TCLK從I跳到O或2時，鎖存器I從輸入狀態(tài)轉換為存儲狀態(tài)，其存儲值是鎖存器I在輸入狀態(tài)時最后輸入的數(shù)據(jù)D，即跳變前瞬間的D值，該存儲值作為觸發(fā)器狀態(tài)由標記為S的uMUX在TCLK=I控制下選通輸出；與此同時，鎖存器2從存儲狀態(tài)轉換為輸入狀態(tài)，其輸出值被uMUX S屏蔽。因此，觸發(fā)器受時鐘O — I和2 — I跳變的觸發(fā)，在兩次跳變處都會更新狀態(tài)。②當TCLK從O或2跳到I時，鎖存器I和鎖存器2互換工作過程，uMUX S在CLK = O或2的作用下選通鎖存器2的輸出而屏蔽鎖存器I的輸出。在這兩次時鐘跳變處觸發(fā)器也都會更新狀態(tài)。由此可見，在三值時鐘一個周期的四次跳變處，本發(fā)明的四邊沿觸發(fā)器QETFF跟現(xiàn)有技術的四邊沿觸發(fā)器一樣都會進行狀態(tài)轉移。而且在本發(fā)明創(chuàng)造的QETFF中不存在多余的數(shù)據(jù)輸入端及其相應通路的問題，因而降低了電路的復雜度。由于新創(chuàng)造的四邊沿觸發(fā)器QETFF所用的三個uMUX的選擇控制信號都是同一個三值時鐘TCLK，所以三個uMUX可共用一個處理時鐘的電路模塊(該模塊為圖1中虛線框內的電路)，這樣新四邊沿觸發(fā)器QETFF要用20個MOS管，而現(xiàn)有的四邊沿觸發(fā)器要用28個MOS管[1]，因此，本發(fā)明節(jié)省了 8個MOS管的使用量。
[0027]由于uMUX沒有整形功能，因此在用于鎖存器時須在其輸出端接一個整形器以恢復鎖存器中的信號。對于這一點，本發(fā)明的四邊沿觸發(fā)器QETFF跟現(xiàn)有的四邊沿觸發(fā)器是一樣的。由于uMUX從輸入端到輸出端的通路是一個可傳輸模擬信號的CMOS傳輸門，因此所接整形器的基值就決定著四邊沿觸發(fā)器的基值，即如果接R值整形器，那么觸發(fā)器便為R值觸發(fā)器。例如，當整形器為串聯(lián)兩個非門而構成的二值整形器時，觸發(fā)器便為如圖4所示的二值四邊沿觸發(fā)器；當整形器為由8個MOS管構成的三值整形器[2’3’4]時，觸發(fā)器便為如圖5所示的三值四邊沿觸發(fā)器。
[0028]為驗證本發(fā)明創(chuàng)造的二值和三值四邊沿觸發(fā)器，下面用HSPICE對它進行模擬，模擬時采用ISOnm的CMOS工藝參數(shù)，輸出負載為30fF。本發(fā)明的二值四邊沿觸發(fā)器模擬所得的瞬態(tài)波形如圖6所示，其中TCLK、D和Q分別為三值時鐘、二值輸入信號和觸發(fā)器的輸出波形。圖6的模擬結果表明，本發(fā)明設計的基于三值時鐘的二值四邊沿觸發(fā)器具有正確的邏輯功能。三值四邊沿觸發(fā)器模擬所得的瞬態(tài)波形如圖7所示，其中TCLK、D和Q分別為三值時鐘、三值輸入信號和觸發(fā)器的三值輸出波形。圖7的模擬結果也表明，本發(fā)明設計的基于三值時鐘的三值四邊沿觸發(fā)器也具有正確的邏輯功能。
[0029]總結:本發(fā)明在保證新設計的四邊沿觸發(fā)器QETFF具有正確的邏輯功能的前提下，降低了電路的復雜度，跟現(xiàn)有技術比少用8個MOS管，而且還提高了電路的性能:關鍵的數(shù)據(jù)輸出路徑縮短了一半而且各條數(shù)據(jù)輸出路徑的長度均一，提高了電路技術參數(shù)的穩(wěn)定性。
【權利要求】
1.一種基于三值時鐘的CMOS四邊沿觸發(fā)器QETFF，該觸發(fā)器主要由數(shù)據(jù)選擇器構成，其特征在于:所使用的數(shù)據(jù)選擇器為一種基于三值選擇控制信號(TCLK)的二選一數(shù)據(jù)選擇器(uMUX)。
2.根據(jù)權利要求1所述的CMOS四邊沿觸發(fā)器QETFF，其所使用的基于三值選擇控制信號(TCLK)的二選一數(shù)據(jù)選擇器(uMUX)的特征在于:該數(shù)據(jù)選擇器只有兩個數(shù)據(jù)輸入端(D072)和(D1);當三值選擇控制信號(TCLK)的電平值為O或2時，數(shù)據(jù)輸入端(Dc^2)選通和數(shù)據(jù)輸入端(D1)關閉；而當三值選擇控制信號(TCLK)的電平值為I時，數(shù)據(jù)輸入端(D1)選通和數(shù)據(jù)輸入端(Dc^ 2)關閉。
【文檔編號】H03K3/038GK104038184SQ201310284373
【公開日】2014年9月10日 申請日期:2013年7月3日 優(yōu)先權日:2013年7月3日
【發(fā)明者】郎燕峰 申請人:浙江工商大學