一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法及集成電路的制作方法
【專利摘要】本發(fā)明涉及一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法及集成電路，其中所述方法包括：根據(jù)用戶設(shè)計(jì)里不同的RTL寫法對(duì)應(yīng)映射出寄存器；對(duì)映射出的寄存器進(jìn)行邏輯運(yùn)算，將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，通過該全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位，其中所述全局異步復(fù)位信號(hào)低電平有效。本發(fā)明可確保FPGA芯片中全部的寄存器獲得全局異步復(fù)位信號(hào)，既保證了設(shè)計(jì)的穩(wěn)定性，也可以保證設(shè)計(jì)的跨平臺(tái)可移植性。
【專利說明】一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法及集成電 路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及異步復(fù)位信號(hào)的工藝映射方法，具體涉及到FPGA芯片中，一種自動(dòng)生 成全局異步復(fù)位信號(hào)的工藝映射方法及集成電路。

【背景技術(shù)】
[0002] 在許多FPGA(Field-ProgrammableGateArray，即現(xiàn)場(chǎng)可編程門陣列）的設(shè)計(jì) 中，需要確保寄存器從一個(gè)確定的狀態(tài)開始工作，因此需要對(duì)FPGA芯片上所使用到的寄存 器進(jìn)行統(tǒng)一的復(fù)位操作，復(fù)位操作多數(shù)時(shí)候會(huì)借助上電復(fù)位功能實(shí)現(xiàn)。然而現(xiàn)有的FPGA芯 片的上電復(fù)位實(shí)現(xiàn)方式各有不同，甚至有些芯片根本沒有上電復(fù)位功能，或者上電復(fù)位功 能并不穩(wěn)定，從而使得一個(gè)依賴于上電復(fù)位功能的應(yīng)用設(shè)計(jì)很難實(shí)現(xiàn)跨平臺(tái)的移植。
[0003] 設(shè)計(jì)一種能夠?qū)PGA芯片進(jìn)行全局異步復(fù)位的工藝映射方法，以達(dá)到設(shè)計(jì)中全 部寄存器可獲得全局異步復(fù)位信號(hào)、設(shè)計(jì)的穩(wěn)定性以及設(shè)計(jì)的跨平臺(tái)可移植性，是亟待解 決的問題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的是提供一種可實(shí)現(xiàn)全局異步復(fù)位信號(hào)的工藝映射方法以及集成電 路，以解決現(xiàn)有技術(shù)下的FPGA芯片設(shè)計(jì)不穩(wěn)定，不可跨平臺(tái)移植的問題。
[0005] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于一個(gè)已知的外部或內(nèi)部生成的復(fù)位信號(hào) 源，自動(dòng)為設(shè)計(jì)中全部的寄存器添加上全局的異步復(fù)位信號(hào)的方法。當(dāng)復(fù)位信號(hào)源與上電 復(fù)位的信號(hào)波形相一致時(shí)，設(shè)計(jì)中的全部寄存器即可確保獲得上電復(fù)位功能，既確保了設(shè) 計(jì)的穩(wěn)定性，也可以保證設(shè)計(jì)的跨平臺(tái)可移植性。
[0006] 在第一方面，本發(fā)明提供了 一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，包 括：根據(jù)用戶設(shè)計(jì)里不同的RTL寫法對(duì)應(yīng)映射出寄存器；對(duì)映射出的寄存器進(jìn)行邏輯運(yùn)算， 將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，通過該全局異步 復(fù)位信號(hào)進(jìn)行全局復(fù)位，其中所述全局異步復(fù)位信號(hào)低電平有效。
[0007] 在第二方面，本發(fā)明提供了一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，包括：無 和/或異步和/或同步復(fù)位信號(hào)的寄存器，用作邏輯運(yùn)算的邏輯電路，耦合到寄存器控制端 的全局異步復(fù)位信號(hào)；其中，將寄存器中無和/或異步和/或同步復(fù)位信號(hào)通過邏輯電路映 射成全局異步復(fù)位信號(hào)，所述全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。
[0008] 本發(fā)明解決了傳統(tǒng)的設(shè)計(jì)不穩(wěn)定性以及跨平臺(tái)不可移植性的問題，使用了較少的 通用器件，低成本的實(shí)現(xiàn)了全局異步復(fù)位信號(hào)的自動(dòng)生成，保持了設(shè)計(jì)的穩(wěn)定性。

【專利附圖】

【附圖說明】
[0009] 圖1為本發(fā)明中一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法流程圖；
[0010] 圖2為本發(fā)明一個(gè)實(shí)施例中寄存器的無\異步\同步復(fù)位信號(hào)的示意圖；
[0011] 圖3為本發(fā)明一個(gè)優(yōu)選實(shí)施例中無復(fù)位信號(hào)時(shí)復(fù)位方案示意圖；
[0012] 圖4為本發(fā)明中含高電平有效的異步復(fù)位信號(hào)復(fù)位方案示意圖；
[0013] 圖5為本發(fā)明中含低電平有效的異步復(fù)位信號(hào)復(fù)位方案示意圖；
[0014] 圖6為本發(fā)明中含高電平有效的同步復(fù)位信號(hào)復(fù)位方案示意圖；
[0015] 圖7為本發(fā)明中含低電平有效的同步復(fù)位信號(hào)復(fù)位方案示意圖。

【具體實(shí)施方式】
[0016] 圖1是本發(fā)明中一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法流程圖。該方法 包括以下步驟：
[0017] 在步驟100,根據(jù)用戶設(shè)計(jì)里不同的RTL寫法對(duì)應(yīng)映射出寄存器。RTL (Register-transferLevel),即寄存器傳輸級(jí)，RTL模型寫法中的語句與實(shí)際寄存器的結(jié) 構(gòu)模型之間存在直接映射關(guān)系，分析該RTL的行為模型可決定所需要的寄存器的類型和數(shù) 量。
[0018] 在步驟110,對(duì)映射出的寄存器進(jìn)行邏輯運(yùn)算，將寄存器中無和/或異步和/或同 步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，通過該全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。根據(jù)步驟 100映射出的寄存器，如圖2所示，其類型可分為五種：不包含復(fù)位信號(hào)的寄存器、含高電平 有效的異步復(fù)位信號(hào)的寄存器、含低電平有效的異步復(fù)位信號(hào)的寄存器、含高電平有效的 同步復(fù)位信號(hào)的寄存器以及含低電平有效的同步復(fù)位信號(hào)的寄存器。
[0019] 下面結(jié)合圖3-圖7,對(duì)自動(dòng)生成全局異步復(fù)位信號(hào)的具體實(shí)施過程作具體的描 述。圖3是無復(fù)位信號(hào)的寄存器復(fù)位方案示意圖，其RTL寫法如下：
[0020]

【權(quán)利要求】
1. 一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，包括： 根據(jù)用戶設(shè)計(jì)里不同的RTL寫法對(duì)應(yīng)映射出寄存器； 對(duì)映射出的寄存器進(jìn)行邏輯運(yùn)算，將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射 成全局異步復(fù)位信號(hào)，通過該全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位，其中所述全局異步復(fù)位信 號(hào)低電平有效。
2. 如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，其特征在 于，將寄存器中無復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)的步驟包括，當(dāng)所述寄存器為不包含 復(fù)位信號(hào)的寄存器時(shí)，直接將全局異步復(fù)位信號(hào)耦合到該寄存器的異步復(fù)位端，當(dāng)全局異 步復(fù)位信號(hào)有效時(shí)，寄存器被復(fù)位。
3. 如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，其特征在 于，將寄存器中異步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)的步驟包括，當(dāng)所述寄存器含高電 平有效的異步復(fù)位信號(hào)時(shí)，將全局異步復(fù)位信號(hào)輸入到非門后連接到或門的第一輸入端， 將所述高電平有效的異步復(fù)位信號(hào)連接至或門的第二輸入端，該或門的輸出端耦合至寄存 器的異步復(fù)位端。
4. 如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，其特征在 于，將寄存器中異步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)的步驟包括，當(dāng)所述寄存器含低電 平有效的異步復(fù)位信號(hào)時(shí)，將全局異步復(fù)位信號(hào)連接至與門的第一輸入端，將所述低電平 有效的異步復(fù)位信號(hào)作為與門的第二輸入端，該與門的輸出端耦合至寄存器的異步復(fù)位 端。
5. 如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，其特征在 于，將寄存器中同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)的步驟包括，當(dāng)所述寄存器含高電 平有效的同步復(fù)位信號(hào)時(shí)，該高電平有效的同步復(fù)位信號(hào)輸入到非門后連接至與門的第一 輸入端，將所述寄存器的原輸入信號(hào)連接至與門的第二輸入端，該與門的輸出端連接至該 寄存器的數(shù)據(jù)輸入端，全局復(fù)位信號(hào)耦合至所述寄存器的異步復(fù)位端。
6. 如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法，其特征在 于，將寄存器中同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)的步驟包括，當(dāng)所述寄存器含低電 平有效的同步復(fù)位信號(hào)時(shí)，該低電平有效的同步復(fù)位信號(hào)連接至與門的第一輸入端，寄存 器原輸入信號(hào)連接至與門的第二輸入端，該與門的輸出信號(hào)連接至寄存器的數(shù)據(jù)輸入端， 全局復(fù)位信號(hào)耦合至所述寄存器的異步復(fù)位端。
7. -種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，包括：無和/或異步和/或同步復(fù)位 信號(hào)的寄存器，用作邏輯運(yùn)算的邏輯電路，耦合到寄存器控制端的全局異步復(fù)位信號(hào)；其 中，將寄存器中無和/或異步和/或同步復(fù)位信號(hào)通過邏輯電路映射成全局異步復(fù)位信號(hào)， 所述全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。
8. 如權(quán)利要求7所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所 述集成電路中，寄存器為不包含復(fù)位信號(hào)的寄存器，全局異步復(fù)位信號(hào)耦合到該寄存器的 異步復(fù)位端，當(dāng)全局異步復(fù)位信號(hào)有效時(shí)，寄存器被復(fù)位。
9. 如權(quán)利要求7所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所 述集成電路中，寄存器為含高電平有效的異步復(fù)位信號(hào)的寄存器，所述邏輯電路包括非門、 或門；全局異步復(fù)位信號(hào)輸入到非門后連接到或門的第一輸入端，將所述高電平有效的異 步復(fù)位信號(hào)連接至或門的第二輸入端，該或門的輸出端耦合至所述寄存器的異步復(fù)位端。
10. 如權(quán)利要求7所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所 述集成電路中，寄存器為低電平有效的異步復(fù)位信號(hào)的寄存器，所述邏輯電路包括與門；其 中，全局異步復(fù)位信號(hào)連接至與門的第一輸入端，所述低電平有效的異步復(fù)位信號(hào)作為與 門的第二輸入端，該與門的輸出端耦合至寄存器的異步復(fù)位端。
11. 如權(quán)利要求7所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所 述集成電路中，寄存器是含高電平有效的同步復(fù)位信號(hào)的寄存器，所述邏輯電路包括非門、 與門；其中，該高電平有效的同步復(fù)位信號(hào)輸入到非門后連接至與門的第一輸入端，所述寄 存器的原輸入信號(hào)連接至與門的第二輸入端，該與門的輸出端連接至該寄存器的數(shù)據(jù)輸入 端，全局復(fù)位信號(hào)耦合至所述寄存器的異步復(fù)位端。
12. 如權(quán)利要求7所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所 述集成電路中寄存器是含低電平有效的同步復(fù)位信號(hào)的寄存器，所述邏輯電路包括與門； 其中，該低電平有效的同步復(fù)位信號(hào)連接至與門的第一輸入端，寄存器原輸入信號(hào)連接至 與門的第二輸入端，該與門的輸出信號(hào)連接至寄存器的數(shù)據(jù)輸入端，全局復(fù)位信號(hào)耦合至 所述寄存器的異步復(fù)位端。
【文檔編號(hào)】H03K17/22GK104426511SQ201310368651
【公開日】2015年3月18日 申請(qǐng)日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】耿嘉, 樊平, 劉明 申請(qǐng)人:京微雅格（北京）科技有限公司