一種四端口差分放大電路的制作方法
【專利摘要】本發(fā)明公開了一種四端口差分放大電路，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源極均連接直流電源VAA，第五PMOS管和第六PMOS管的源極連接輸出電壓VON、第七PMOS管和第八PMOS管的源極連接輸出電壓VOP；所述第一PMOS管和第三PMOS管的柵極分別連接輸入信號VIN、VIP，第二PMOS管和第四PMOS管的柵極分別連接參考電壓VRN、VRP，第五PMOS管的柵極和第六PMOS管的柵極連接，第七PMOS管的柵極和第八PMOS管的柵極連接，第五PMOS管和第八PMOS管的柵極且均連接直流電源VAA；所述第一PMOS管的漏極與第八PMOS管的漏極連接，第二PMOS管的漏極與第六PMOS管的漏極連接，第三PMOS管的漏極與第五PMOS管的漏極連接，第四PMOS管和第七PMOS管的漏極連接。這種四端口差分放大電路降低了輸出電壓的誤差。
【專利說明】—種四端口差分放大電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種差分放大電路，尤其涉及一種四端口差分放大電路。
【背景技術(shù)】
[0002]四端口差分放大電路是指能對輸入的兩對雙端口差分電壓信號的差值進(jìn)行放大的電路。假設(shè)一對輸入為是VIP和VIN，另外一對為VRP和VRN，輸出可以是單端口或雙端口。如果是單端口輸出，則Vout=A* ( (VIP-VIN)-(VRP-VRN))，如果輸出時差分輸出，則輸出的兩個端口的差分電壓為A*( (VIP-VIN)-(VRP-VRN))。其中A為放大倍數(shù)。
[0003]為了實現(xiàn)雙端口差分放大電路，通常使用CMOS差分對管來實現(xiàn)。已有的基于NMOS輸入管和電阻輸出的雙端口差分放大電路如附圖1所示，輸入信號VIP和VIN在NMOS輸入管Ml和M2的漏極產(chǎn)生不同的電流，這兩個不同電流流過兩個同樣阻值的電阻，實現(xiàn)輸出的電壓VOP和VON的不同，實現(xiàn)差分信號的放大。共模信號則得到抑制，類似的采樣NMOS輸入管和PMOS輸出管的雙端口差分放大電路如附圖2所示，工作原理和圖1類似，只是工作在飽和區(qū)間的PMOS管起來電阻的作用。采用NMOS管輸入，對輸入信號的直流偏置電壓有一定的要求，如果輸入信號的直流偏置電壓太低，則輸入管不工作在放大區(qū)間，無法實現(xiàn)信號放大。
[0004]如附圖3所示，使用已有的PMOS管輸入的折疊式共源共柵電路，可以解決實際運用中輸入信號的直流偏置電壓可能比較低的情況。
[0005]為了實現(xiàn)四端口輸入，可考慮使用已有的四端口 PMOS管輸入的折疊式共源共柵電路，如附圖4所示，但是這種四端口 PMOS管輸入的折疊式共源共柵電路主要問題在于，兩對差分信號的輸入信號(VIP和VIN，VRP和VRN)不能太大，否則輸入PMOS差分管進(jìn)入非線性狀態(tài)，放大值變小，導(dǎo)致VIP-VIN的放大倍數(shù)和VRP-VRN的放大倍數(shù)不一致，造成輸出誤差。實際使用中，參考電壓VRP和VRN往往差了 I伏特以上，很容易使得PMOS差分管進(jìn)入非線性狀態(tài)，為了使差分對管不容易進(jìn)入非線性區(qū)，如附圖5所示，交換VIN和VRP的位置，鑒于關(guān)鍵的比較區(qū)間，VIP和VRP比較接近，VIN和VRN電壓比較接近，差分對管不容易進(jìn)入非線性區(qū)。
[0006]雖然附圖5所示的方式和附圖4比有很大的提高，但VIN和VRN，VIP和VRP的電壓差別還是可以很大，如I伏特以上。這重差別，將影響輸入管和折疊管的工作；VIN和VRN，VIP和VRP中的直流偏置比較高的那對管子將有比較小的電壓空間，造成輸出阻抗降低，輸出增益變小。導(dǎo)致VIP-VIN的放大倍數(shù)和VRP-VRN的放大倍數(shù)不一致，造成輸出誤差。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問題是，提供一種能夠降低輸出電壓誤差的四端口差分放大電路。
[0008]為了解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的:一種四端口差分放大電路，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，所述第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管的源極均連接直流電源VAA，第五PMOS管和第六PMOS管的源極連接輸出電壓V0N、第七PMOS管和第八PMOS管的源極連接輸出電壓VOP ;所述第一 PMOS管和第三PMOS管的柵極分別連接輸入信號VIN、VIP，第二 PMOS管和第四PMOS管的柵極分別連接參考電壓VRN、VRP，第五PMOS管的柵極和第六PMOS管的柵極連接，第七PMOS管的柵極和第八PMOS管的柵極連接，且第五PMOS管和第八PMOS管的柵極且均連接直流電源VAA ;所述第一 PMOS管的漏極與第八PMOS管的漏極連接，第二 PMOS管的漏極與第六PMOS管的漏極連接，第三PMOS管的漏極與第五PMOS管的漏極連接，第四PMOS管和第七PMOS管的漏極連接。
[0009]優(yōu)選的，所述輸出電壓VON、VOP上各串接有一電阻。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的有益之處是:這種四端口差分放大電路采用自偏置技術(shù)，折疊管的柵極電壓來自輸入管的源極電壓，這樣，所有的差分對管都將有相同大小的電壓空間，直到輸出增益一致，降低了輸出電壓的誤差。
[0011]【專利附圖】

【附圖說明】:
下面結(jié)合附圖對本發(fā)明進(jìn)一步說明。
[0012]圖1是已有的NMOS輸入管和電阻輸出的雙端口差分放大電路結(jié)構(gòu)示意圖；
圖2是已有的NMOS輸入管和PMOS輸出的雙端口差分放大電路結(jié)構(gòu)示意圖；
圖3是已有的PMOS輸入管的折疊式共源共柵雙端口差分放大電路結(jié)構(gòu)示意圖；
圖4和圖5是已有的四端口 PMOS管輸入的折疊式共源共柵電路結(jié)構(gòu)示意圖；
圖6是本發(fā)明一種四端口差分放大電路結(jié)構(gòu)示意圖。
[0013]圖中:1、第一 PMOS管；2、第二 PMOS管；3、第三PMOS管；4、第四PMOS管；5、第五PMOS管；6、第六PMOS管；7、第七PMOS管；8、第八PMOS管。
[0014]【具體實施方式】:
下面結(jié)合附圖及【具體實施方式】對本發(fā)明進(jìn)行詳細(xì)描述:
圖6所示一種四端口差分放大電路，包括第一 PMOS管1、第二 PMOS管2、第三PMOS管3、第四PMOS管4、第五PMOS管5、第六PMOS管6、第七PMOS管7和第八PMOS管8，所述第一PMOS管1、第二 PMOS管2、第三PMOS管3、第四PMOS管4的源極均連接直流電源VAA，第五PMOS管5和第六PMOS管6的源極連接輸出電壓V0N、第七PMOS管7和第八PMOS管8的源極連接輸出電壓VOP ;所述第一 PMOS管I和第三PMOS管3的柵極分別連接輸入信號VIN、VIP,第二 PMOS管2和第四PMOS管4的柵極分別連接參考電壓VRN、VRP，第五PMOS管5的柵極和第六PMOS管6的柵極連接，第七PMOS管7的柵極和第八PMOS管8的柵極連接，且第五PMOS管5和第八PMOS管8的柵極且均連接直流電源VAA ;所述第一 PMOS管I的漏極與第八PMOS管8的漏極連接，第二 PMOS管2的漏極與第六PMOS管6的漏極連接，第三PMOS管3的漏極與第五PMOS管5的漏極連接，第四PMOS管4和第七PMOS管7的漏極連接；所述輸出電壓VON、VOP上各串接有一電阻。
[0015]需要強(qiáng)調(diào)的是:以上僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，凡是依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種四端口差分放大電路，包括第一 PMOS管(I)、第二 PMOS管(2)、第三PMOS管(3)、第四PMOS管(4)、第五PMOS管(5)、第六PMOS管(6)、第七PMOS管(7)和第八PMOS管(8)，其特征在于:所述第一 PMOS管(I)、第二 PMOS管(2)、第三PMOS管(3)、第四PMOS管(4)的源極均連接直流電源(VAA)，第五PMOS管(5)和第六PMOS管(6)的源極連接輸出電壓(VON)、第七PMOS管(7)和第八PMOS管(8)的源極連接輸出電壓(VOP);所述第一 PMOS管(I)和第三PMOS管(3)的柵極分別連接輸入信號(VIN、VIP)，第二 PMOS管(2)和第四PMOS管(4)的柵極分別連接參考電壓(VRN、VRP)，第五PMOS管(5)的柵極和第六PMOS管(6)的柵極連接，第七PMOS管(7 )的柵極和第八PMOS管(8 )的柵極連接，且第五PMOS管(5 )和第八PMOS管(8)的柵極且均連接直流電源(VAA);所述第一 PMOS管(I)的漏極與第八PMOS管(8)的漏極連接，第二 PMOS管(2)的漏極與第六PMOS管(6)的漏極連接，第三PMOS管(3)的漏極與第五PMOS管(5)的漏極連接，第四PMOS管(4)和第七PMOS管(7)的漏極連接。
2.根據(jù)權(quán)利要求1所述的四端口差分放大電路，其特征在于:所述輸出電壓(V0N、V0P)上各串接有一電阻。
【文檔編號】H03F3/45GK103490736SQ201310381543
【公開日】2014年1月1日 申請日期:2013年8月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】劉雄 申請人:蘇州蘇爾達(dá)信息科技有限公司