時鐘傳送電路、時鐘接收電路及其方法
【專利摘要】一種時鐘傳送電路,包括：邊緣提取電路、晶體管、傳送線、終端電路以及邊緣偵測電路。邊緣提取電路接收第一時鐘信號，并輸出第二時鐘信號。其中，第二時鐘信號的工作周期大致上小于第一時鐘信號的工作周期。晶體管接收第二時鐘信號，并輸出電流信號。傳送線在第一端接收電流信號，并將電流信號傳送至第二端。終端電路接收在第二端的電流信號，并將電流信號轉(zhuǎn)換成電壓信號。邊緣偵測電路通過偵測電壓信號的邊緣來產(chǎn)生輸出時鐘信號。
【專利說明】時鐘傳送電路、時鐘接收電路及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及時鐘信號的傳送，特別是一種時鐘傳送電路、時鐘接收電路及其方法?！颈尘凹夹g(shù)】
[0002]時鐘廣泛地使用在集成電路上。時鐘信號通常為方波。在集成電路上，時鐘信號通常源自于晶體振蕩器，然后傳送至集成電路的各部。因此，典型地需要效率高的時鐘傳送。圖1是典型的時鐘傳送電路100的概要圖。參照圖1，時鐘傳送電路100包括NMOS(n-channel metal-oxide semiconductor field effect ;N 溝道金屬氧化物半導(dǎo)體場效應(yīng))晶體管110、傳送線120及終端電路130。NMOS晶體管110接收一來源時鐘信號CLK_SRC并輸出電流信號IM。傳送線120的第一端121接收電流信號并傳送至其第二端122。終端電路130是以電阻實現(xiàn)。終端電路130耦接在供電節(jié)點VDD與傳送線120的第二端之間，以致于在傳送線120的第二端輸出目標時鐘CLK_DES。然而，在集成電路上通常會存在許多電路和信號。所以，于傳送線120傳送電流信號Im的同時可能受到來自周遭電路及信號的噪聲，因而降低時鐘信號的質(zhì)量。為了確保目標時鐘CLK_DES的質(zhì)量，電流信號Im應(yīng)具備相對大的振幅，而終端電路130則需具有相對小的阻抗。然而，這樣的設(shè)計通常會增加功率損耗。
[0003]因此，需要一種能確保目標信號的質(zhì)量且減少大量功率損耗的時鐘傳送裝置與方法。

【發(fā)明內(nèi)容】

[0004]在一實施例中，一種時鐘傳送電路包括:邊緣提取電路、晶體管、傳送線、電流鏡、終端電路以及邊緣偵測電路。邊緣提取電路接收第一時鐘信號，并輸出第二時鐘信號。晶體管接收第二時鐘信號，并輸出電流信號。傳送線的第一端接收電流信號并傳送至其第二端。電流鏡接收傳送線第二端輸出的電流信號并映像電流信號，以產(chǎn)生映像電流信號。終端電路將映像電流信號轉(zhuǎn)換成電壓信號。邊緣偵測電路通過偵測電壓信號的邊緣來產(chǎn)生輸出時鐘信號。
[0005]在至少一實施例中，邊緣提取電路包括:反相延遲電路以及邏輯閘。反相延遲電路接收第一時鐘信號并輸出中間時鐘信號。邏輯閘接收第一時鐘信號和中間時鐘信號并輸出第二時鐘信號。其中，中間時鐘信號為具有延遲的第一時鐘信號的反相。
[0006]在至少一實施例中，第二時鐘信號的工作周期大致上小于第一時鐘信號的工作周期。
[0007]在一實施例中，一種時鐘接收電路用以接收傳送線上的電流信號，并且包括:電流鏡、終端電路以及邊緣偵測電路。電流鏡接收電流信號并映像電流信號以產(chǎn)生映像電流信號。終端電路將映像電流信號轉(zhuǎn)換成電壓信號。邊緣偵測電路根據(jù)電壓信號的邊緣來產(chǎn)生輸出時鐘信號。
[0008]在至少一實施例中，終端電路包括電阻。在至少一實施例中，邊緣偵測電路包括反相器。在至少另一實施例中，邊緣偵測電路包括比較器。
[0009]在一實施例中，一種時鐘傳送方法包括接收通過傳送線的電流信號、依據(jù)電流信號來映像產(chǎn)生映像電流信號、將映像電流信號轉(zhuǎn)換成電壓信號、以及根據(jù)電壓信號的邊緣來產(chǎn)生輸出信號。其中，電流信號對應(yīng)于時鐘信號。
[0010]在至少一實施例中，轉(zhuǎn)換步驟包括利用電阻將映像電流信號轉(zhuǎn)換成電壓信號。
[0011]在至少一實施例中，輸出信號的產(chǎn)生步驟包括:利用反相器根據(jù)該電壓信號產(chǎn)生該輸出信號。
[0012]在至少一實施例中，輸出信號的產(chǎn)生步驟包括比較電壓信號和參考電壓以產(chǎn)生輸出信號。
【專利附圖】

【附圖說明】
[0013]圖1為時鐘傳送電路的概要圖。
[0014]圖2為根據(jù)本發(fā)明一實施例的時鐘傳送電路的概要圖。
[0015]圖3為圖2中的時鐘傳送電路的示范性時序圖。
[0016]圖4為適用于實施圖2中的接收電路的一替代實施例的概要圖。
[0017]其中，附圖標記說明如下:
[0018]100 時鐘傳送電路110 NMOS晶體管
[0019]120 傳送線`121 第一端
[0020]122 第二端130 終端電路
[0021]200 時鐘傳送電路210 邊緣提取電路
[0022]211 反相延遲電路212 邏輯閘
[0023]220 傳送線221 第一端
[0024]222 第二端225 晶體管
[0025]230 終端電路 231 電阻
[0026]240 邊緣偵測電路241 反相器
[0027]301 上升緣302 下降緣
[0028]303 上升緣304 下降緣
[0029]305 上升緣306 下降緣
[0030]307 上升緣308 下降緣
[0031]400 接收電路 401 第一晶體管
[0032]402 第二晶體管 403 終端電路
[0033]404 比較器410 電流鏡
[0034]CLK_DES目標時鐘 CLK_SRC來源時鐘信號
[0035]CLKl 第一時鐘信號CLKlDB中間時鐘信號
[0036]CLK2 第二時鐘信號CLK3 輸出時鐘信號
[0037]ICLK 電流信號 Imirror映像電流信號
[0038]VCLK 電壓信號 VDD 供電節(jié)點
[0039]VOUT 電壓信號 VREF 參考電壓
[0040]T周期A時間間隔【具體實施方式】
[0041]以下公開許多示范性實施例，其可用以實現(xiàn)時鐘傳送的最佳模式，同時可了解的是，各種實施例能以許多方法實現(xiàn)且非限制為下述的特定范例或?qū)崿F(xiàn)此些范例的任何特征的特定手段。在其他情況下，公知細節(jié)未顯示或描述，以避免模糊公開的觀點。
[0042]根據(jù)本發(fā)明的時鐘傳送電路、時鐘接收電路及其方法是關(guān)于時鐘傳送，特別是關(guān)于在集成電路上的時鐘傳送。
[0043]圖2為根據(jù)本發(fā)明一實施例的時鐘傳送電路200的概要圖。參照圖2，時鐘傳送電路200包括傳送電路、傳送線220以及接收電路。這里，傳送電路包括:邊緣提取電路210及晶體管225，并且接收電路包括:終端電路230及邊緣偵測電路240。邊緣提取電路210耦接晶體管225的控制極。晶體管225耦接于傳送線220的第一端221與接地之間。終端電路230耦接在供電節(jié)點VDD與傳送線220的第二端222之間，且邊緣偵測電路240耦接傳送線220的第二端222。
[0044]邊緣提取電路210接收第一時鐘信號CLKl并輸出第二時鐘信號CLK2。其中，第二時鐘信號CLK2的邊緣對應(yīng)于第一時鐘信號CLKl的邊緣，并且第二時鐘信號CLK2的工作周期(duty cycle)大致上小于第一時鐘信號CLKl的工作周期。晶體管225接收第二時鐘信號CLK2并輸出電流信號IaK。傳送線220的第一端221接收電流信號并將電流信號Iclk傳送至其第二端222。終端電路230接收在第二端222的電流信號并將電流信號ImR換成電壓信號VaK。邊緣偵測電路240接收電壓信號Vm并產(chǎn)生輸出時鐘信號CLK3。其中，輸出時鐘信號CLK3的邊緣對應(yīng)于電壓信號Vm的邊緣。
[0045]在一些實施例中，邊緣提取電路210可包括反相延遲電路211及邏輯閘212 (例如:與門)。反相延遲電路211的輸出端耦接至邏輯閘212的另一輸入端。邏輯閘212的輸出端耦接至晶體管225的控制極。其中，第二時鐘信號CLK2的上升緣對應(yīng)于第一時鐘信號CLKl的上升緣。
[0046]在一些實施例中，晶體管225可為NMOS晶體管。NMOS晶體管的柵極耦接邏輯閘212的輸出端、NMOS晶體管的漏極耦接傳送線220、而NMOS晶體管的源極接地。
[0047]在一些實施例中，終端電路230可包括電阻231。這里，電阻231耦接在供電節(jié)點VDD與傳送線220的第二端222之間。
[0048]在一些實施例中，邊緣偵測電路240可包括反相器241。這里，反相器241的輸入端耦接傳送線220的第二端222和電阻231，并且反相器241的輸出端用以輸出輸出時鐘信號CLK3。其中，輸出時鐘信號CLK3的上升緣對應(yīng)于電壓信號Vm的下降緣。
[0049]圖3是時鐘傳送電路200的示范性時序圖。參照圖3，第一時鐘信號CLKl為周期T的方波。反相延遲電路211的輸入端及邏輯閘212的輸入端接收第一時鐘信號CLK1。反相延遲電路211反相延遲第一時鐘信號CLKl而輸出中間時鐘信號CLK1DB。這里，中間時鐘信號CLKlDB為第一時鐘信號CLKl的反向，并且中間時鐘信號CLKlDB的下降緣302與第一時鐘信號CLKl的上升緣301之間間隔有一時間間隔A。
[0050]接著，邏輯閘212對第一時鐘信號CLKl及中間時鐘信號CLKlDB進行與(AND)的邏輯運算而輸出第二時鐘信號CLK2。這里，第二時鐘信號CLK2的上升緣303大致上對準于第一時鐘信號CLKl的上升緣301，并且在時間間隔A后即出現(xiàn)第二時鐘信號CLK2的下降緣304。換言之，第二時鐘信號CLK2的上升緣303與第二時鐘信號CLK2的下降緣304之間間隔一時間間隔A，并且第二時鐘信號CLK2的一個周期的時間長度相同于第一時鐘信號CLKl的一個周期的時間長度。
[0051]由于NMOS晶體管225執(zhí)行反相運算以及傳送線220造成離散發(fā)生，因此在傳送線220的第二端產(chǎn)生相對于第二時鐘信號CLK2被延遲以及被反相且具有可見的上升/下降時間的電壓信號VM。電壓信號Vm的下降緣305為上升緣303的延遲反相且具有可見的下降時間，而電壓信號Vm的上升緣306為下降緣304的延遲反相且具有可見的上升時間。
[0052]最后，邊緣偵測電路240通過比較電壓信號Vm和跳脫點(trip point)來將電壓信號Vm轉(zhuǎn)換成輸出時鐘信號CLK3。如圖3所示，跳脫點為一預(yù)定電壓電平。
[0053]第二時鐘信號CLK2的工作周期為A/T。這里只要適當(dāng)?shù)卦O(shè)計反相延遲電路211的延遲(D)，即可使第二時鐘信號CLK2的工作周期(A/T)大致上小于第一時鐘信號CLKl的工作周期。由于第二時鐘信號CLK2取代第一時鐘信號CLKl來用以控制晶體管225，因此晶體管225的開啟(ON)時間大致上短于傳統(tǒng)系統(tǒng)(其晶體管直接響應(yīng)第一時鐘信號，如同圖1所示的晶體管110直接響應(yīng)源時鐘信號CLK_SRC)。因此，時鐘傳送電路200的功率耗損大致上小于傳統(tǒng)系統(tǒng)。
[0054]凡本領(lǐng)域技術(shù)人員應(yīng)該都知曉依據(jù)所公開的時鐘傳送技術(shù)的原理能以許多替代實施例來實現(xiàn)。在一些實施例中，圖2中的邊緣偵測電路240可以用比較器實現(xiàn)。這里，則將用以比較電壓信號Vm的跳脫點設(shè)定為參考電壓VKEF。
[0055]在一些實施例中，圖2中的接收電路亦能以如圖4所示的接收電路400來替代。
[0056]接收電路400包括電流鏡410、終端電路403及比較器404。電流鏡410耦接在傳送線220的第二端222與比較器404的正輸入端之間。終端電路403耦接在比較器404的正輸入端與接地之間。比較器404的負輸入端用以接收參考電壓乂_。
[0057]這里，電流鏡410可包括第一晶體管401及第二晶體管402。第一晶體管401及第二晶體管402的連接關(guān)系請見圖4。在圖4中，利用電流鏡410可實現(xiàn)提供額外增益的功效。
[0058]在一些實施例中，第一晶體管401及第二晶體管402可為PMOS晶體管。在一些實施例中，終端電路403為一電阻。這里，電阻的一端耦接比較器404的輸入端與接地之間。
[0059]電流鏡410接收電流信號并根據(jù)映像效應(yīng)產(chǎn)生一映像電流信號Imimff。終端電路403接收映像電流信號Imimff并將其轉(zhuǎn)換成電壓信號VQUT。比較器404接收并比較電壓信號Votjt和參考電壓Vkef,并據(jù)以產(chǎn)生輸出時鐘信號CLK3。由于比較器為本領(lǐng)域的技術(shù)人員所熟知，故這里不再贅述。
[0060]雖然本發(fā)明以前述的實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的專利保護范圍須視本說明書所附的權(quán)利要求書界定的為準。
【權(quán)利要求】
1.一種時鐘傳送電路,包括: 邊緣提取電路，接收第一時鐘信號并輸出第二時鐘信號； 晶體管，接收該第二時鐘信號并輸出電流信號； 傳送線，在第一端接收該電流信號并傳送該電流信號至第二端； 電流鏡，接收在該第二端的該電流信號并映像該電流信號以產(chǎn)生映像電流信號； 終端電路，將該映像電流信號轉(zhuǎn)換成該電壓信號；以及 邊緣偵測電路，通過偵測該電壓信號的邊緣來產(chǎn)生輸出時鐘信號。
2.如權(quán)利要求1所述的時鐘傳送電路，其中該邊緣提取電路包括: 反相延遲電路，接收該第一時鐘信號并輸出中間時鐘信號，其中該中間時鐘信號為具有延遲的該第一時鐘信號的反相；以及 邏輯閘，接收該第一時鐘信號和該中間時鐘信號并輸出該第二時鐘信號。
3.如權(quán)利要求1所述的時鐘傳送電路，其中該第二時鐘信號的工作周期大致上小于該第一時鐘信號的工作周期。
4.一種時鐘接收電路，用以接收傳送線上的電流信號，該時鐘接收電路包括: 電流鏡，接收該電流信號并映像該電流信號以產(chǎn)生映像電流信號； 終端電路，將該映像電流信號轉(zhuǎn)換成該電壓信號；以及 邊緣偵測電路，依據(jù)該電壓信號的邊緣來產(chǎn)生輸出信號。
5.如權(quán)利要求4所述的時鐘接收電路，其中該終端電路包括電阻。
6.如權(quán)利要求4所述的時鐘接收電路，其中該邊緣偵測電路包括反相器。
7.如權(quán)利要求4所述的時鐘接收電路，其中該邊緣偵測電路包括比較器。
8.—種時鐘接收方法，包括: 接收通過傳送線的電流信號，其中該電流信號對應(yīng)于時鐘信號； 依據(jù)該電流信號來映像產(chǎn)生映像電流信號； 將該映像電流信號轉(zhuǎn)換成電壓信號；以及 依據(jù)該電壓信號的邊緣來產(chǎn)生輸出信號。
9.如權(quán)利要求8所述的時鐘接收方法，其中該轉(zhuǎn)換步驟包括: 利用電阻將該映像電流信號轉(zhuǎn)換成該電壓信號。
10.如權(quán)利要求8所述的時鐘接收方法，其中該輸出信號的產(chǎn)生步驟包括: 利用反相器根據(jù)該電壓信號產(chǎn)生該輸出信號。
11.如權(quán)利要求8所述的時鐘接收方法，其中該輸出信號的產(chǎn)生步驟包括: 比較該電壓信號和參考電壓以產(chǎn)生該輸出信號。
【文檔編號】H03K5/13GK103780230SQ201310460622
【公開日】2014年5月7日 申請日期:2013年9月30日 優(yōu)先權(quán)日:2012年10月22日
【發(fā)明者】林嘉亮, 周格至 申請人:瑞昱半導(dǎo)體股份有限公司