用于檢測脈沖信號的截止頻率的方法和裝置制造方法
【專利摘要】在由于包括由系統(tǒng)環(huán)境或編碼器所產(chǎn)生的噪聲或系統(tǒng)設計錯誤的各種原因使所輸入的脈沖信號的頻率超過最大額定速度的情況下，本公開提供用于檢測脈沖信號的截止頻率的方法和裝置來檢測脈沖信號的截止頻率，由此可以對其采取適當?shù)拇胧?，裝置包括：輸入處理器，其配置為在作為監(jiān)測對象的脈沖信號的第一脈沖信號被輸入的情況下，每次當?shù)谝幻}沖信號的上升沿和下降沿出現(xiàn)時就產(chǎn)生第二脈沖信號；計數(shù)器，其配置為對相對于由輸入處理器產(chǎn)生的第二脈沖信號的時鐘信號進行計數(shù)；復位處理器，其配置為在每個預定（設定）周期使計數(shù)器復位；以及檢測器，其被配置為在預定周期內(nèi)計數(shù)器的輸出值超過預定（設定）閾值的情況下，產(chǎn)生并輸出檢測信號的截止頻率。
【專利說明】用于檢測脈沖信號的截止頻率的方法和裝置
【技術領域】
[0001]本公開的示例性實施例涉及用于檢測脈沖信號的截止頻率的裝置及其方法，且更具體地涉及被配置為在所輸入的脈沖信號的頻率升高超過最大額定速度的情況下檢測脈沖信號頻率的用于檢測脈沖信號的截止頻率的裝置及其方法。
【背景技術】
[0002]在處理由編碼器或脈沖發(fā)生器所生成的脈沖信號的情況下，如果脈沖信號的頻率升高超過最大額定速度，則出現(xiàn)問題。更具體地，PLC (可編程邏輯控制器)的高速計數(shù)器模塊起到對不能通過常規(guī)計數(shù)器指令來計數(shù)的脈沖發(fā)生器或編碼器的快脈沖信號進行計數(shù)的功能。
[0003]圖1是示出依照現(xiàn)有技術的高速計數(shù)器模塊的框圖。圖1的高速計數(shù)器模塊12包括緩沖器12-1、MPU (微處理器單元)12-2和輸入電路12-3。
[0004]輸入電路12-3將由編碼器13生成的高速脈沖序列轉(zhuǎn)換成CMOS電平并且將其發(fā)送至MPU12-2，在MPU12-2中MPU12-2從所輸入的脈沖信號的上升沿或下降沿來加上或減去緩沖器12-1的值。包括PC (個人計算機)或HMI (人機接口)的管理單元11讀取高速計數(shù)器模塊12的緩沖器12-1的值并且將其顯示在屏幕上。
[0005]圖2是示出依照現(xiàn)有技術在將脈沖序列(串)輸入至高速計數(shù)器模塊12的輸入接觸點的情況下的過程的示意圖。
[0006]MPU12-2在初始化I/O (輸入/輸出)和存儲器(S21)之后重復地處理用戶程序(掃描程序)(S22)。也就是說，MPU12-2執(zhí)行PLC掃描程序(S23)，與管理單元11通信，并且更新輸入/輸出接觸點(S25)。
[0007]每當在上述過程中檢測到輸入信號的上升沿/下降沿時，就停止PLC掃描程序以產(chǎn)生中斷信號，然后執(zhí)行高速計數(shù)器處理程序。
[0008]然而，在每當輸入至中斷端口的信號上升(1，3)或下降(2，4)時就中斷PLC掃描程序并產(chǎn)生中斷之后才執(zhí)行高速計數(shù)器功能的方法具有許多缺陷。
[0009]也就是說，如果輸入脈沖序列的邊沿出現(xiàn)周期(Tin)短于(如果超過最大輸入速度)最大中斷使能時間(T)，則中斷可被連續(xù)地累計從而極大地減緩或終止掃描程序的執(zhí)行。盡管MPU12-2可以測量在預定單位時間內(nèi)所累計的脈沖輸入數(shù)量且檢查是否已經(jīng)超過所設定的最大可允許輸入速度以便于防止上述現(xiàn)象，但是該過程具有的缺陷在于:每當中斷時就要處理額外的用于測量累計脈沖數(shù)量的程序，從而增加了每次中斷的處理時間并降低了高速計數(shù)器模塊的性能。

【發(fā)明內(nèi)容】

[0010]本公開的示例性方案是至少基本上解決上述問題和/或缺陷，并且至少提供以下所述的優(yōu)點。因此，本公開旨在提供用于檢測脈沖信號的截止頻率的裝置及其方法，所述裝置被配置為在由于包括由系統(tǒng)環(huán)境或編碼器所產(chǎn)生的噪聲、或系統(tǒng)設計錯誤的各種原因使得所輸入的脈沖信號的頻率超過最大額定速度的情況下來檢測脈沖信號的截止頻率。
[0011]在本公開的一個總體方案中，提供了一種用于檢測脈沖信號的截止頻率的裝置，所述裝置包括:
[0012]輸入處理器，其被配置為在作為監(jiān)測對象的脈沖信號的第一脈沖信號被輸入的情況下，每次當?shù)谝幻}沖信號的上升沿和下降沿出現(xiàn)時就產(chǎn)生第二脈沖信號；
[0013]計數(shù)器，其被配置為對相對于由所述輸入處理器產(chǎn)生的所述第二脈沖信號的時鐘信號進行計數(shù)；
[0014]復位處理器，其被配置為在每個預定(設定)周期將所述計數(shù)器復位；以及
[0015]檢測器，其被配置為在預定周期內(nèi)所述計數(shù)器的輸出值超過預定(設定)閾值的情況下，產(chǎn)生并輸出檢測信號的截止頻率。
[0016]在一些示例性實施例中，所述輸入處理器可以包括:緩沖器，其被配置為延遲所述第一脈沖信號；以及異或(XOR)處理器，其被配置通過對所述第一脈沖信號和由所述緩沖器延遲的信號執(zhí)行XOR (異或)運算來輸出所述第二脈沖信號。
[0017]在一些示例性實施例中，所述復位處理器可以包括:振蕩器，其被配置為產(chǎn)生預定周期的脈沖信號；反相器，其被配置為通過使由所述振蕩器產(chǎn)生的脈沖信號反相來輸出預定(設定)周期延遲信號；以及與(AND)處理器，其被配置對由所述振蕩器產(chǎn)生的所述脈沖信號和所述反相器的輸出信號執(zhí)行AND運算并且將運算值提供給所述計數(shù)器的復位端。
[0018]在一些示例性實施例中，所述檢測器可以包括:AND處理器，其被配置為通過對所述計數(shù)器的輸出值執(zhí)行AND運算來輸出檢測信號的截止頻率。
[0019]本發(fā)明的另一個總體方案，提供了一種用于檢測脈沖信號的截止頻率的方法，所述方法包括:
[0020]在輸入作為監(jiān)測對象的脈沖信號的第一脈沖信號被輸入的情況下，每次當?shù)谝幻}沖信號的上升沿和下降沿出現(xiàn)時就產(chǎn)生第二脈沖信號；
[0021]使用計數(shù)器對相對于所產(chǎn)生的第二脈沖信號的時鐘信號進行計數(shù)；
[0022]在預定(設定)周期內(nèi)相對于由所述計數(shù)器計數(shù)的時鐘信號的計數(shù)值超過預定(設定)閾值的情況下，產(chǎn)生檢測信號的截止頻率；以及
[0023]在每個預定(設定)周期將用于對所述時鐘信號進行計數(shù)的所述計數(shù)器復位。
[0024]在一些示例性實施例中，產(chǎn)生所述第二脈沖信號的步驟可以包括:輸出由所述緩沖器對所述第一脈沖信號延遲所得到的信號；以及通過對所述第一脈沖信號和被所述緩沖器延遲的信號執(zhí)行XOR (異或)運算來輸出所述第二脈沖信號。
[0025]在一些示例性實施例中，復位步驟可以包括:產(chǎn)生預定(設定)周期的脈沖信號；通過將所產(chǎn)生的脈沖信號反相來輸出預定(設定)周期延遲信號；以及通過對所產(chǎn)生的脈沖信號和延遲的脈沖信號執(zhí)行AND運算來輸出AND運算值。
[0026]在一些示例性實施例中，產(chǎn)生所述截止頻率的檢測信號的步驟可以包括:通過對由所述計數(shù)器輸出的所述計數(shù)值執(zhí)行AND運算來產(chǎn)生截止頻率的檢測信號。
[0027]在有益方案中，在采用了超過最大額定速度的脈沖序列的情況下，通過自動檢測超過最大額定速度的脈沖序列，能夠輸出檢測信號的截止頻率。
[0028]包括被配置為處理脈沖信號的PLC的高速計數(shù)器模塊的各種裝置能夠利用所述檢測信號的所述截止頻率來監(jiān)測是否輸入了超過最大額定速度的脈沖信號，其結(jié)果是，能夠采取包括執(zhí)行暫時停止運算和生成警告的適當措施。
[0029]因此，由于使用和實現(xiàn)了簡單的邏輯電路，所以處理脈沖信號的裝置的穩(wěn)定性能夠被增強，并且使能夠易于應用。
【專利附圖】

【附圖說明】
[0030]圖1是示出依照現(xiàn)有技術的示例性實施例的PLC的高速計數(shù)器模塊的框圖。
[0031]圖2是示出依照現(xiàn)有技術的高速計數(shù)器模塊的操作的示意圖。
[0032]圖3是示出依照本公開的用于檢測截止頻率的裝置的結(jié)構(gòu)的示意圖。
[0033]圖4是示出依照本公開的用于檢測截止頻率的裝置的詳細電路結(jié)構(gòu)的示意圖。
[0034]圖5是當圖4中示出的第一脈沖信號的頻率正常時的時序圖。
[0035]圖6是當輸入足夠快以超過截止頻率的圖4中示出的第一脈沖信號的頻率時的時序圖。
[0036]圖7是示出依照本公開的用于檢測被施加到PLC的高速計數(shù)器模塊的截止頻率的裝置的示意圖。
【具體實施方式】
[0037]下面，將參考附圖詳細描述本公開的示例性實施例。
[0038]圖3是示出依照本公開的用于檢測截止頻率的裝置的結(jié)構(gòu)的示意圖。
[0039]參考圖3，依照本公開的用于檢測截止頻率的裝置30 (以下稱為“裝置”)可以包括輸入處理器31、計數(shù)器32、復位處理器33和檢測器34。
[0040]輸入處理器31起到在監(jiān)測對象脈沖信號的上升沿和下降沿出現(xiàn)的點處產(chǎn)生脈沖信號的作用。為方便起見，該監(jiān)測對象脈沖信號在下文中被稱為第一脈沖信號，并且由輸入處理器31產(chǎn)生的另一脈沖信號被稱為第二脈沖信號。
[0041]計數(shù)器32起到接收由輸入處理器31產(chǎn)生的第二脈沖信號作為時鐘信號并且對所輸入的時鐘信號計數(shù)的作用。也就是說，計數(shù)器32對第一脈沖信號的上升沿和下降沿出現(xiàn)的點進行計數(shù)。
[0042]復位處理器33起到在每個周期(Trst)產(chǎn)生復位信號來將計數(shù)器32復位的作用。此外，計數(shù)器32在周期(Trst)內(nèi)響應于復位處理器33的復位信號而計數(shù)的輸出值超過預定值的情況下，檢測器34起到輸出通知輸出值超過預定值的截止頻率檢測信號的作用。
[0043]也就是說，在預定周期(Trst)內(nèi)產(chǎn)生多于預定數(shù)量的第二脈沖信號的情況下，由于這意味著以高于預設的最大額定速度的速度來輸入第一脈沖信號，因此檢測器34輸出檢測信號。下面，將參考圖4，描述本公開裝置的詳細的示例性實施例。
[0044]圖4是示出依照本公開的用于檢測截止頻率的裝置的詳細電路結(jié)構(gòu)的示意圖。
[0045]參考圖4，輸入處理器31可以包括第一脈沖信號以及對由緩沖器31-1延遲的信號執(zhí)行XOR的XOR運算符31-2，其中由XOR處理器(運算符31_2)所輸出的信號被作為第二脈沖信號輸入到計數(shù)器32中。
[0046]復位處理器33可以包括:振蕩器33-1，其產(chǎn)生預定周期的脈沖信號；反相器33-2，其通過將脈沖信號反相來延遲由振蕩器33-1輸出的脈沖信號；以及AND運算符33-3，其對振蕩器33-1的輸出信號和反相器33-2的輸出信號執(zhí)行AND運算。[0047]復位處理器33的輸出被連接至計數(shù)器32的復位端，并且在復位處理器33的輸出信號處于高狀態(tài)的情況下將計數(shù)器32復位。
[0048]檢測器34可以包括:AND運算符33_3，其對計數(shù)器32的輸出端(QO-Qn)輸出的值執(zhí)行AND運算并且輸出該值。例如，在計數(shù)器32的輸出是4 (四)位的情況下，檢測器34在四個輸出值都處于高狀態(tài)的情況下，輸出高狀態(tài)的截止頻率檢測信號。
[0049]現(xiàn)在，將參考圖4和圖5描述操作過程，其中圖5是當圖4中示出的第一脈沖信號的頻率正常時的時序圖，并且圖6是當輸入足夠快以超過截止頻率的圖4中示出第一脈沖信號的頻率時的時序圖。應該值得注意的是，盡管參照4位計數(shù)器做出描述，但是本公開并不局限于此，并且計數(shù)器32可計數(shù)的大小可以根據(jù)需要而可變化地被配置。
[0050]每當作為監(jiān)測對象脈沖信號的第一脈沖信號的上升沿和下降沿出現(xiàn)時，通過緩沖器31-1的延遲產(chǎn)生信號②，并且對信號①和②執(zhí)行XOR運算，其中信號③是在當所有邊沿都出現(xiàn)的情況下所產(chǎn)生的第二脈沖信號。
[0051]信號③被連接至計數(shù)器32的時鐘端(CLK)，使得每當時鐘信號輸入時，在計數(shù)器輸出端QO?Q3出現(xiàn)的信號④就被改變。信號⑦被輸入至計數(shù)器32的復位端(RESET)，并且在振蕩器33-1的每個振動周期，通過反相器33-2和AND運算符33_3產(chǎn)生一次由振蕩器33-1所產(chǎn)生的信號⑥，其中在計數(shù)器32的輸出端QO?Q3出現(xiàn)的信號④被初始化為零。
[0052]在將比最大額定速度快的脈沖序列(串)輸入到由被輸入至計數(shù)器32的復位端(RESET)的復位信號⑦所顯示的周期(Trst)內(nèi)的情況下，如圖6所示，由于計數(shù)器32的輸出值的累計而在第11個第二脈沖信號上產(chǎn)生截止頻率檢測信號⑤。
[0053]也就是說，如圖5所示，在復位周期(Trst)內(nèi)輸入少于11個脈沖的情況下，復位信號⑦被周期性地產(chǎn)生，并且計數(shù)器32的輸出端QO?Q3的值被初始化為零，使得信號⑤保持低狀態(tài)以防止產(chǎn)生截止頻率檢測信號。
[0054]然而，如圖6所示，在復位周期(Trst)內(nèi)輸入多于11個脈沖的情況下，信號⑤被改變?yōu)楦郀顟B(tài)以產(chǎn)生截止頻率檢測信號。
[0055]可以通過調(diào)整振蕩器33-1的頻率來自由設定截止頻率。例如，如果振蕩器33-1的頻率被設定為500Hz，則復位周期(Trst)為2ms，并且截止頻率為5.5kHz，其中在2ms內(nèi)輸入多于11個脈沖。
[0056]此外，如果振蕩器33-1的頻率被設定為IkHz，則復位周期(Trst)為1ms，并且截止頻率為IIkHz。也就是說，可以通過調(diào)整振蕩器33-1的頻率來自由地選擇截止頻率，由此應用范圍很廣。
[0057]圖7是示出依照本公開的用于檢測被施加到PLC的高速計數(shù)器模塊的截止頻率的裝置30的示意圖，其中從編碼器所產(chǎn)生的脈沖信號由輸入電路12-3處理以作為第一脈沖信號被輸入至MPU (微處理器單元)12-2中。
[0058]輸入電路12-3通過電阻器元件71-1、71_3和電容器71_2被輸入至光電耦合器73中以在絕緣狀態(tài)下被處理，并且光電耦合器73的輸出信號通過電阻器元件71-4、71-5被輸出作為第一脈沖信號。
[0059]被輸入至MPU12-2中的第一脈沖信號還并行地輸入至裝置30中，并且，在監(jiān)測第一脈沖信號的頻率的同時，且如果第一脈沖信號的頻率超過截止頻率，則裝置30輸出通知第一脈沖信號的頻率已經(jīng)超過了截止頻率的截止頻率檢測信號。[0060]截止頻率檢測信號被輸入至MPU12-2的外部中斷端(Int)，其中如果外部中斷產(chǎn)生，則MPU12-2可以采取措施來對抗外部中斷的產(chǎn)生。
[0061]例如，可以暫停掃描程序，并且可以處理高速計數(shù)器中斷以返回至掃描程序，由此能夠解決當由于因中斷累計所引起的延長或停止的掃描程序處理時間而使得比額定速度快的脈沖信號被輸入時所產(chǎn)生的問題。
[0062]盡管參考相應的多個說明性的實施例描述了示例性實施例，但是應當理解，本領域技術人員可以設計許多其他的修改和實施例，這些修改和實施例將落入本公開原理的精神和范圍內(nèi)。尤其是，在本公開、附圖以及隨附的權利要求書的范圍內(nèi)的組成部分和/或主題組合布置的布置中，各種變化和修改是可能的。
【權利要求】
1.一種用于檢測脈沖信號的截止頻率的裝置，所述裝置包括: 輸入處理器，其被配置為在作為監(jiān)測對象的脈沖信號的第一脈沖信號被輸入的情況下，每當所述第一脈沖信號的上升沿和下降沿出現(xiàn)時就產(chǎn)生第二脈沖信號； 計數(shù)器，其被配置為對相對于由所述輸入處理器產(chǎn)生的所述第二脈沖信號的時鐘信號進行計數(shù)； 復位處理器，其被配置為在每個預定(設定)周期將所述計數(shù)器復位；以及 檢測器，其被配置為在所述預定周期內(nèi)所述計數(shù)器的輸出值超過預定(設定)閾值的情況下，產(chǎn)生并輸出檢測信號的截止頻率。
2.如權利要求1所述的裝置，其中，所述輸入處理器包括:緩沖器，其被配置為延遲所述第一脈沖信號；以及異或處理器，其被配置通過對所述第一脈沖信號和由所述緩沖器延遲的所述信號執(zhí)行異或運算來輸出所述第二脈沖信號。
3.如權利要求1所述的裝置，其中，所述復位處理器包括:振蕩器，其被配置為產(chǎn)生預定周期的脈沖信號；反相器，其被配置為通過將由所述振蕩器產(chǎn)生的脈沖信號反相來輸出預定(設定)周期延遲信號；以及與處理器，其被配置為對由所述振蕩器產(chǎn)生的所述脈沖信號和所述反相器的輸出信號執(zhí)行與運算并且將運算值提供給所述計數(shù)器的復位端。
4.如權利要求1所述的裝置，其中，所述檢測器包括與處理器，所述與處理器被配置為通過對所述計數(shù)器的輸出值執(zhí)行與運算來輸出檢測信號的截止頻率。
5.一種用于檢測脈沖信號的截止頻率的方法，所述方法包括: 在輸入作為監(jiān)測對象的脈沖信號的第一脈沖信號的情況下，每次當所述第一脈沖信號的上升沿和下降沿出現(xiàn)時就產(chǎn)生第二脈沖信號； 使用計數(shù)器對相對于所述產(chǎn)生的第二脈沖信號的時鐘信號進行計數(shù)； 在預定(設定)周期內(nèi)相對于由所述計數(shù)器計數(shù)的時鐘信號的計數(shù)值超過預定(設定)閾值的情況下，產(chǎn)生檢測信號的截止頻率；以及 在每個預定(設定)周期將用于對所述時鐘信號進行計數(shù)的所述計數(shù)器復位。
6.如權利要求5所述的方法，其中，產(chǎn)生所述第二脈沖信號的步驟包括:輸出由緩沖器對所述第一脈沖信號延遲所得到的信號；以及通過對所述第一脈沖信號和被所述緩沖器延遲的所述信號執(zhí)行異或運算來輸出所述第二脈沖信號。
7.如權利要求5所述的方法，其中，復位步驟包括:產(chǎn)生預定(設定)周期的脈沖信號；通過將所產(chǎn)生的脈沖信號反相來輸出預定(設定)周期延遲信號；以及通過對所產(chǎn)生的脈沖信號和延遲的脈沖信號執(zhí)行與運算來輸出與運算值。
8.如權利要求5所述的方法，其中，產(chǎn)生所述截止頻率的所述檢測信號的步驟包括:通過對由所述計數(shù)器輸出的計數(shù)值執(zhí)行與運算來產(chǎn)生截止頻率的檢測信號。
【文檔編號】H03K21/38GK103716020SQ201310462957
【公開日】2014年4月9日 申請日期:2013年9月30日 優(yōu)先權日:2012年10月5日
【發(fā)明者】樸康羲 申請人:Ls產(chǎn)電株式會社