小尺寸低功耗的抗單離子輻照鎖存器的制造方法
【專利摘要】本發(fā)明涉及抗單離子輻照集成電路，為設計出更小尺寸和更低功耗的具有抗單離子輻照能力的鎖存器，為達到上述目的，本發(fā)明采用的技術(shù)方案是，小尺寸低功耗的抗單離子輻照鎖存器，由2個開關(guān)、三個反相器構(gòu)成，第一個開關(guān)經(jīng)第一個反相器連接到第二個反相器，第一個開關(guān)經(jīng)第二個開關(guān)、第三個反相器連接到第二個反相器，第一個反相器中PMOS型晶體管的柵極命名為E節(jié)點，第一個反相器中NMOS型晶體管的柵極命名為F節(jié)點，第三個反相器中PMOS型晶體管的柵極命名為G節(jié)點，第三個反相器中NMOS型晶體管的柵極命名為H節(jié)點。本發(fā)明主要應用于抗單離子輻照集成電路的設計制造。
【專利說明】小尺寸低功耗的抗單離子輻照鎖存器
【技術(shù)領域】
[0001]本發(fā)明涉及抗單離子輻照集成電路，尤其涉及到抗單離子輻照的基本數(shù)字電路單元、小尺寸低功耗的抗單離子輻照鎖存器。隨著航天事業(yè)和核能技術(shù)的發(fā)展，無論是地球氣象衛(wèi)星、月球衛(wèi)星、未來的火星探索和國防建設都離不開具有抗輻射性能的集成電路，特別涉及ー種應用于TD1-Cis的時域累加方法及累加器。
技術(shù)背景
[0002]無論在航天工程、國防建設都需要具有抗輻射性能的集成電路，隨著這這些行業(yè)的不斷發(fā)展，對于抗輻照的集成電路提出來更高的要求。對于專用的抗輻照集成電路エ藝來說，具有成本高、エ藝落后的缺點。而基于設計方法的抗輻照集成電路，不僅可以有效地控制成本，而且可以使用當前較為先進的集成電路生產(chǎn)エ藝?，F(xiàn)有技術(shù)還不能很好的達到上述要求。

【發(fā)明內(nèi)容】

[0003]為克服現(xiàn)有技術(shù)的不足，本發(fā)明g在設計出更小尺寸和更低功耗的具有抗單離子輻照能力的鎖存器，為達到上述目的，本發(fā)明采用的技術(shù)方案是，小尺寸低功耗的抗單離子輻照鎖存器，由2個開關(guān)、三個反相器構(gòu)成，第一個開關(guān)經(jīng)第一個反相器連接到第二個反相器，第一個開關(guān)經(jīng)第二個開關(guān)、第三個反相器連接到第二個反相器，第一個反相器中PMOS型晶體管的柵極命名為E節(jié)點，第一個反相器中NMOS型晶體管的柵極命名為F節(jié)點，第三個反相器中PMOS型晶體管的柵極命名為G節(jié)點，第三個反相器中NMOS型晶體管的柵極命名為H節(jié)點，在節(jié)點X和節(jié)點E之間增加ー個PMOS型晶體管，所述ー個PMOS型晶體管的源極接在節(jié)點X，所述ー個PMOS型晶體管的漏極接節(jié)點E，所述ー個PMOS型晶體管的柵極接地。在節(jié)點X和節(jié)點F之間增加ー個NMOS型晶體管，所述ー個NMOS型晶體管的源極接在節(jié)點X，所述ー個NMOS型晶體管的漏極接在節(jié)點F，所述ー個NMOS型晶體管的柵極接地；在節(jié)點Y和節(jié)點G之間增加另ー個PMOS型晶體管，所述另ー個PMOS型晶體管的源極接在節(jié)點Y，所述另ー個PMOS型晶體管的漏極接G節(jié)點，所述另ー個PMOS型晶體管的柵極接地；在節(jié)點Y和節(jié)點H之間增加另ー個NMOS型晶體管，所述另ー個NMOS型晶體管的源極接在節(jié)點Y，所述另ー個NMOS型晶體管的漏極接H節(jié)點，所述另ー個NMOS型晶體管的柵極接地。
[0004]當?shù)谝?、第三反相器原有的PMOS型晶體管的寬長比為0.8/0.18um或者
0.4/0.18um吋，所述ー個PMOS型晶體管與第三個反相器原有的PMOS型晶體管寬長比為0.18/0.8um ;所述ー個NMOS型晶體管與第三個反相器原有的NMOS型晶體管寬長比為
0.18/0.8um。
[0005]本發(fā)明具備下列技術(shù)效果:
[0006]本發(fā)明通過增加2個NOMS晶體管和2個PMOS晶體管，因而本發(fā)明提出的鎖存器的具有抗單離子輻照的能力，而且面積和功耗都有顯著地降低。【專利附圖】

【附圖說明】
[0007]圖1通用鎖存器的電路原理圖。
[0008]圖2抗輻照鎖存器的電路原理圖。
【具體實施方式】
[0009]通用的鎖存器不具有抗單離子輻照的能力。如圖1所示，是ー款通用鎖存器的電路原理圖，它由兩個CMOS開關(guān)和三個反相器組成。該鎖存器的輸入端是D，其后接ー個CMOS開關(guān)I，開關(guān)I的另一端接在一個反相器I的輸入端，反相器I的輸出端、反相器2的輸入端和反相器3的輸入端連接在一起，形成節(jié)點Y。反相器2的輸出端是鎖存器的輸出端Q。反相器3的輸出端接CMOS型開關(guān)2，開關(guān)2的另一端接在反相器2的輸入端，形成節(jié)點X。開關(guān)I和開關(guān)2是由一個NMOS晶體管和PMOS晶體管組成。開關(guān)I中NMOS晶體管的棚極接CLOCK信號，PMOS晶體管柵極接CLOCK的反相信號。開關(guān)2中NMOS晶體管的柵極接CLOCK的反相信號，PMOS晶體管柵極接CLOCK信號。
[0010]當CLOCK為高電平，開關(guān)I打開，開關(guān)2關(guān)閉，輸出端Q的信號等于輸入端D上的信號。當CLOCK由高電平轉(zhuǎn)換為低電平，開關(guān)I從閉合狀轉(zhuǎn)為斷開，開關(guān)2由斷開轉(zhuǎn)為閉合，輸出端Q的信號只取決于CLOCK由高電平轉(zhuǎn)換為低電平時輸入端D的信號。當CLOCK處于低電平時，反相器I和反相器3組成反饋回路，如果沒有單離子或其他外界的干擾，輸出端Q的信號不會發(fā)生變化。當CLOCK處于低電平時，單離子打在節(jié)點X或節(jié)點Y，很容易造成鎖存器狀態(tài)的反轉(zhuǎn)，同時也造成輸出端Q發(fā)生反轉(zhuǎn)。鎖存器存儲的信號發(fā)生變化，有可能造成集成電路功能的紊亂。為了避免單離子引起鎖存器狀態(tài)的反轉(zhuǎn)，需要對通用鎖存器進行抗輻照加固。
[0011]為了使鎖存器具有抗輻照的性能，需要對通用鎖存器進行抗輻照加固。如圖2所示，是加固后的鎖存器。它與通用鎖存器的結(jié)構(gòu)相比，多了 2個NOMS晶體管和2個PMOS晶體管。反相器I中PMOS型晶體管PMl的柵極命名為E節(jié)點，反相器I中NMOS型晶體管匪I的柵極命名為F節(jié)點，反相器3中PMOS型晶體管PMl的柵極命名為G節(jié)點，反相器3中NMOS型晶體管匪I的柵極命名為H節(jié)點。在節(jié)點X和節(jié)點E之間加ー個PMOS型晶體管PM4，PM4的源極接在節(jié)點X，PM4的漏極接節(jié)點E，PM4的柵極接地。在節(jié)點X和節(jié)點F之間加ー個NMOS型晶體管NM4，NM4的源極接在節(jié)點X，NM4的漏極接在節(jié)點F，NM4的柵極接地。在節(jié)點Y和節(jié)點G之間加ー個PMOS型晶體管PM5，PM5的源極接在節(jié)點Y，PM5的漏極接G節(jié)點，PM5的柵極接地。在節(jié)點Y和節(jié)點H之間加ー個NMOS型晶體管匪5，匪5的源極接在節(jié)點Y，匪5的漏極接H節(jié)點，匪5的柵極接地。其中PM4、NM4、PM5和匪5實際上是起到電阻的作用。節(jié)點X上發(fā)生單離子瞬態(tài)，由于PM4和NM4的延遲作用，不會影響節(jié)點Y的電平，因此輸出Q不會發(fā)生變化。同理，如果節(jié)點Y發(fā)生單離子瞬態(tài)，節(jié)點X的電平狀態(tài)不會發(fā)生變化，輸出端Q之后發(fā)生單離子瞬態(tài)，而不會出現(xiàn)單離子翻轉(zhuǎn)。如果E節(jié)點為高電平，單離子打擊在E節(jié)點，因為PM4是PMOS型晶體管，不會出現(xiàn)單離子瞬態(tài)。如果E節(jié)點為低電平，單離子打擊在E節(jié)點，會出現(xiàn)單離子瞬態(tài)，由于PM4的存在，不會造成F節(jié)點發(fā)生單離子瞬態(tài)。E節(jié)點的單離子瞬態(tài)只會造成晶體管PMl短暫地關(guān)閉，不會造成節(jié)點Y狀態(tài)發(fā)生變化，輸出狀態(tài)Q也不會發(fā)生變化。如果F節(jié)點為低電平，單離子打擊在F節(jié)點，因為NM4是NMOS型晶體管，節(jié)點F不會出現(xiàn)單離子瞬態(tài)。如果F節(jié)點為高電平，單離子打擊在F節(jié)點，F(xiàn)節(jié)點會出現(xiàn)單離子瞬態(tài)，由于NM4的存在，不會造成E節(jié)點發(fā)生單離子瞬態(tài)。F節(jié)點的單離子瞬態(tài)，只會造成晶體管匪I短暫地關(guān)閉，不會造成節(jié)點Y狀態(tài)發(fā)生變化，輸出狀態(tài)Q也不會發(fā)生變壞。同理，單離子打擊在G節(jié)點或H節(jié)點，鎖存器的輸去Q不會發(fā)生單離子翻轉(zhuǎn)。
[0012]為了盡可能地避免單離子引起的單離子翻轉(zhuǎn)，晶體管PM4、NM4、PM3和匪3的寬長比(W/L)要盡可能地小，對于特定的エ藝，寬度W有最小值，為了減小寬長度(W/L)，必須增加長度し為了減小晶體管的面積和提高鎖存器的速度，需要減小晶體管PM4、NM4、PM3和匪3的寬長比(W/L)。對于ISOnm集成電路エ藝，以下晶體管參數(shù)可以屏蔽大部分的單離子輻照:晶體管PMl和PM3的寬為0.8-1.0um,晶體管PMl和PM3的長為0.18-0.20um，PMl和PM3的最佳寬長比為0.8/0.18 ;晶體管匪I和匪3的寬為0.4-0.5um,晶體管匪I和匪3的長為0.18-0.20um，NMl和NM3的最佳寬長比為0.4/0.18 ;晶體管PM4、PM5、NM4和NM5的寬為 0.18-0.20um,晶體管 PM4、PM5、NM4 和 NM5 的長為 0.8-1.0um，最佳寬長比為 0.18/0.8。
【權(quán)利要求】
1.ー種小尺寸低功耗的抗單離子輻照鎖存器，由2個開關(guān)、三個反相器構(gòu)成，第一個開關(guān)經(jīng)第一個反相器連接到第二個反相器，第一個開關(guān)經(jīng)第二個開關(guān)、第三個反相器連接到第二個反相器，第一個反相器中PMOS型晶體管的柵極命名為E節(jié)點，第一個反相器中NMOS型晶體管的柵極命名為F節(jié)點，第三個反相器中PMOS型晶體管的柵極命名為G節(jié)點，第三個反相器中NMOS型晶體管的柵極命名為H節(jié)點，其特征是，在節(jié)點X和節(jié)點E之間增加一個PMOS型晶體管，所述ー個PMOS型晶體管的源極接在節(jié)點X，所述ー個PMOS型晶體管的漏極接節(jié)點E，所述ー個PMOS型晶體管的柵極接地。在節(jié)點X和節(jié)點F之間增加ー個NMOS型晶體管，所述ー個NMOS型晶體管的源極接在節(jié)點X，所述ー個NMOS型晶體管的漏極接在節(jié)點F，所述ー個NMOS型晶體管的柵極接地；在節(jié)點Y和節(jié)點G之間增加另ー個PMOS型晶體管，所述另ー個PMOS型晶體管的源極接在節(jié)點Y，所述另ー個PMOS型晶體管的漏極接G節(jié)點，所述另ー個PMOS型晶體管的柵極接地；在節(jié)點Y和節(jié)點H之間增加另ー個NMOS型晶體管，所述另ー個NMOS型晶體管的源極接在節(jié)點Y，所述另ー個NMOS型晶體管的漏極接H節(jié)點，所述另ー個NMOS型晶體管的柵極接地。
2.如權(quán)利要求1所述的小尺寸低功耗的抗單離子輻照鎖存器，其特征是，晶體管PMl和PM3的寬為0.8-1.0um,晶體管PMl和PM3的長為0.18-0.20um ;晶體管NMl和NM3的寬為0.4-0.5um,晶體管NMl和NM3的長為0.18-0.20um ;晶體管PM4、PM5、NM4和NM5的寬為0.18-0.20um,晶體管 PM4、PM5、NM4 和 NM5 的長為 0.8-1.0um0
3.如權(quán)利要求1所述的小尺寸低功耗的抗單離子輻照鎖存器，其特征是，晶體管PMl和PM3最佳寬長比為0.18/0.8 ;晶體管匪I和匪3的最佳寬長比為0.4/0.18 ;晶體管PM4、PM5，晶體管NM4和匪5的最佳寬長比均為0.18/0.8。
【文檔編號】H03K19/094GK103607194SQ201310478730
【公開日】2014年2月26日 申請日期:2013年10月14日 優(yōu)先權(quán)日:2013年10月14日
【發(fā)明者】楊玉紅, 胡燕翔, 徐江濤 申請人:天津市晶奇微電子有限公司