循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明涉及微電子學(xué)的模擬集成電路設(shè)計(jì)領(lǐng)域，為進(jìn)一步增加傳統(tǒng)TDC的輸入范圍，使TDC在較大輸入范圍下仍能保持線性特性以及降低設(shè)計(jì)匹配要求，提出一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器（Cyclic?TDC）。為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是，循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，輸入的兩個(gè)時(shí)間信號(hào)差值經(jīng)過(guò)子TDC轉(zhuǎn)換對(duì)應(yīng)的數(shù)字碼，子TDC轉(zhuǎn)換得到的時(shí)間余量再由時(shí)間乘2放大器進(jìn)行放大，放大后的時(shí)間余量再由多路選擇器再次進(jìn)入子TDC進(jìn)行量化，此循環(huán)轉(zhuǎn)換過(guò)程進(jìn)行到需要的精度；轉(zhuǎn)換完的數(shù)字碼通過(guò)讀出電路進(jìn)行錯(cuò)位相加，得到的最后數(shù)字碼由讀出電路輸出，從而完成時(shí)間信號(hào)到數(shù)字碼的轉(zhuǎn)換。本發(fā)明主要應(yīng)用于模擬集成電路設(shè)計(jì)。
【專利說(shuō)明】循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子學(xué)的模擬集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器(Cyclic TDC)o
技術(shù)背景
[0002]時(shí)間數(shù)字轉(zhuǎn)換器(Time to digital convertor, TDC)廣泛應(yīng)用在很多應(yīng)用中，例如數(shù)字/模擬鎖相環(huán)中的相位和頻率檢測(cè)。在最近的研究中，TDC被應(yīng)用在基于時(shí)間域的ADC中，來(lái)實(shí)現(xiàn)時(shí)間量到數(shù)字量得轉(zhuǎn)換?，F(xiàn)有的TDC類型包括計(jì)數(shù)器結(jié)構(gòu)、延遲線結(jié)構(gòu)、時(shí)間縮減結(jié)構(gòu)和Vernier結(jié)構(gòu)等。
[0003]上述技術(shù)至少存在以下缺點(diǎn)和不足:
[0004]傳統(tǒng)提出的時(shí)間數(shù)字轉(zhuǎn)換器的輸入范圍都只有幾十到幾百皮秒，因?yàn)橹挥性谶@個(gè)范圍內(nèi)才能保證TDC結(jié)構(gòu)的線性轉(zhuǎn)換輸出。除此之外，延遲線的或時(shí)間縮減結(jié)構(gòu)的TDC需要大量的延遲單元，這不僅會(huì)消耗過(guò)多的芯片面積，而且對(duì)于延遲單元間的匹配有較高要求，器件間的不匹配會(huì)導(dǎo)致轉(zhuǎn)換特性的惡化。

【發(fā)明內(nèi)容】

[0005]為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在進(jìn)一步增加傳統(tǒng)TDC的輸入范圍，使TDC在較大輸入范圍下仍能保持線性特性以及降低設(shè)計(jì)匹配要求，提出一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器(Cyclic TDC)。為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是，循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，輸入的兩個(gè)時(shí)間信號(hào)差值經(jīng)過(guò)子TDC轉(zhuǎn)換對(duì)應(yīng)的數(shù)字碼，子TDC轉(zhuǎn)換得到的時(shí)間余量再由時(shí)間乘2放大器進(jìn)行放大，放大后的時(shí)間余量再由多路選擇器再次進(jìn)入子TDC進(jìn)行量化，此循環(huán)轉(zhuǎn)換過(guò)程進(jìn)行到需要的精度；轉(zhuǎn)換完的數(shù)字碼通過(guò)讀出電路進(jìn)行錯(cuò)位相加，得到的最后數(shù)字碼由讀出電路輸出，從而完成時(shí)間信號(hào)到數(shù)字碼的轉(zhuǎn)換。
[0006]時(shí)間乘2放大器的電路結(jié)構(gòu):兩個(gè)時(shí)間信號(hào)分別輸入到兩個(gè)D觸發(fā)器的elk輸入端，D觸發(fā)器的D輸入端與高電平VDD相連，兩個(gè)D觸發(fā)器的Q輸出端分別和二輸入與非門的輸入端及二輸入異或門輸入端相連；二輸入與非門的輸出端連接兩個(gè)D觸發(fā)器的復(fù)位端RN; 二輸入異或門輸出端連接多路選擇器的控制端S，S連接第三個(gè)D觸發(fā)器的Clk輸入端，第三個(gè)D觸發(fā)器的D輸入端連接高電平VDD，電容復(fù)位的反向信號(hào)連接第三個(gè)D觸發(fā)器的復(fù)位端RN ；電流源Ia的流入端與多路選擇器的I端相連，電流源Ia流出端和高電平VDD相連；電流源Ib的流出端與多路選擇器的0端相連，電流源Ib流入端和低電平VSS相連；多路選擇器的輸出端和電容C的一端相連，電容C的另一端接參考電平VCM ;電容的復(fù)位開(kāi)關(guān)和比較器的兩個(gè)輸入端分別跨接在電容C的兩端。
[0007]讀出電路結(jié)構(gòu)為:RSD_clk連接D觸發(fā)器鏈和半加器鏈的Clk時(shí)鐘輸入端，D觸發(fā)器鏈的輸入端接高電平VDD ;D觸發(fā)器鏈的輸出端信號(hào)和經(jīng)Delay和反相器后的信號(hào)做與運(yùn)算，進(jìn)而形成Reg_clk信號(hào)；Reg_clk信號(hào)經(jīng)反相器后形成rst復(fù)位信號(hào)；Reg_clk信號(hào)還作為REG寄存器的觸發(fā)信號(hào)；RSD_Rst和rst進(jìn)行與運(yùn)算后作為D觸發(fā)器鏈和半加器鏈的復(fù)位信號(hào)；C0C1分別連接在半加器鏈的第一個(gè)和第二個(gè)單元的輸入端；D0-D7連接REG寄存器的輸入端。
[0008]子TDC的構(gòu)成為:多路選擇器、D觸發(fā)器、延時(shí)單元、相位檢測(cè)器、子DTC即數(shù)字到時(shí)間轉(zhuǎn)換器、與門；TDC轉(zhuǎn)換結(jié)束信號(hào)、TDC全局復(fù)位信號(hào)分別連接第一個(gè)與門的輸入端，第一個(gè)與門的輸出端接第一個(gè)D觸發(fā)器的使能端，第一 TDC復(fù)位信號(hào)連第一個(gè)D觸發(fā)器的elk端，第一個(gè)D觸發(fā)器的Q端連接多路選擇器控制端，多路選擇器輸出端連接第二個(gè)D觸發(fā)器的elk端，第一 TDC復(fù)位信號(hào)連第二個(gè)D觸發(fā)器的使能端，第二個(gè)D觸發(fā)器的Q端經(jīng)串接的兩個(gè)延時(shí)單元連接到子DTC的T1+D端，第二個(gè)D觸發(fā)器的Q段連接到子DTC的T1端，第一相位檢測(cè)器Q端連接子DTC的CH端，第一相位檢測(cè)器elk端連接在串接的兩個(gè)延時(shí)單元中間，第一相位檢測(cè)器D端連接子DTC的T2端；第二個(gè)與門、第二 TDC復(fù)位信號(hào)、第三個(gè)D觸發(fā)器、第四個(gè)D觸發(fā)器、第二 TDC復(fù)位信號(hào)、串接的另外兩個(gè)延時(shí)單元、第二相位檢測(cè)器組成與第一個(gè)與門、第一 TDC復(fù)位信號(hào)、第一個(gè)D觸發(fā)器、第二個(gè)D觸發(fā)器、第一 TDC復(fù)位信號(hào)、串接的兩個(gè)延時(shí)單元、第一相位檢測(cè)器相對(duì)稱的結(jié)構(gòu)。
[0009]本發(fā)明具備下列技術(shù)效果:
[0010]本發(fā)明實(shí)施例提供了一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器(Cyclic TDC)電路，與傳統(tǒng)TDC電路相比，采用了電容-比較器TDA的Cyclic TDC具有較大的輸入范圍，由于轉(zhuǎn)換級(jí)的循環(huán)使用，能獲得良好的線性度以及對(duì)設(shè)計(jì)要求低的特點(diǎn)，并且進(jìn)一步降低了對(duì)器件間匹配度的要求。上述電路和具體的實(shí)現(xiàn)方法，實(shí)現(xiàn)了對(duì)輸入時(shí)間信號(hào)的數(shù)字轉(zhuǎn)換，滿足了實(shí)際應(yīng)用中的需要，可以作為時(shí)域ADC中TDC電路很好的替換選擇。
【專利附圖】

【附圖說(shuō)明】
[0011]圖1是本發(fā)明提供的循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器電路原理示意圖；
[0012]圖2是本發(fā)明提供的循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器電路時(shí)序圖；
[0013]圖3是DTC電路示意圖；
[0014]圖4是本發(fā)明提供的時(shí)間乘2放大器電路原理示意圖；
[0015]圖5是本發(fā)明提供的時(shí)間乘2放大器電路時(shí)序圖；
[0016]圖6是本發(fā)明提供的讀出電路原理示意圖；
[0017]圖7是循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器原理框圖。
[0018]附圖中，各標(biāo)號(hào)所代表的部件列表如下:
[0019]VDD:高電平；VSS:低電平；VCM:參考電壓；
[0020]Tinl:輸入時(shí)間信號(hào)I ;Tin2:輸入時(shí)間信號(hào)2 ； Toutl:輸出時(shí)間信號(hào)I ;
[0021]Ttjut2:輸出時(shí)間信號(hào)2 ; Resetl: TDC復(fù)位信號(hào)I ; Reset2: TDC復(fù)位信號(hào)2 ;
[0022]S:多路選擇器控制端；Ia:電流源a ;Ib:電流源b ；
[0023]Rst:電容復(fù)位開(kāi)關(guān)；PD:相位檢測(cè)器；Reg:寄存器；
[0024]MUX:多路選擇器；DTC:數(shù)字時(shí)間轉(zhuǎn)換器；RSD_T0P:讀出電路；
[0025]Tref:延時(shí)單元；Time Amp2X:時(shí)間乘2放大器；
[0026]C0C1:1.5bit轉(zhuǎn)換碼值；Read:轉(zhuǎn)換讀出信號(hào)；0utput〈7:0>:碼值輸出端；
[0027]Finish_Rst:TDC轉(zhuǎn)換結(jié)束信號(hào)； TDC_Rst: TDC全局復(fù)位信號(hào)；
[0028]RSD_clk:讀出電路時(shí)鐘信號(hào)； RSD_Rst:讀出電路復(fù)位信號(hào)；[0029]Reg_clk:寄存器時(shí)鐘信號(hào)；rst:單次轉(zhuǎn)換完成復(fù)位信號(hào)。
【具體實(shí)施方式】
[0030]為了增加傳統(tǒng)TDC的輸入范圍，在較大輸入范圍內(nèi)保持線性并且降低設(shè)計(jì)要求。本發(fā)明提供了一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器電路，詳見(jiàn)下文描述:
[0031]參見(jiàn)圖1，循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器實(shí)現(xiàn)電路框圖包括:多路選擇器、D觸發(fā)器、延時(shí)單元、相位檢測(cè)器、子DTC (數(shù)字到時(shí)間轉(zhuǎn)換器)、讀出電路、時(shí)間放大器、非門、與門等。
[0032]Cyclic TDC采用對(duì)稱結(jié)構(gòu)，對(duì)稱結(jié)構(gòu)可以獲得類似于Cyclic ADC的算法并消除匹配誤差以獲得良好的線性度。多路選擇器選擇初始時(shí)間信號(hào)和余差信號(hào)。ro相位檢測(cè)器比較Inl和Inl經(jīng)過(guò)延時(shí)單元后的相位差。比較的結(jié)果作為DTC輸入進(jìn)行進(jìn)一步轉(zhuǎn)換。
[0033]DTC的原理電路圖參見(jiàn)圖3。Tinl (Tin2)與Tinl+0.5TE (Tin2+0.5TE)分別和多路選擇器的輸入端相連。CH (CL)控制多路選擇器的選擇端。CH和CL經(jīng)過(guò)非門、與門運(yùn)算后輸出轉(zhuǎn)換碼值C0、C1。多路選擇器的輸出端經(jīng)過(guò)延時(shí)單元與邏輯單元后產(chǎn)生復(fù)位信號(hào)Resetl(Reset2)。多路選擇器的輸出端作于時(shí)間余量輸出端與時(shí)間乘2放大器的輸入端相連。
[0034]時(shí)間乘2放大器的電路結(jié)構(gòu)參見(jiàn)圖4，兩個(gè)時(shí)間信號(hào)分別輸入到兩個(gè)D觸發(fā)器的elk輸入端。D觸發(fā)器的D輸入端與高電平VDD相連，兩個(gè)D觸發(fā)器的Q輸出端分別和二輸入與非門的輸入端及二輸入異或門輸入端相 連。二輸入與非門的輸出端連接兩個(gè)D觸發(fā)器的復(fù)位端RN。二輸入異或門輸出端連接多路選擇器的控制端S，S連接第三個(gè)D觸發(fā)器的Clk輸入端，第三個(gè)D觸發(fā)器的D輸入端連接高電平VDD，電容復(fù)位的反向信號(hào)連接第三個(gè)D觸發(fā)器的復(fù)位端RN。電流源Ia的流入端與多路選擇器的I端相連，電流源Ia流出端和高電平VDD相連。電流源Ib的流出端與多路選擇器的0端相連，電流源Ib流入端和低電平VSS相連。多路選擇器的輸出端和電容C的一端相連，電容C的另一端接參考電平VCM。電容的復(fù)位開(kāi)關(guān)和比較器的兩個(gè)輸入端分別跨接在電容C的兩端。
[0035]讀出電路原理圖參見(jiàn)圖6。RSD_clk連接D觸發(fā)器鏈和半加器鏈的Clk時(shí)鐘輸入端，D觸發(fā)器鏈的輸入端接高電平VDD。D觸發(fā)器鏈的輸出端信號(hào)和經(jīng)Delay和反相器后的信號(hào)做與運(yùn)算，進(jìn)而形成Reg_clk信號(hào)。Reg_clk信號(hào)經(jīng)反相器后形成rst復(fù)位信號(hào)。Reg_elk信號(hào)還作為REG寄存器的觸發(fā)信號(hào)。RSD_Rst和rst進(jìn)行與運(yùn)算后作為D觸發(fā)器鏈和半加器鏈的復(fù)位信號(hào)。COCl分別連接在半加器鏈的第一個(gè)和第二個(gè)單元的輸入端。D0-D7連接REG寄存器的輸入端。
[0036]循環(huán)時(shí)間數(shù)字轉(zhuǎn)化器電路的轉(zhuǎn)換原理類似于Cyclic ADC。轉(zhuǎn)換的原理框圖參見(jiàn)圖7，輸入的兩個(gè)時(shí)間信號(hào)差值經(jīng)過(guò)子TDC轉(zhuǎn)換對(duì)應(yīng)的數(shù)字碼，時(shí)間余量再由時(shí)間乘2放大器進(jìn)行放大。放大后的時(shí)間余量再由多路選擇器再次進(jìn)入子TDC進(jìn)行量化，此循環(huán)轉(zhuǎn)換過(guò)程進(jìn)行到需要的精度。轉(zhuǎn)換完的數(shù)字碼通過(guò)讀出電路進(jìn)行錯(cuò)位相加。得到的最后數(shù)字碼由讀出電路輸出，從而完成時(shí)間信號(hào)到數(shù)字碼的轉(zhuǎn)換。
[0037]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0038]圖1顯示了 cyclic TDC的電路原理圖。圖2顯示了 cyclic TDC的時(shí)序圖。當(dāng)多路選擇器MUX被電路復(fù)位信號(hào)TDC_Rst復(fù)位之后，Tinl和Tin2將分別初始化Inl和In2。Tref是延時(shí)單元，將決定cyclic TDC的量化范圍。由傳輸特性可知，Tref為0.25TR。整個(gè)cyclic TDC的轉(zhuǎn)換范圍為土TR。相位檢測(cè)器I3D將會(huì)檢測(cè)信號(hào)變化的差值。檢測(cè)Inl+Tref和In2 (或者In2+Tref和Inl)的上升沿并決定DTC的輸出。DTC電路參見(jiàn)圖3，當(dāng)CH和CL都是高電平時(shí)，Tl和T2通過(guò)多路選擇器，其差值A(chǔ)T=T1-T2會(huì)進(jìn)入時(shí)間差值放大器(Time Difference Amplifier, TDA)進(jìn)行乘2放大；當(dāng)CH和CL不相同時(shí)，多路選擇器會(huì)選擇輸出AT+0.5TR (或AT-0.5TR)，TDA對(duì)其值進(jìn)行放大得到2 A T+TR (或2AT-TR)。DTC在完成時(shí)間差量的選擇后產(chǎn)生復(fù)位信號(hào)Rstl和Rst2。
[0039]DTC完成時(shí)間余量的輸出。TDA對(duì)時(shí)間余量放大后將新的時(shí)間差返回多路選擇器MUX的輸入端，進(jìn)行新一輪的時(shí)間量化。轉(zhuǎn)換過(guò)程一直持續(xù)到Finish_Rst信號(hào)產(chǎn)生。所有的時(shí)序信號(hào)都是由初始的Tinl和Tin2時(shí)間量產(chǎn)生。
[0040]圖4顯示了提出的時(shí)間乘二放大器結(jié)構(gòu)。圖5顯示的是其對(duì)應(yīng)的時(shí)序圖。為簡(jiǎn)化分析，忽略各級(jí)門延遲。如圖五所示，在h時(shí)刻，復(fù)位開(kāi)關(guān)SKst斷開(kāi)，完成采樣電容C的復(fù)位，電容電壓為VCM。在^時(shí)刻，S為高電平，多路選擇器將電流源Ia和電容C相連，電容C開(kāi)始以電流固定Ia開(kāi)始充電，充電過(guò)程持續(xù)到t2時(shí)刻，S變?yōu)榈碗娖剑藭r(shí)得到電容C上的電壓Vs，由此得到:
【權(quán)利要求】
1.一種循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，其特征是，輸入的兩個(gè)時(shí)間信號(hào)差值經(jīng)過(guò)子TDC轉(zhuǎn)換對(duì)應(yīng)的數(shù)字碼，子TDC轉(zhuǎn)換得到的時(shí)間余量再由時(shí)間乘2放大器進(jìn)行放大，放大后的時(shí)間余量再由多路選擇器再次進(jìn)入子TDC進(jìn)行量化，此循環(huán)轉(zhuǎn)換過(guò)程進(jìn)行到需要的精度；轉(zhuǎn)換完的數(shù)字碼通過(guò)讀出電路進(jìn)行錯(cuò)位相加，得到的最后數(shù)字碼。
2.如權(quán)利要求1所述的循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，其特征是，時(shí)間乘2放大器的電路結(jié)構(gòu):兩個(gè)時(shí)間信號(hào)分別輸入到兩個(gè)D觸發(fā)器的elk輸入端，D觸發(fā)器的D輸入端與高電平VDD相連，兩個(gè)D觸發(fā)器的Q輸出端分別和二輸入與非門的輸入端及二輸入異或門輸入端相連；二輸入與非門的輸出端連接兩個(gè)D觸發(fā)器的復(fù)位端RN; 二輸入異或門輸出端連接多路選擇器的控制端S，S連接第三個(gè)D觸發(fā)器的Clk輸入端，第三個(gè)D觸發(fā)器的D輸入端連接高電平VDD，電容復(fù)位的反向信號(hào)連接第三個(gè)D觸發(fā)器的復(fù)位端RN ;電流源Ia的流入端與多路選擇器的I端相連，電流源Ia流出端和高電平VDD相連；電流源Ib的流出端與多路選擇器的O端相連，電流源Ib流入端和低電平VSS相連；多路選擇器的輸出端和電容C的一端相連，電容C的另一端接參考電平VCM ;電容的復(fù)位開(kāi)關(guān)和比較器的兩個(gè)輸入端分別跨接在電容C的兩端。
3.如權(quán)利要求1所述的循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，其特征是，讀出電路結(jié)構(gòu)為:RSD_clk連接D觸發(fā)器鏈和半加器鏈的Clk時(shí)鐘輸入端，D觸發(fā)器鏈的輸入端接高電平VDD ；D觸發(fā)器鏈的輸出端信號(hào)和經(jīng)Delay和反相器后的信號(hào)做與運(yùn)算,進(jìn)而形成Reg_clk信號(hào)；Reg_clk信號(hào)經(jīng)反相器后形成rst復(fù)位信號(hào)；Reg_clk信號(hào)還作為REG寄存器的觸發(fā)信號(hào)；RSD_Rst和rst進(jìn)行與運(yùn)算后作為D觸發(fā)器鏈和半加器鏈的復(fù)位信號(hào)；C0C1分別連接在半加器鏈的第一個(gè)和第二個(gè)單元的輸入端；D0-D7連接REG寄存器的輸入端。
4.如權(quán)利要求1所述的循環(huán)時(shí)間數(shù)字轉(zhuǎn)換器，其特征是，子TDC的構(gòu)成為:多路選擇器、D觸發(fā)器、延時(shí)單元、相位檢測(cè)器、子DTC即數(shù)字到時(shí)間轉(zhuǎn)換器、與門；TDC轉(zhuǎn)換結(jié)束信號(hào)、TDC全局復(fù)位信號(hào)分別連接第一個(gè)與門的輸入端，第一個(gè)與門的輸出端接第一個(gè)D觸發(fā)器的使能端，第一 TDC復(fù)位信號(hào)連第一個(gè)D觸發(fā)器的elk端，第一個(gè)D觸發(fā)器的Q端連接多路選擇器控制端，多路選擇器輸出端連接第二個(gè)D觸發(fā)器的elk端，第一 TDC復(fù)位信號(hào)連第二個(gè)D觸發(fā)器的使能端，第二個(gè)D觸發(fā)器的Q端經(jīng)串接的兩個(gè)延時(shí)單元連接到子DTC的T1+D端，第二個(gè)D觸發(fā)器的Q段連接到子DTC的Tl端，第一相位檢測(cè)器Q端連接子DTC的CH端，第一相位檢測(cè)器elk端連接在串接的兩個(gè)延時(shí)單元中間，第一相位檢測(cè)器D端連接子DTC的T2端；第二個(gè)與門、第二 TDC復(fù)位信號(hào)、第三個(gè)D觸發(fā)器、第四個(gè)D觸發(fā)器、第二 TDC復(fù)位信號(hào)、串接的另外兩個(gè)延時(shí)單元、第二相位檢測(cè)器組成與第一個(gè)與門、第一 TDC復(fù)位信號(hào)、第一個(gè)D觸發(fā)器、第二個(gè)D觸發(fā)器、第一 TDC復(fù)位信號(hào)、串接的兩個(gè)延時(shí)單元、第一相位檢測(cè)器相對(duì)稱的結(jié)構(gòu)。
【文檔編號(hào)】H03M1/50GK103532559SQ201310500095
【公開(kāi)日】2014年1月22日 申請(qǐng)日期:2013年10月22日 優(yōu)先權(quán)日:2013年10月22日
【發(fā)明者】徐江濤, 朱昆昆, 高靜, 史再峰, 姚素英 申請(qǐng)人:天津大學(xué)