電容陣列及其版圖設計方法
【專利摘要】本發(fā)明提供了一種電容陣列版圖設計方法，包括以下步驟：確定單位電容布線方式：使得單位電容的上極板連線和下極板連線相互平行；確定電容陣列布局：a、確定單邊電容陣列版圖的列數(shù)的最大值Mh，b、確定單邊電容陣列中第一類至第K類電容在版圖布局中的列數(shù)，c、對電容陣列中的電容進行布局；電容陣列布線：使得每一單位電容的上下極板連線的并行長度一致；以及對版圖進行寄生參數(shù)提取，驗證電容陣列版圖設計是否滿足匹配要求。本發(fā)明還提供了一種電容陣列。上述電容陣列及版圖布局方法不僅消除了由寄生電容引起的電容比例失配誤差，以使電容陣列匹配，而且操作簡單方便。
【專利說明】電容陣列及其版圖設計方法
【技術領域】
[0001]本發(fā)明涉及一種電容陣列及其版圖設計方法。
【背景技術】
[0002]流水線模數(shù)轉換器(ADC)因擁有高速、高精度、低功耗和芯片占用面積小的優(yōu)勢而被廣泛應用于寬帶通訊系統(tǒng)以及視頻圖像處理。流水線ADC轉換電路如圖1所示，它由N級結構相同的流水線子級轉換電路101AU01B、…、IOlN和全并行模數(shù)轉換器(Flash ADC)電路102構成。模擬信號VIN被送到第一級流水線轉換電路(圖1中記為stagel) IOlA作為輸入信號，經(jīng)過第一級流水線轉換電路IOlA的模數(shù)轉換后，所述第一級流水線模數(shù)轉換電路IOlA輸出k(l)比特(bit)的數(shù)字碼和殘差模擬電壓Vresl。所述殘差模擬電壓Vresl接著被送到第二級流水線轉換電路IOlB (圖1中記為stage2)進行轉換并輸出k(2)比特的數(shù)字碼和殘差模擬電壓Vres2。由此流水工作，可得到各級數(shù)字輸出碼，其中第N級流水線轉換電路IOlN (圖1中記為stageN)輸出k(N)比特的數(shù)字碼和殘差模擬電壓VresN至全并行模數(shù)轉換器電路102，經(jīng)過全并行模數(shù)轉換器電路102處理之后，得到k(N+l)比特的數(shù)字碼并最終輸出至后端電路。
[0003]圖2是流水線子級轉換電路101A、101B、...、101N中的每一子級電路的具體結構，它包括采樣/保持電路(S/H)201、減法電路(SUB)202、增益放大電路(Gain)203、低精度模數(shù)轉換器(Sub-ADC) 204和低精度數(shù)模轉換器(Sub-DAC) 205。它的工作原理是:上一子級轉換電路的輸出信號作為本子級轉換電路的輸入信號Vi (對于第一子級轉換電路101A,輸入信號Vi就是流水線ADC 的輸入VIN)，本子級轉換電路中的采樣/保持電路201對輸入信號Vi進行采樣，同時低精度模數(shù)轉換器204對輸入信號Vi進行模數(shù)轉換，轉換后得到的k比特的數(shù)字碼作為本子級轉換電路的數(shù)字輸出碼，同時輸出到低精度數(shù)模轉換器205以實現(xiàn)對輸入信號Vi的估計。輸入信號Vi與估計值經(jīng)減法電路202處理，所得的殘差電壓經(jīng)增益放大電路203進行放大，得到本子級殘差輸出模擬電壓Vres，作為后一子級轉換電路的輸入信號。在電路實現(xiàn)中，通常將采樣/保持電路201、減法電路202、增益放大電路203和低精度數(shù)模轉換器205結合在一起，用開關電容電路來實現(xiàn)，這種電路被叫做乘法型數(shù)模轉換器(Multiplying Digital-to-Analog Converter, MDAC)。
[0004]圖3是MDAC的具體電路。為了保證更好的電容匹配度，MDAC由基于單位電容陣列的開關電容電路實現(xiàn)。如圖3所示，MDAC由電容陣列301、殘差運算放大器(ResidueAmplifier, RA) 302和開關構成，且整個MDAC在采樣相Φ I和放大相Φ2的控制下工作。其中Φ1和Φ1θ為采樣相時鐘信號，Φ2為反饋相時鐘信號，工作時用于控制采樣時鐘信號Φ Ie的開關先于控制采樣時鐘信號Φ1的開關被閉合，且高電平有效(圖4為采樣相時鐘信號Φ1、Φ1θ以及反饋相時鐘信號Φ2的工作時序圖)。電容陣列301中所有電容(包括采樣電容Cf 1、Cf 2及反饋電容Cs 1、Cs2)的上極板都連接殘差運算放大器302的輸入端，而電容的下極板根據(jù)其電路連接方式，可以分為四類。
[0005]采樣電容Csl由xl個單位電容C組成，采樣相時連接輸入信號Vi，對輸入信號Vi進行采樣，放大相時根據(jù)比較器的輸出碼控制選擇開關是否導通以連接基準電平DVR;采樣電容Cs2由x2個單位電容C組成，采樣相時連接輸入信號Vi，對輸入信號Vi進行采樣，放大相時接交流地；反饋電容Cfl由x3個單位電容C構成，采樣相時連接輸入信號Viji輸入信號Vi進行采樣，放大相時接到殘差運算放大器302輸出殘差模擬電壓Vres ;反饋電容Cf2由x4個單位電容C構成，采樣相和放大相時都連接殘差運算放大器302輸出殘差模擬電壓Vres。通過選擇不同電路連接方式的電容(Csl、Cs2、Cf!、Cf2)以及不同電容的單元電容個數(shù)&1、12、13、14)，可以實現(xiàn)滿足不同需求的MDAC的傳輸函數(shù)。
[0006]根據(jù)電荷守恒，可以得到在忽略殘差運算放大器302的增益誤差的情況下，MDAC的傳輸函數(shù)為:
【權利要求】
1. 一種電容陣列版圖設計方法，其中電容陣列包括第一類至第K類電容(K為大于或等于I的整數(shù))，每一電容包括若干單位電容，其特征在于:所述電容陣列版圖設計方法包括以下步驟: 確定單位電容布線方式:使得每一單位電容的上極板連線和下極板連線相互平行，且每一單位電容的下極板連線統(tǒng)一由同種金屬線相連，所述金屬線對稱分布在各單位電容的下極板的兩側，每一單位電容的上極板連線統(tǒng)一由同種金屬線相連且位于單位電容的中心; 確定電容陣列布局:所述電容陣列的列數(shù)和行數(shù)分別為M和N，且所述電容陣列包括內部電容陣列和外部虛擬電容陣列，所述外部虛擬電容陣列由若干虛擬電容組成且位于內部電容陣列的四周，所述內部電容陣列包括兩個完全對稱的單邊內部電容陣列，a、確定單邊內部電容陣列的列數(shù)的最大值Mh，Mh=M/2-Mdx, Mh取整數(shù)，其中Mdx表示外部虛擬電容陣列的列數(shù)，且MdxS 1.5，b、確定單邊內部電容陣列中第一類至第K類電容在版圖布局中的列數(shù)，C、對電容陣列中的電容進行布局，其中第一類至第K類電容的列數(shù)之和不大于Mh，且每一列電容中至多包括兩種不同電路連接方式的電容； 電容陣列布線:使得每一單位電容的上下極板連線的并行長度一致；以及 對版圖進行寄生參數(shù)提取，驗證電容陣列版圖設計是否滿足匹配要求。
2.如權利要求1所述的電容陣列版圖設計方法，其特征在于:所述步驟“確定電容陣列布局”中，其中所述步驟“b、確定單邊內部電容陣列中第一類至第K類電容在版圖布局中的列數(shù)”:如果其中一類電容的單位電容具有不同的電路連接方式且該類電容由xl個單位電容組成，則該類電容在版圖布局中的最小列數(shù)等于xl/2。
3.如權利要求1或2所述的電容陣列版圖設計方法，其特征在于:所述步驟“確定電容陣列布局”中，確定Mh及每一類電容在版圖布局中的列數(shù)之后，單邊內部電容陣列中空白的地方使用虛擬電容補齊。
4.如權利要求1所述的電容陣列版圖設計方法，其特征在于:當一列電容中有兩種不同電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線中只有一條金屬線通過通孔連接到該單位電容的下極板。
5.如權利要求1所述的電容陣列版圖設計方法，其特征在于:當一列電容中只有一種電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線均通過通孔連接到下極板。
6.—種電容陣列,包括M列和N行電容,其特征在于:所述電容陣列包括內部電容陣列和外部虛擬電容陣列，所述外部虛擬電容陣列由若干虛擬電容組成且位于內部電容陣列的四周，所述內部電容陣列包括兩個完全對稱的單邊內部電容陣列且包括第一類至第K類電容(K為大于或等于I的整數(shù))，其中每一電容均由若干單位電容組成，每一單位電容的上極板連線和下極板連線相互平行，且每一單位電容的下極板連線統(tǒng)一由金屬線相連，所述金屬線對稱分布在各單位電容的下極板的兩側，每一單位電容的上極板連線統(tǒng)一由同種金屬線相連且位于單位電容的中心，且所述每一單位電容的上下極板連線的并行長度一致；所述單邊內部電容陣列中列數(shù)的最大值為Mh，Mh=M/2-Mdx, Mh取整數(shù)，其中Mdx表示外部虛擬電容的列數(shù)，且Mdx ^ 1.5 ;所述單邊內部電容陣列中第一類至第K類電容的列數(shù)之和不大于Mh且每一列電容中至多包括兩種不同電路連接方式的電容。
7.如權利要求6所述的電容陣列，其特征在于:如果其中一類電容的單位電容具有不同的電路連接方式且該類電容由xl個單位電容組成，則該類電容在版圖布局中的最小列數(shù)等于xl/2。
8.如權利要求6或7所述的電容陣列，其特征在于:所述單邊內部電容陣列中除去第一類至第K類電容之外空白的地方均為虛擬電容。
9.如權利要求6所述的電容陣列，其特征在于:當一列電容中有兩種不同電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線中只有一條金屬線通過通孔連接到該單位電容的下極板。
10.如權利要求6所述的電容陣列，其特征在于:當一列電容中只有一種電路連接方式的電容時，分布于單位電容 的下極板的兩條金屬線均通過通孔連接到下極板。
【文檔編號】H03M1/12GK103532554SQ201310502617
【公開日】2014年1月22日 申請日期:2013年10月23日 優(yōu)先權日:2013年10月23日
【發(fā)明者】王妍, 王育新, 胡剛毅, 李婷, 劉濤, 陳光炳 申請人:中國電子科技集團公司第二十四研究所