延遲線環(huán)形振蕩器裝置制造方法
【專利摘要】本發(fā)明提供一種內(nèi)建延遲線環(huán)形振蕩器裝置包括雙門邏輯電路、緩沖器、時脈輸入緩沖器以及延遲鎖相回路電路。雙門邏輯電路接收時脈致能信號、特定模態(tài)信號以及延遲時脈輸出信號。雙門邏輯電路在時脈致能信號、特定模態(tài)信號以及延遲時脈輸出信號上執(zhí)行邏輯操作，用以產(chǎn)生模態(tài)選擇信號。緩沖器依據(jù)模態(tài)選擇信號與控制信號產(chǎn)生反饋信號。時脈輸入緩沖器依據(jù)反饋信號決定是否傳輸輸入時脈信號至?xí)r脈輸入緩沖器的輸出端。延遲鎖相回路電路產(chǎn)生延遲時脈輸出信號。反饋信號的頻率依據(jù)控制信號而被調(diào)整。
【專利說明】
延遲線環(huán)形振蕩器裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種延遲線退化保護(hù)結(jié)構(gòu)，尤其是具有內(nèi)建的環(huán)形振蕩器裝置，且特別是有關(guān)于一種系統(tǒng)中延遲線環(huán)形振蕩器裝置。

【背景技術(shù)】
[0002]當(dāng)時脈路徑包括用來進(jìn)入非對稱應(yīng)力狀態(tài)的延遲鎖相回路電路的時脈時間未轉(zhuǎn)態(tài)時，尤其是包括緩慢退出省電、自動更新或任何延遲鎖相回路電路重新啟動的操作狀態(tài)之后。希望不要進(jìn)入一段很長時間的非時脈狀態(tài)，或是希望隨機(jī)事件持續(xù)時間的偶數(shù)/奇數(shù)數(shù)量被平衡。
[0003]在動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory,簡稱:DRAM)的應(yīng)用中，對于上述所提到的問題中，會有責(zé)任周期退化以及由于應(yīng)力不匹配而造成數(shù)據(jù)信號至?xí)r脈信號偏離(tDQSCK)的時間偏移這兩種情況。同樣的問題在時脈分布樹中也會發(fā)現(xiàn)。當(dāng)考慮服務(wù)器領(lǐng)域應(yīng)用的隨機(jī)性時，上述的問題會嚴(yán)重地影響DRAM的生命期。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種為了延伸可靠性生命期概念的延遲線環(huán)形振蕩器裝置。
[0005]本發(fā)明所提供的延遲線環(huán)形振蕩器裝置包括雙門邏輯電路、緩沖器、時脈輸入緩沖器以及延遲鎖相回路電路。雙門邏輯電路具有三個輸入端與一個輸出端。三個輸入端中的兩個輸入端分別地接收時脈致能信號與特定模態(tài)信號，第三個輸入端接收延遲時脈輸出信號或細(xì)微延遲輸出信號。雙門邏輯電路在時脈致能信號、特定模態(tài)信號以及延遲時脈輸出信號與細(xì)微延遲輸出信號中其中一個信號上執(zhí)行邏輯操作，用以在雙門邏輯電路的輸出端上產(chǎn)生模態(tài)選擇信號。緩沖器接收模態(tài)選擇信號并依據(jù)模態(tài)選擇信號與控制信號產(chǎn)生反饋信號。時脈輸入緩沖器接收反饋信號與輸入時脈信號。時脈輸入緩沖器依據(jù)反饋信號決定是否傳輸輸入時脈信號至?xí)r脈輸入緩沖器的輸出端。延遲鎖相回路電路接收并延遲在時脈輸入緩沖器的輸出端上的信號，為了產(chǎn)生延遲時脈輸出信號。其中，反饋信號的頻率依據(jù)控制信號而被調(diào)整。
[0006]在本發(fā)明的一實(shí)施例中，上述的雙門邏輯電路為與或反向器(AOI)門。該與或反向器門具有與非輸入端、第一或輸入端、第二或輸入端與及或反向器輸出端。與非輸入端接收時脈致能信號，第一或輸入端接收特定模態(tài)信號，第二或輸入端接收延遲時脈輸出信號或細(xì)微延遲輸出信號。
[0007]在本發(fā)明的一實(shí)施例中，上述的時脈輸入緩沖器為與非門。與非門具有第一輸入端、第二輸入端以及輸出端。與非門的第一輸入端接收反饋信號，與非門的第二輸入端接收輸入時脈信號，與非門的輸出端耦接至延遲鎖相回路電路。
[0008]在本發(fā)明的一實(shí)施例中，延遲鎖相回路電路為粗略延遲鎖相回路電路。
[0009]在本發(fā)明的一實(shí)施例中，上述的延遲線環(huán)形振蕩器裝置還包括細(xì)微延遲鎖相回路電路，其輸入端耦接至粗略延遲鎖相回路電路。細(xì)微延遲鎖相回路電路由粗略延遲鎖相回路電路接收粗略延遲輸出信號對。細(xì)微延遲鎖相回路電路依據(jù)粗略延遲輸出信號對產(chǎn)生細(xì)微延遲輸出信號。
[0010]在本發(fā)明的一實(shí)施例中，上述的延遲線環(huán)形振蕩器裝置還包括或非門?；蚍情T耦接至雙門邏輯電路。其中，或非門接收省電信號、自動更新信號以及用于負(fù)偏壓溫度不穩(wěn)定性(NBTI)測試模態(tài)的信號?；蚍情T被用以產(chǎn)生特定模態(tài)信號。
[0011]在本發(fā)明的一實(shí)施例中，上述的緩沖器包括以串聯(lián)方式耦接的多個非門。第一個非門接收模態(tài)選擇信號，最后一個非門產(chǎn)生反饋信號。在每一個非門中，多個門延遲中的每一個門延遲是通過控制信號所控制。
[0012]在本發(fā)明的一實(shí)施例中，上述的每一個非門包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第一開關(guān)以及第二開關(guān)。第一晶體管具有第一端、第二端以及控制端。第一晶體管的第一端耦接至第一參考電壓，第一晶體管的控制端為非門的輸入端。第二晶體管具有第一端、第二端以及控制端。第二晶體管的控制端耦接至第一晶體管的控制端，第二晶體管的第二端耦接至第二參考電壓。第三晶體管具有第一端、第二端以及控制端。第三晶體管的第一端耦接至第一晶體管的第二端，第三晶體管的第二端為非門的輸出端。第一開關(guān)耦接于非門的輸入端與第三晶體管的控制端兩者之間。第一開關(guān)依據(jù)控制信號，被用來連接第三晶體管的控制端至非門的輸入端或至第二參考電壓。第四晶體管具有第一端、第二端以及控制端。第四晶體管的第一端耦接至非門的輸出端，第四晶體管的第二端耦接至第二晶體管的第一端。第二開關(guān)耦接于非門的輸入端與第四晶體管的控制端兩者之間。第二開關(guān)依據(jù)控制信號，被用來連接第四晶體管的控制端至非門的輸入端或至第一參考電壓。
[0013]在本發(fā)明的一實(shí)施例中，上述的非門還包括第一電容器與第二電容器。第一電容器率禹接于每一個非門的輸出端與該第一參考電壓兩者之間。第二電容器I禹接于每一個非門的輸出端與第一參考電壓兩者之間。
[0014]在本發(fā)明的一實(shí)施例中，上述的第一電容器是由N型晶體管所形成，第二電容器是由P型晶體管所形成。
[0015]在本發(fā)明的一實(shí)施例中，上述的第一晶體管與第三晶體管為P型晶體管，第二晶體管與第四晶體管為N型晶體管。
[0016]在本發(fā)明的一實(shí)施例中，當(dāng)?shù)谝婚_關(guān)連接第三晶體管的控制端至非門的輸入端時，第二開關(guān)連接第四晶體管的控制端至第一參考電壓。當(dāng)?shù)谝婚_關(guān)連接第三晶體管的控制端至第二參考電壓時，第二開關(guān)連接第四晶體管的控制端至非門的輸入端。
[0017]在本發(fā)明的一實(shí)施例中，緩沖器中的非門的總數(shù)為偶數(shù)。
[0018]基于上述，本發(fā)明提供了具有雙門邏輯電路與緩沖器的延遲線環(huán)形振蕩器裝置。延遲線環(huán)形振蕩器裝置可用于調(diào)整反饋信號的頻率。依據(jù)特定模態(tài)信號，雙門邏輯電路、緩沖器、時脈輸入緩沖器以及延遲鎖相回路電路形成一個具有奇數(shù)門的回路。因此，一個具有緩慢頻率與穩(wěn)定責(zé)任周期的延遲時脈輸出信號可被產(chǎn)生。也就是說，延遲線環(huán)形振蕩器裝置中非對稱性的退化應(yīng)力問題可被解決，系統(tǒng)特性可通過避免延遲線環(huán)形振蕩器裝置負(fù)偏壓溫度不穩(wěn)定性(NBTI)以及/或正偏壓溫度不穩(wěn)定性(PBTI)而被提升。
[0019]應(yīng)能理解的是，上述的一般描述與下列的詳細(xì)描述都是示范性的，為了要提供本發(fā)明所要保護(hù)的范圍更進(jìn)一步的解釋。
[0020]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

【專利附圖】

【附圖說明】
[0021]圖1是本發(fā)明一實(shí)施例的一種延遲線環(huán)形振蕩器裝置100的方塊圖；
[0022]圖2是本發(fā)明另一實(shí)施例的一種延遲線環(huán)形振蕩器裝置200的方塊圖；
[0023]圖3是本發(fā)明一實(shí)施例的一種緩沖器220的電路圖；
[0024]圖4A與圖4B分別是本發(fā)明一實(shí)施例的電容器Cl與電容器C2的電路圖。
[0025]附圖標(biāo)記說明:
[0026]100,200:延遲線環(huán)形振蕩器裝置；
[0027]110、210:雙門邏輯電路；
[0028]120、220:緩沖器；
[0029]130、230:時脈輸入緩沖器；
[0030]140:延遲鎖相回路電路；
[0031]240:粗略延遲鎖相回路電路；
[0032]250:細(xì)微延遲鎖相回路電路；
[0033]310、320、330、340:非門；
[0034]AOIl:與或反向器門；
[0035]Cl?C8:電容器；
[0036]⑶CK1、⑶CK2:粗略延遲輸出信號對；
[0037]CKIN:輸入時脈信號；
[0038]CLKEN:信號；
[0039]CLKENB:時脈致能信號；
[0040]CTRL:控制信號；
[0041]DCK, DCKOUT:延遲時脈輸出信號；
[0042]EIl:與非輸入端；
[0043]EI2:第一或輸入端；
[0044]EI3:第二或輸入端；
[0045]EOl:與或反向器輸出；
[0046]FB:反饋信號；
[0047]FDCK:細(xì)微延遲時脈輸出信號；
[0048]GND:第二參考電壓；
[0049]IVl:非門；
[0050]Ml ?M16:晶體管；
[0051]MC1:N型晶體管；
[0052]MC2:P型晶體管；
[0053]MSS:模態(tài)選擇信號；
[0054]NAl:與非門；
[0055]NORl:或非門；
[0056]PwrDN:省電信號；
[0057]SPCMD:特定模態(tài)信號；
[0058]Sref:自動更新信號；
[0059]Sffl ?SW8:開關(guān)；
[0060]tmNBTI =NBTI測試模態(tài)信號；
[0061]VCCl:第一參考電壓。

【具體實(shí)施方式】
[0062]現(xiàn)將詳細(xì)參考本發(fā)明的示范性實(shí)施例，在附圖中說明所述示范性實(shí)施例的實(shí)例。另外，凡可能之處，在附圖及實(shí)施方式中使用相同標(biāo)號的元件/構(gòu)件代表相同或類似部分。
[0063]請參考圖1，圖1是本發(fā)明一實(shí)施例的一種延遲線環(huán)形振蕩器裝置100的方塊圖。延遲線環(huán)形振蕩器裝置100可被用在任何同步的電子元件中，包括動態(tài)隨機(jī)存取存儲器(DRAM)0延遲線環(huán)形振蕩器裝置100包括雙門邏輯電路110、緩沖器120、時脈輸入緩沖器130以及延遲鎖相回路電路140。雙門邏輯電路110具有三個輸入端與一個輸出端，雙門邏輯電路110的三個輸入端分別接收時脈致能信號CLKENB、特定模態(tài)信號SPCMD以及延遲時脈輸出信號DCK。雙門邏輯電路110在時脈致能信號CLKENB、特定模態(tài)信號SPCMD以及延遲時脈輸出信號DCK下執(zhí)行邏輯操作，用以在雙門邏輯電路110的輸出端上產(chǎn)生模態(tài)選擇信號MSS。
[0064]緩沖器120耦接至雙門邏輯電路110與時脈輸入緩沖器130兩者之間。緩沖器120由雙門邏輯電路110接收模態(tài)選擇信號MSS，緩沖器120也接收控制信號CTRL。緩沖器120依據(jù)模態(tài)選擇信號MSS與控制信號CTRL產(chǎn)生反饋信號FB。其中，反饋信號FB的頻率可依據(jù)控制信號CTRL而被調(diào)整。
[0065]時脈輸入緩沖器130耦接于緩沖器120與延遲鎖相回路電路140兩者之間。時脈輸入緩沖器130接收反饋信號FB與輸入時脈信號CKIN。時脈輸入緩沖器130依據(jù)反饋信號FB決定是否傳輸輸入時脈信號CKIN至?xí)r脈輸入緩沖器130的輸出端。
[0066]延遲鎖相回路電路140耦接至?xí)r脈輸入緩沖器130與雙門邏輯電路110兩者之間。延遲鎖相回路電路140接收并延遲在時脈輸入緩沖器130的輸出端上的信號，為了產(chǎn)生延遲時脈輸出信號DCK。除此之外，延遲鎖相回路電路140也產(chǎn)生另一個延遲時脈輸出信號DCK0UT，延遲時脈輸出信號DCKOUT可通過差動信號對的方式來實(shí)現(xiàn)。
[0067]詳細(xì)來說，雙門邏輯電路110可在特定模態(tài)信號SPCMD與延遲時脈輸出信號DCK上執(zhí)行邏輯或(OR)運(yùn)算以取得第一個結(jié)果。雙門邏輯電路110也可針對第一個結(jié)果與時脈致能信號CLKENB上執(zhí)行邏輯與非(NAND)運(yùn)算以取得模態(tài)選擇信號MSS。這里要注意的是，雙門邏輯電路110只有包括兩個邏輯門。
[0068]關(guān)于延遲線環(huán)形振蕩器裝置100的操作，在延遲鎖相回路電路140正常操作期間，時脈致能信號CLKENB是在邏輯低電平，而特定模態(tài)信號SPCMD是在邏輯高電平。因此，模態(tài)選擇信號MSS是在邏輯高電平。因此，緩沖器120在邏輯高電平下接收模態(tài)選擇信號MSS，并且緩沖器120也在邏輯高電平下產(chǎn)生反饋信號FB。時脈輸入緩沖器130也在邏輯高電平下接收反饋信號FB，輸入時脈信號CKIN可通過時脈輸入緩沖器130傳輸至延遲鎖相回路電路 140。
[0069]在本發(fā)明的一實(shí)施例中，時脈輸入緩沖器130可反相輸入時脈信號CKIN以傳輸反向的輸入時脈信號至延遲鎖相回路電路140。
[0070]在另一個實(shí)施例中，在延遲鎖相回路電路140處在保護(hù)操作期間(例如:當(dāng)DRAM在省電模態(tài)、自動更新模態(tài)或NBTI測試模態(tài))，特定模態(tài)信號SPCMD是在邏輯低電平以及時脈致能信號CLKENB是在邏輯高電平。此時，雙門邏輯電路110的門數(shù)量、緩沖器120以及時脈輸入緩沖器130為奇數(shù)。一個通過雙門邏輯電路110、緩沖器120、時脈輸入緩沖器130以及延遲鎖相回路電路140所形成的電路回路執(zhí)行環(huán)形振蕩器，環(huán)形振蕩器由一個大約50%的穩(wěn)定的責(zé)任周期開始緩慢振蕩。也就是說，通過延遲鎖相回路電路140所產(chǎn)生的延遲時脈輸出信號DCKOUT的責(zé)任周期是50%。
[0071]這里應(yīng)該注意的是，反饋信號FB的頻率可依據(jù)控制信號CTRL通過緩沖器120而被調(diào)整。也就是說，延遲時脈輸出信號DCKOUT的頻率可相對應(yīng)地被調(diào)整。
[0072]延遲時脈輸出信號DCKOUT可被傳輸至所有靜止的延遲鎖相電路、時脈樹、延遲補(bǔ)償電路以及延遲鎖相反饋電路模型。所有靜止的延遲鎖相電路、時脈樹、延遲補(bǔ)償電路以及延遲鎖相反饋電路模型可接收具有50%責(zé)任周期的緩慢振蕩信號。也就是說，延遲鎖相回路電路140可被保護(hù)以免于非對稱的NBTI退化所影響。同時，延遲線環(huán)形振蕩器裝置100由于延遲時脈輸出信號DCKOUT具有非常緩慢的振蕩頻率而消耗很少的功率。
[0073]請參考圖2，圖2是本發(fā)明另一實(shí)施例的一種延遲線環(huán)形振蕩器裝置200的方塊圖。延遲線環(huán)形振蕩器裝置200包括或非門N0R1、非門IV1、雙門邏輯電路210、緩沖器220、時脈輸入緩沖器230、粗略延遲鎖相回路電路240以及細(xì)微延遲鎖相回路電路250。在此實(shí)施例中，雙門邏輯電路210為與或反向器(AOI)門A0I1，其中，與或反向器門AOIl具有與非輸入端EU、第一或輸入端EI2、第二或輸入端EI3與與或反向器輸出端E01。與非輸入端EIl被用來接收時脈致能信號CLKENB、第一或輸入端EI2被用來接收特定模態(tài)信號SPCMD以及第二或輸入端EI3被用來接收延遲時脈輸出信號DCK或細(xì)微延遲時脈輸出信號FDCK。與或反向器輸出端EOl被用來產(chǎn)生模態(tài)選擇信號MSS。
[0074]另一方面，時脈輸入緩沖器230為與非門NA1。與非門NAl的輸入端接收反饋信號FB與輸入時脈信號CKIN。與非門NAl的輸出端耦接至粗略延遲鎖相回路電路240。
[0075]粗略延遲鎖相回路電路240也耦接至細(xì)微延遲鎖相回路電路250。粗略延遲鎖相回路電路240產(chǎn)生粗略延遲輸出信號對⑶CKl與⑶CK2。粗略延遲輸出信號對⑶CKl與⑶CK2被傳輸至細(xì)微延遲鎖相回路電路250的輸入端對。細(xì)微延遲鎖相回路電路250依據(jù)粗略延遲輸出信號對⑶CKl與⑶CK2產(chǎn)生細(xì)微延遲時脈輸出信號FDCK。其中，粗略延遲輸出信號對⑶CKl與⑶CK2為差動信號。
[0076]在此實(shí)施例中，或非門NORl具有三個輸入端?；蚍情TNORl的輸入端分別地接收省電信號PwrDN、自動更新信號Sref以及NBTI測試模態(tài)信號tmNBTI?；蚍情TNORl被用來產(chǎn)生特定模態(tài)信號SPCMD。
[0077]當(dāng)省電信號PwrDN、自動更新信號Sref以及NBTI測試模態(tài)信號tmNBTI其中至少一個信號在邏輯高電平下，特定模態(tài)信號SPCMD在邏輯低電平下。當(dāng)省電信號PwrDN、自動更新信號Sref以及NBTI測試模態(tài)信號tmNBTI全部在邏輯低電平下，特定模態(tài)信號SPCMD在邏輯高電平下。
[0078]非門IVl耦接至與或反向器門AOII。非門IVl接收信號CLKEN，并反相信號CLKEN以產(chǎn)生時脈致能信號CLKENB。時脈致能信號CLKENB由與非輸入端EIl提供至與或反向器門 AOII。
[0079]請參考圖3，圖3是本發(fā)明一實(shí)施例的一種緩沖器220的電路圖。緩沖器220包括多個非門310至340。非門310至340是以串聯(lián)方式耦接。非門310包括晶體管Ml至M4、開關(guān)SWl與SW2以及電容器Cl與C2。非門320包括晶體管M5至M8、開關(guān)SW3與SW4以及電容器C3與C4。非門330包括晶體管M9至M12、開關(guān)SW5與SW6以及電容器C5與C6。非門340包括晶體管M13至M16、開關(guān)SW7與SW8以及電容器C7與C8。
[0080]在非門310中，晶體管Ml的第一端耦接至第一參考電壓VCCl，晶體管Ml的第二端耦接至晶體管M3的第一端。晶體管Ml與晶體管M2的控制端共同耦接以形成非門310的輸入端。晶體管M4的第二端耦接至晶體管M2的第一端，并形成非門310的輸出端。晶體管M4的第二端耦接至晶體管M2的第一端。晶體管M2的第二端耦接至第二參考電壓GND。第一參考電壓VCCl可當(dāng)作緩沖器220的操作電壓，第二參考電壓GND可當(dāng)作緩沖器220的接地電壓。
[0081]開關(guān)SWl耦接于非門310的輸入端與晶體管M3的控制端兩者之間。開關(guān)SWl依據(jù)控制信號CTRL被用來連接晶體管M3的控制端至非門310的輸入端或至第二參考電壓GND。開關(guān)SW2耦接于非門310的輸入端與晶體管M4的控制端兩者之間。開關(guān)SW2依據(jù)控制信號CTRL被用來連接晶體管M4的控制端至非門310的輸入端或至第一參考電壓VCCl。非門310的輸入端被用來接收模態(tài)選擇信號MSS。
[0082]開關(guān)SWl與開關(guān)SW2是互相補(bǔ)償?shù)臓顟B(tài)。也就是說，當(dāng)開關(guān)SWl連接晶體管M3的控制端至非門310的輸入端時，開關(guān)SW2連接晶體管M4的控制端至第一參考電壓VCCl。與之相反的是，當(dāng)開關(guān)SWl連接晶體管M3的控制端至第二參考電壓GND時，開關(guān)SW2連接晶體管M4的控制端至非門310的輸入端。
[0083]電容器Cl耦接于非門310的輸出端與第一參考電壓VCCl兩者之間。電容器C2也耦接于非門310的輸出端與第一參考電壓VCCl兩者之間。
[0084]非門310至340全部的電路都相同，每一個非門310至340的詳細(xì)電路結(jié)構(gòu)不在此贅述。除此之外，非門340的輸出端產(chǎn)生反饋信號FB。緩沖器220可依據(jù)控制信號CTRL通過調(diào)整模態(tài)選擇信號MSS的頻率來產(chǎn)生反饋信號FB。非門的數(shù)量可依據(jù)模態(tài)選擇信號MSS的頻率來調(diào)整，緩沖器220中所使用的四個非門310至340只是范例。
[0085]在一實(shí)施例中，晶體管M1、M3、M5、M7、M9、M11、M13以及M15為P型晶體管，而晶體1=Μ2、Μ4、Μ6、Μ8、Μ10、Μ12、Μ14 以及 Μ16 為 N 型晶體管。
[0086]請參考圖4Α與圖4Β，圖4Α與圖4Β分別是本發(fā)明一實(shí)施例的電容器Cl與電容器C2的電路圖。電容器Cl與電容器C2可通過晶體管來形成。電容器Cl通過N型晶體管MCl來形成，N型晶體管MCl的漏極與源極耦接至第一參考電壓VCC1，而N型晶體管MCl的柵極耦接至非門310的輸出端。電容器C2通過P型晶體管MC2來形成，P型晶體管MC2的漏極與源極耦接至第一參考電壓VCC1，而P型晶體管MC2的柵極耦接至非門310的輸出端。
[0087]綜上所述，本發(fā)明提供了具有雙門邏輯電路、緩沖器以及時脈輸入緩沖器的延遲線環(huán)形振蕩器裝置，用以形成一回路。此回路用來產(chǎn)生一個具有50%責(zé)任周期的緩慢振蕩信號。也就是說，延遲線環(huán)形振蕩器裝置中非對稱性的退化應(yīng)力問題可被解決，系統(tǒng)特性可不受延遲線環(huán)形振蕩器裝置的負(fù)偏壓溫度不穩(wěn)定性(NBTI)以及/或正偏壓溫度不穩(wěn)定性(PBTI)的影響而被提升。
[0088]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種延遲線環(huán)形振蕩器裝置，其特征在于，包括: 一雙門邏輯電路，具有三個輸入端與輸出端，該些三個輸入端中的兩個輸入端分別接收一時脈致能信號與一特定模態(tài)信號，該些三個輸入端中的第三個輸入端還接收一延遲時脈輸出信號或一細(xì)微延遲輸出信號，該雙門邏輯電路針對該時脈致能信號、該特定模態(tài)信號以及該延遲時脈輸出信號與該細(xì)微延遲輸出信號中的其中一個執(zhí)行一邏輯操作，用以在該雙門邏輯電路的該輸出端上產(chǎn)生一模態(tài)選擇信號； 一緩沖器，接收該模態(tài)選擇信號并依據(jù)該模態(tài)選擇信號與一控制信號產(chǎn)生一反饋信號; 一時脈輸入緩沖器，接收該反饋信號與一輸入時脈信號，該時脈輸入緩沖器依據(jù)該反饋信號決定是否傳輸該輸入時脈信號至該時脈輸入緩沖器的輸出端；以及 一延遲鎖相回路電路，接收并延遲在該時脈輸入緩沖器的該輸出端上的信號，為了產(chǎn)生該延遲時脈輸出信號，其中，該反饋信號的頻率依據(jù)該控制信號而被調(diào)整。
2.根據(jù)權(quán)利要求1所述的延遲線環(huán)形振蕩器裝置，其特征在于，該雙門邏輯電路為一與或反向器(AOI)門，該與或反向器門具有一與非輸入端、一第一或輸入端與一第二或輸入端以及一及或反向器輸出端，該與非輸入端接收該時脈致能信號，該第一或輸入端接收該特定模態(tài)信號，以及該第二或輸入端接收該延遲時脈輸出信號或該細(xì)微延遲輸出信號。
3.根據(jù)權(quán)利要求1所述的延遲線環(huán)形振蕩器裝置，其特征在于，該時脈輸入緩沖器為一與非門，該與非門具有第一輸入端、第二輸入端以及輸出端，該與非門的第一輸入端接收該反饋信號，該與非門的第二輸入端接收該輸入時脈信號，以及該與非門的輸出端耦接至該延遲鎖相回路電路。
4.根據(jù)權(quán)利要求1所述的延遲線環(huán)形振蕩器裝置，其特征在于，該延遲鎖相回路電路為一粗略延遲鎖相回路電路。
5.根據(jù)權(quán)利要求4所述的延遲線環(huán)形振蕩器裝置，其特征在于，還包括: 一細(xì)微延遲鎖相回路電路，其具有一輸入端對，該輸入端對被耦接至該粗略延遲鎖相回路電路，該細(xì)微延遲鎖相回路電路經(jīng)由該輸入端對由該粗略延遲鎖相回路電路接收一粗略延遲輸出信號對，該細(xì)微延遲鎖相回路電路依據(jù)該粗略延遲輸出信號對產(chǎn)生該細(xì)微延遲輸出信號。
6.根據(jù)權(quán)利要求1所述的延遲線環(huán)形振蕩器裝置，其特征在于，還包括: 一或非門，其耦接至該雙門邏輯電路，其中該或非門接收一省電信號、一自動更新信號以及一用于負(fù)偏壓溫度不穩(wěn)定性測試模態(tài)的信號，該或非門被用以產(chǎn)生該特定模態(tài)信號。
7.根據(jù)權(quán)利要求1所述的延遲線環(huán)形振蕩器裝置，其特征在于，該緩沖器包括: 多個非門，該些非門以串聯(lián)方式被耦接，第一個非門接收該模態(tài)選擇信號，最后一個非門產(chǎn)生該反饋信號，由每一非門提供的多個門延遲中的每一門延遲是通過該控制信號所控制。
8.根據(jù)權(quán)利要求7所述的延遲線環(huán)形振蕩器裝置，其特征在于，每一非門包括: 一第一晶體管，其具有第一端、第二端以及控制端，該第一晶體管的第一端耦接至一第一參考電壓，該第一晶體管的控制端為該非門的輸入端； 一第二晶體管，其具有第一端、第二端以及控制端，該第二晶體管的控制端耦接至該第一晶體管的控制端，第二晶體管的第二端耦接至一第二參考電壓； 一第三晶體管，其具有第一端、第二端以及控制端，該第三晶體管的第一端耦接至該第一晶體管的第二端，該第三晶體管的第二端為該非門的輸出端； 一第一開關(guān)，其耦接于該非門的輸入端與該第三晶體管的控制端兩者之間，該第一開關(guān)依據(jù)該控制信號以連接該第三晶體管的控制端至該非門的輸入端或該第二參考電壓； 一第四晶體管，其具有第一端、第二端以及控制端，該第四晶體管的第一端耦接至該非門的輸出端，該第四晶體管的第二端耦接至該第二晶體管的第一端；以及 一第二開關(guān)，耦接于該非門的輸入端與該第四晶體管的控制端兩者之間，該第二開關(guān)依據(jù)該控制信號以連接該第四晶體管的該控制端至該非門的輸入端或該第一參考電壓。
9.根據(jù)權(quán)利要求8所述的延遲線環(huán)形振蕩器裝置，其特征在于，每一個非門還包括: 一第一電容器，稱接于每一非門的輸出端與該第一參考電壓兩者之間；以及 一第二電容器，f禹接于每一非門的輸出端與該第一參考電壓兩者之間。
10.根據(jù)權(quán)利要求9所述的延遲線環(huán)形振蕩器裝置，其特征在于，該第一電容器是由一N型晶體管所形成，該第二電容器是由一 P型晶體管所形成。
11.根據(jù)權(quán)利要求8所述的延遲線環(huán)形振蕩器裝置，其特征在于，該第一晶體管與該第三晶體管為P型晶體管，該第二晶體管與該第四晶體管為N型晶體管。
12.根據(jù)權(quán)利要求8所述的延遲線環(huán)形振蕩器裝置，其特征在于，當(dāng)該第一開關(guān)連接該第三晶體管的控制端至該非門的輸入端時，該第二開關(guān)連接該第四晶體管的控制端至該第一參考電壓，當(dāng)該第一開關(guān)連接該第三晶體管的控制端至該第二參考電壓時，該第二開關(guān)連接該第四晶體管的控制端至該非門的輸入端。
13.根據(jù)權(quán)利要求8所述的延遲線環(huán)形振蕩器裝置，其特征在于，該緩沖器中的該些非門的總數(shù)為偶數(shù)。
【文檔編號】H03L7/099GK104426542SQ201310574807
【公開日】2015年3月18日 申請日期:2013年11月15日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】馬炎濤 申請人:南亞科技股份有限公司