一種抗單粒子瞬態(tài)冗余濾波器電路的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種抗單粒子瞬態(tài)冗余濾波器電路，由延遲單元、雙輸入反相器和冗余單元組成，其中延遲單元采用反相器鏈或電阻電容等結(jié)構(gòu)，實(shí)現(xiàn)對(duì)輸入信號(hào)的延遲；雙輸入反相器單元可根據(jù)輸入兩路信號(hào)的異同性做出相應(yīng)輸出；冗余單元有兩種不同的實(shí)現(xiàn)方式，第一種為反相器結(jié)構(gòu)，其輸入為延遲單元輸出；第二種為與主路相同的電路結(jié)構(gòu)，其輸入為輸入信號(hào)以及延遲單元的輸出，提供不受主路干擾的冗余信號(hào)；本發(fā)明冗余濾波器電路可以徹底消除發(fā)生于輸入信號(hào)上的脈沖寬度小于緩沖器內(nèi)部設(shè)定的延遲時(shí)間的單粒子瞬態(tài)脈沖以及發(fā)生于冗余濾波器內(nèi)部的單粒子脈沖瞬態(tài)脈沖，有效的保護(hù)例如時(shí)鐘、復(fù)位、數(shù)據(jù)等關(guān)鍵信號(hào)，具有良好的單粒子瞬態(tài)免疫功能，以較小的電路開(kāi)銷(xiāo)實(shí)現(xiàn)抑制單粒子瞬態(tài)脈沖產(chǎn)生和傳播。
【專(zhuān)利說(shuō)明】一種抗單粒子瞬態(tài)冗余濾波器電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路，尤其涉及一種能抗單粒子瞬態(tài)的濾波器電路。
【背景技術(shù)】
[0002]高能質(zhì)子或高能中子撞擊原子核產(chǎn)生的輻射以及宇宙射線中的重核粒子都能引起電路狀態(tài)的改變，如組合邏輯中的瞬態(tài)脈沖、存儲(chǔ)類(lèi)單元的翻轉(zhuǎn)等，這種效應(yīng)是單個(gè)粒子作用的結(jié)果，通常稱(chēng)為單粒子效應(yīng)。單粒子效應(yīng)可分為單粒子翻轉(zhuǎn)(SEU)、可恢復(fù)的單粒子閂鎖(SEL)、單粒子瞬態(tài)(SET)等單粒子軟錯(cuò)誤，同時(shí)，還包括有單粒子燒毀(SEB)、單粒子?xùn)艙舸?SEGR)、不可恢復(fù)的單粒子閂鎖(SEL)等硬錯(cuò)誤。
[0003]隨著集成電路特征尺寸的不斷縮小，且集成電路的電源電壓隨著特征尺寸穩(wěn)步降低，受攻擊節(jié)點(diǎn)的擾動(dòng)增大而且單元電路的噪聲容限降低。因而瞬態(tài)脈沖在傳輸過(guò)程中很難被衰減；由于電路的工作速度提高，時(shí)鐘頻率增加，SET傳播并被存儲(chǔ)單元的時(shí)鐘捕獲而生成軟錯(cuò)誤的幾率隨著電路工作頻率的增加而上升，成為越來(lái)越重要的軟錯(cuò)誤來(lái)源。
[0004]消除抑制SET脈沖的主要方法有冗余方法以及濾波方法。傳統(tǒng)的通過(guò)冗余技術(shù)消除抑制SET脈沖的有三模冗余和時(shí)間冗余。利用三模冗余，電路被一式三份，并通過(guò)多數(shù)表決電路決定最終的輸出。三模冗余加多數(shù)表決可以基本消除單粒子瞬態(tài)的作用，但是會(huì)在面積和功耗上帶來(lái)極高的開(kāi)銷(xiāo)(>200%)。時(shí)間冗余通常在存儲(chǔ)單元端實(shí)現(xiàn)，瞬態(tài)脈沖發(fā)生之前和之后的信號(hào)電平可以作為信號(hào)正常狀態(tài)的兩個(gè)來(lái)源，因此，通過(guò)恰當(dāng)?shù)难舆t和采樣，就可以利用多數(shù)表決判斷出最終正確的輸出。時(shí)間冗余比三模冗余在面積和功耗上的開(kāi)銷(xiāo)要低，但是仍然要有三路或更多的鎖存單元冗余，且?guī)?lái)額外的速度開(kāi)銷(xiāo)。濾波技術(shù)通常用在存儲(chǔ)體的端口，用于將輸 入信號(hào)上小于某一特定脈寬的SET脈沖濾除，濾除單粒子脈沖的方法引入的開(kāi)銷(xiāo)較少，但是濾波器電路本身容易受到SET損傷，發(fā)生在濾波器輸出上的SET對(duì)內(nèi)部電路造成干擾，引發(fā)嚴(yán)重錯(cuò)誤。傳統(tǒng)SET加固方法在面積、功耗或性能上存在較大的損失或者加固性能不夠可靠。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種能抗單粒子瞬態(tài)的濾波器電路，該電路包括兩種不同的冗余結(jié)構(gòu)，以及多種延遲單元的實(shí)現(xiàn)方式，具有良好的單粒子瞬態(tài)免疫功能，能夠以較小的電路開(kāi)銷(xiāo)實(shí)現(xiàn)抑制單粒子瞬態(tài)脈沖產(chǎn)生和傳播的目的。
[0006]本發(fā)明的上述目的主要是通過(guò)如下技術(shù)方案予以實(shí)現(xiàn)的:
[0007]一種抗單粒子瞬態(tài)冗余濾波器電路，包括延遲單元、雙輸入反相器單元和冗余單元，其中:延遲單元接收外部的輸入信號(hào)進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元和冗余單元；雙輸入反相器單元接收延遲單元輸出的延遲信號(hào)和外部的輸入信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為OUTl ;冗余單元接收延遲單元輸出的延遲信號(hào)，輸出與雙輸入反相器單元輸出的相位相同的輸出信號(hào)，當(dāng)雙輸入反相器單元的兩路輸入信號(hào)中任意一路受到單粒子轟擊時(shí)，輸出與雙輸入反相器單兀未被單粒子轟擊狀態(tài)下的輸出同相位的輸出信號(hào)，輸出信號(hào)標(biāo)記為0UT2。
[0008]一種抗單粒子瞬態(tài)冗余濾波器電路，包括延遲單元、雙輸入反相器單元和冗余單元，其中:延遲單元接收外部的輸入信號(hào)進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元和冗余單元；雙輸入反相器單元接收延遲單元輸出的延遲信號(hào)和外部的輸入信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為OUTl ;冗余單元接收外部的輸入信號(hào)和延遲單元單元輸出的延遲信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為0UT2。
[0009]在上述抗單粒子瞬態(tài)冗余濾波器電路中，延遲單元由多級(jí)反相器級(jí)聯(lián)構(gòu)成，第一級(jí)反相器的輸入為延遲單元的輸入，最后一級(jí)反相器的輸出為延遲單元的輸出。
[0010]在上述抗單粒子瞬態(tài)冗余濾波器電路中，延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連并為延遲單元的輸出端，電容的另一端接地。
[0011]在上述抗單粒子瞬態(tài)冗余濾波器電路中，雙輸入反相器單元由PMOS管51、PM0S管52、NMOS管53、NMOS管54依次串聯(lián)組成，PMOS管51和NMOS管54的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管52和NMOS管53的柵極相連并作為延遲信號(hào)的輸入端，PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連并作為輸出信號(hào)OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
[0012]在上述抗單粒子瞬態(tài)冗余濾波器電路中，冗余單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連并作為輸出信號(hào)0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連并作為延遲信號(hào)的輸入端，NMOS管62的源端接地。
[0013]在上述抗單粒子瞬態(tài)冗余濾波器電路中，冗余單元結(jié)構(gòu)由PMOS管75、PM0S管76、NMOS管77和NMOS管78依次串聯(lián)組成，PMOS管76和NMOS管77的柵極相連并作為延遲信號(hào)的輸入端，PMOS管75和NMOS管78的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。
[0014]在上述抗單粒子瞬態(tài)冗余濾波器電路中，雙輸入反相器單元由PMOS管8UPMOS管82,NMOS 管 83、NM0S 管 84、PM0S 管 85 和 NMOS 管 86 組成，其中 PMOS 管 81、PM0S 管 82、NM0S管83、NMOS管84依次串聯(lián)組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號(hào)的輸入端，PMOS管82和NMOS管83的柵極相連并并作為延遲信號(hào)的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連并與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NMOS管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連并作為輸出信號(hào)OUTl的輸出端；
[0015]所述冗余單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連并與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連并作為延遲信號(hào)的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管90的源端接地。
[0016]在上述抗單粒子瞬態(tài)冗余濾波器電路中，PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號(hào)OUTNl的輸出端，所述輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號(hào)0UTN2的輸出端，所述輸出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
[0017]在上述抗單粒子瞬態(tài)冗余濾波器電路中，雙輸入反相器單元由PMOS管1007、PM0S管 1008、NM0S 管 1009、NM0S 管 1010、PM0S 管 1011 和 NMOS 管 1012 組成，其中 PMOS 管 1007、PMOS管1008、NM0S管1009和NMOS管1010依次串聯(lián)，PMOS管1007和NMOS管1010的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管1008和NMOS管1009的柵極相連并作為延遲信號(hào)的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連并與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連并作為輸出信號(hào)OUTl的輸出端。
[0018]所述冗余單元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管1005 和 NMOS 管 1006 組成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004依次串聯(lián)，PMOS管1001和NMOS管1004的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管1002和NMOS管1003的柵極相連并作為延遲信號(hào)的輸入端，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連并與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連并作為輸出信號(hào)0UT2的輸出端。
[0019]在上述抗單粒子瞬態(tài)冗余濾波器電路中，PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號(hào)OUTNl的輸出端，所述輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；所述PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號(hào)0UTN2的輸出端，所述輸出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
[0020]本發(fā)明與現(xiàn)有技術(shù)相比具有如下有益效果:
[0021](I)、本發(fā)明對(duì)抗單粒子瞬態(tài)冗余濾波器電路進(jìn)行了創(chuàng)新設(shè)計(jì)，電路由延遲單元、雙輸入反相器單元和冗余單元組成，雙輸入反相器單元輸出信號(hào)0UT1，冗余單元輸出信號(hào)0UT2，若單粒子轟擊冗余濾波器輸出節(jié)點(diǎn)OUTl或0UT2，兩節(jié)點(diǎn)之間具有良好的隔離，不會(huì)相互影響=OUTl處的單粒子瞬態(tài)脈沖不會(huì)對(duì)0UT2的輸出產(chǎn)生影響；0UT2處的單粒子瞬態(tài)瞬態(tài)脈沖不會(huì)對(duì)OUTl的輸出狀態(tài)產(chǎn)生影響，因此發(fā)生在任一節(jié)點(diǎn)上的單粒子瞬態(tài)脈沖至多影響本電路的一個(gè)輸出，而不會(huì)對(duì)后續(xù)電路產(chǎn)生干擾；
[0022](2)、本發(fā)明與現(xiàn)有單粒子瞬態(tài)加固技術(shù)相比，具有實(shí)現(xiàn)方便、面積小、功耗低等優(yōu)點(diǎn)，與傳統(tǒng)的抗單粒子瞬態(tài)濾波器相比。本身對(duì)單粒子瞬態(tài)具有良好的免疫力，發(fā)生在結(jié)構(gòu)內(nèi)部任意節(jié)點(diǎn)的單粒子瞬態(tài)脈沖都不能使兩路輸出同時(shí)發(fā)生擾動(dòng)確保整個(gè)電路具有極高的抗單粒子瞬態(tài)能力，可以有效消除發(fā)生在輸入信號(hào)脈寬小于延遲單元延遲的以及發(fā)生在單元內(nèi)部的單粒子脈沖；
[0023](3)、本發(fā)明抗單粒子瞬態(tài)冗余濾波器電路包括兩種不同的冗余結(jié)構(gòu)，多種延遲單元的實(shí)現(xiàn)方式，以及多種電路實(shí)現(xiàn)形式，具有良好的單粒子瞬態(tài)免疫功能，能夠以較小的電路開(kāi)銷(xiāo)實(shí)現(xiàn)抑制單粒子瞬態(tài)脈沖產(chǎn)生和傳播的目的，實(shí)現(xiàn)形式靈活多樣，具有較強(qiáng)的實(shí)用性和較廣的應(yīng)用領(lǐng)域；
[0024](4)、本發(fā)明的冗余濾波器電路可以消除發(fā)生于輸入信號(hào)上的脈沖寬度小于緩沖器內(nèi)部設(shè)定的延遲時(shí)間的單粒子瞬態(tài)脈沖，有效的保護(hù)例如時(shí)鐘、復(fù)位、數(shù)據(jù)等關(guān)鍵信號(hào)；冗余濾波器自身也具備較強(qiáng)的抗單粒子瞬態(tài)能力，利用此抗單粒子瞬態(tài)冗余濾波器電路對(duì)電路進(jìn)行抗單粒子設(shè)計(jì)加固，比較三模冗余等常用加固方法，可顯著的減小抗單粒子加固所帶來(lái)的面積、功耗開(kāi)銷(xiāo)，適用于數(shù)字邏輯電路、時(shí)序電路和儲(chǔ)存電路中。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0025]圖1為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之一方框圖；
[0026]圖2為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之二方框圖；
[0027]圖3為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路延遲單元之一示意圖；
[0028]圖4為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路延遲單元之二示意圖；
[0029]圖5為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路中雙輸入反相器電路圖；
[0030]圖6為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之一中冗余單元電路圖；
[0031]圖7為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之二中冗余單元電路圖；
[0032]圖8為本發(fā)明具有兩個(gè)同向輸出的第一種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路；
[0033]圖9為本發(fā)明具有四個(gè)輸出的第一種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路。
[0034]圖10為本發(fā)明具有兩個(gè)或四個(gè)輸出的第二種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路。
【具體實(shí)施方式】
[0035]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述:
[0036]本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路有兩種結(jié)構(gòu)形式，分別如圖1、圖2所示。如圖1所示為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之一方框圖，該冗余濾波單元電路包括延遲單元111、雙輸入反相器單元112和冗余單元113，其中延遲單元111接收外部的輸入信號(hào)Input進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元和冗余單元；雙輸入反相器單元112接收延遲單元111輸出的延遲信號(hào)和外部的輸入信號(hào)，可根據(jù)輸入兩路信號(hào)的異同性做出相應(yīng)輸出，如果延遲信號(hào)和外部的輸入信號(hào)相同則輸出延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值(即輸出信號(hào)不變)，輸出信號(hào)標(biāo)記為OUTl ;冗余單元113接收延遲單元輸出的延遲信號(hào)，并在普通工作環(huán)境中輸出與雙輸入反相器單元輸出的相位相同的輸出信號(hào)；當(dāng)雙輸入反相器單元的兩路輸入信號(hào)中任意一路受到單粒子轟擊時(shí)，輸出與雙輸入反相器單元未被單粒子轟擊狀態(tài)下的輸出同相位的輸出信號(hào)，輸出信號(hào)標(biāo)記為0UT2。
[0037]如圖2所示為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之二方框圖，該冗余濾波器電路，包括延遲單元211、雙輸入反相器單元212和冗余單元213，其中延遲單元211接收外部的輸入信號(hào)Input進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元212和冗余單元213 ;雙輸入反相器單元212接收延遲單元211輸出的延遲信號(hào)和外部的輸入信號(hào)，可根據(jù)輸入兩路信號(hào)的異同性做出相應(yīng)輸出，如果延遲信號(hào)和外部的輸入信號(hào)相同則輸出延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，(即輸出信號(hào)保持不變)，輸出信號(hào)標(biāo)記為OUTl ;冗余單元接收外部的輸入信號(hào)和延遲單元單元輸出的延遲信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為0UT2。
[0038]延遲單元可根據(jù)不同的濾波需求，選擇相應(yīng)延遲時(shí)間，得到的輸出信號(hào)和輸入信號(hào)除有相應(yīng)延遲外，是相同的信號(hào)。本發(fā)明延遲單元可由反相器鏈，或者電阻電容結(jié)構(gòu)實(shí)現(xiàn)。輸入信號(hào)通過(guò)在反相器鏈中的傳播，使得輸出信號(hào)較輸入信號(hào)有相應(yīng)時(shí)間的延時(shí)，根據(jù)不同的延時(shí)要求，可設(shè)計(jì)相應(yīng)級(jí)數(shù)的反相器鏈，以及反相器中MOS管具體參數(shù)。電阻電容結(jié)構(gòu)可對(duì)輸入信號(hào)進(jìn)行濾波以及延時(shí)作用，針對(duì)電阻電容結(jié)構(gòu)，通過(guò)調(diào)整電阻、電容的不同數(shù)值可以濾除輸入信號(hào)上的毛刺干擾，并滿足相應(yīng)的延遲要求。
[0039]如圖3所示為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路延遲單元之一示意圖，延遲單元由多級(jí)反相器級(jí)聯(lián)構(gòu)成，第一級(jí)反相器的輸入為延遲單元的輸入，最后一級(jí)反相器的輸出為延遲單元的輸出。
[0040]圖4為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路延遲單元之二示意圖，延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連并為延遲單元的輸出端，電容的另一端接地。
[0041]如圖5所示為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路中雙輸入反相器電路圖，該雙輸入反相器電路適用于上述圖1、2給出的兩種電路結(jié)構(gòu),可以輸出與輸入信號(hào)Input相位相反的輸出信號(hào)OUTI。
[0042]由圖可知雙輸入反相器單元由PMOS管51、PMOS管52、NMOS管53、NMOS管54依次串聯(lián)組成，PMOS管51和NMOS管54的柵極相連作為外部輸入信號(hào)的輸入端，，PMOS管52和NMOS管53的柵極相連并作為延遲信號(hào)的輸入端PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連并作為輸出信號(hào)OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
[0043]如圖6所示為本發(fā)明抗單粒子瞬態(tài)冗余濾波單元電路之一中冗余單元電路圖，該冗余電路適用于上述圖1給出的第一種電路結(jié)構(gòu)，可以輸出與輸入延遲信號(hào)相位相反的輸出信號(hào)0UT2。[0044]由圖可知冗余單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連并作為輸出信號(hào)0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連并作為延遲信號(hào)的輸入端，NMOS管62的源端接地。
[0045]當(dāng)輸入信號(hào)受到單粒子輻射而產(chǎn)生脈沖時(shí)，且此脈沖寬度小于延遲單元的延遲，通過(guò)延時(shí)單元后的延時(shí)輸入信號(hào)(即A點(diǎn)輸出)上的脈沖與原信號(hào)上的脈沖不重疊的到達(dá)雙輸入反相器單元的輸入，在脈沖處兩者邏輯不同，雙輸入反相器單元保持之前的狀態(tài)，而將脈沖無(wú)法對(duì)后續(xù)電路產(chǎn)生干擾。若單粒子轟擊冗余濾波器輸出節(jié)點(diǎn)OUTl或0UT2，兩節(jié)點(diǎn)之間具有良好的隔離，不會(huì)相互影響=OUTl處的單粒子瞬態(tài)脈沖不會(huì)對(duì)0UT2的輸出產(chǎn)生影響；0UT2處的單粒子瞬態(tài)脈沖不會(huì)對(duì)OUTl的輸出狀態(tài)產(chǎn)生影響。因此發(fā)生在任一節(jié)點(diǎn)上的單粒子瞬態(tài)脈沖至多影響本電路的一個(gè)輸出，而不會(huì)對(duì)后續(xù)電路產(chǎn)生干擾。因此，本發(fā)明的抗單粒子瞬態(tài)冗余濾波單元電路可以有效消除發(fā)生在輸入信號(hào)脈寬小于延遲單元延遲的以及發(fā)生在單元內(nèi)部的單粒子脈沖。
[0046]如圖7所示為抗單粒子瞬態(tài)冗余濾波單元電路之二中冗余單元電路圖，該冗余電路適用于上述圖2給出的第二種電路結(jié)構(gòu)，可以輸出與輸入延遲信號(hào)相位相反的輸出信號(hào)0UT2。該冗余單元結(jié)構(gòu)與雙輸入反相器相同，由PMOS管75、PM0S管76、NM0S管77和NMOS管78依次串聯(lián)組成，PMOS管76和NMOS管77的柵極相連并作為延遲信號(hào)的輸入端，PMOS管75和NMOS管78的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。其功能與所述第一種冗余濾波器相同，發(fā)生在任一節(jié)點(diǎn)上的單粒子瞬態(tài)脈沖至多影響本電路的一個(gè)輸出，而不會(huì)對(duì)后續(xù)電路產(chǎn)生干擾。因此，本發(fā)明的抗單粒子瞬態(tài)冗余濾波單元電路可以有效消除發(fā)生在輸入信號(hào)脈寬小于延遲單元延遲的以及發(fā)生在單元內(nèi)部的單粒子脈沖。
[0047]如圖8所示為本發(fā)明具有兩個(gè)同向輸出的第一種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路，本發(fā)明抗單粒子瞬態(tài)冗余電路濾波器可以輸出與輸入信號(hào)相反的兩路輸出之外(如圖5、6),還可以輸出與輸入信號(hào)相位相同的兩路輸出。
[0048]由圖可知雙輸入反相器單元由PMOS管81、PM0S管82、NMOS管83、NMOS管84、PMOS管85和NMOS管86組成，其中PMOS管81、PMOS管82、NMOS管83、NMOS管84依次串聯(lián)組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號(hào)的輸入端，PMOS管82和NMOS管83的柵極相連并作為延遲信號(hào)的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連并與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NMOS管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連并作為輸出信號(hào)OUTl的輸出端。
[0049]冗余單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連并與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連并作為延遲信號(hào)的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管90的源端接地。
[0050]如圖9所示為本發(fā)明具有四個(gè)輸出的第一種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路，輸出分別為與輸入相位相同的兩路信號(hào)以及與輸入信號(hào)相位相反的兩路信號(hào)。該電路結(jié)構(gòu)與圖8中同相位兩輸出冗余濾波電路結(jié)構(gòu)相同,在輸出信號(hào)OUTl與輸出信號(hào)0UT2的基礎(chǔ)上，PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號(hào)OUTNl的輸出端，輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號(hào)0UTN2的輸出端，輸出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
[0051]如圖10所示為本發(fā)明具有兩個(gè)或四個(gè)輸出的第二種電路結(jié)構(gòu)實(shí)現(xiàn)的抗單粒子瞬態(tài)冗余濾波單元電路，該抗單粒子瞬態(tài)冗余電路濾波器可以輸出兩路信號(hào)0UT1、0UT2?；蛘咻敵鏊穆沸盘?hào)0UT1、OUTNU 0UT2、0UTN2，分別為與輸入信號(hào)相位相同的兩路信號(hào)0UT1、0UT2以及與輸入信號(hào)相反的兩路信號(hào)0UTN1、0UTN2。
[0052]由圖可知雙輸入反相器單元由PMOS管1007、PM0S管1008、NM0S管1009、NM0S管1010,PMOS 管 1011 和 NMOS 管 1012 組成，其中 PMOS 管 1007、PM0S 管 1008、NM0S 管 1009 和NMOS管1010依次串聯(lián)組成，PMOS管1007和NMOS管1010的柵極相連作為外部輸入信號(hào)的輸入端，PMOS管1008和NMOS管1009的柵極相連并并作為延遲信號(hào)的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連并與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連并作為輸出信號(hào)OUTl的輸出端,輸出與輸入信號(hào)相位相同的一路輸出信號(hào)OUTl。
[0053]冗余單元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 組成，其中 PMOS 管 1001、PM0S 管 1001、NM0S 管 1003 和 NMOS 管 1004 依次串聯(lián)組成，PMOS管1001和NMOS管1004的柵極相連作為外部輸入信號(hào)的輸入端PMOS管1002和NMOS管1003的柵極相連并作為延遲信號(hào)的輸入端，，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連并與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連并作為輸出信號(hào)0UT2的輸出端,輸出與輸入信號(hào)相位相同的一路輸出信號(hào)0UT2。
[0054]在PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號(hào)OUTNl的輸出端，輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；在PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號(hào)0UTN2的輸出端，輸出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
[0055]當(dāng)輸入信號(hào)受到單粒子輻射而產(chǎn)生脈沖時(shí)，且此脈沖寬度小于延遲單元的延遲，通過(guò)延時(shí)單元后的延時(shí)輸入信號(hào)(即A點(diǎn)輸出)上的脈沖與原信號(hào)上的脈沖不重疊的到達(dá)雙輸入反相器單元的輸入，在脈沖處兩者邏輯不同，雙輸入反相器單元保持之前的狀態(tài)，而將脈沖無(wú)法對(duì)后續(xù)電路產(chǎn)生干擾。若單粒子轟擊冗余濾波器輸出信號(hào)節(jié)點(diǎn)OUTl或0UT2，兩節(jié)點(diǎn)之間具有良好的隔離，不會(huì)相互影響=OUTl處的單粒子瞬態(tài)脈沖不會(huì)對(duì)0UT2的輸出產(chǎn)生影響；0UT2處的單粒子瞬態(tài)脈沖不會(huì)對(duì)OUTl的輸出狀態(tài)產(chǎn)生影響。因此發(fā)生在任一節(jié)點(diǎn)上的單粒子瞬態(tài)脈沖至多影響本電路的一個(gè)輸出，而不會(huì)對(duì)后續(xù)電路產(chǎn)生干擾。[0056]本發(fā)明電路中的延遲單元還可以通過(guò)其他電路實(shí)現(xiàn)。本發(fā)明可用于邏輯電路的輸出端，時(shí)序電路的輸入端，可以根據(jù)單粒子瞬態(tài)的不同影響程度在一個(gè)或多個(gè)信號(hào)輸入端放置本發(fā)明抗單粒子瞬態(tài)冗余濾波電路。通過(guò)電路仿真已驗(yàn)證本發(fā)明具有非常良好的抑制單粒子瞬態(tài)的效果，并且其引入的面積和功耗開(kāi)銷(xiāo)較傳統(tǒng)的抗單粒子瞬態(tài)濾波器均十分小。
[0057]例如在65nm工藝下，經(jīng)過(guò)傳統(tǒng)濾波器進(jìn)行抗單粒子瞬態(tài)及單粒子翻轉(zhuǎn)加固的具有復(fù)位功能的D觸發(fā)器的面積是商用D觸發(fā)器的1.48倍，功耗是商用D觸發(fā)器的1.71倍。采用本發(fā)明加固的抗單粒子瞬態(tài)及單粒子翻轉(zhuǎn)的具有復(fù)位功能的D觸發(fā)器是商用D觸發(fā)器的1.59倍，功耗是商用D觸發(fā)器的2.16倍。采用本發(fā)明所引入的時(shí)鐘到輸出的延遲和采用傳統(tǒng)濾波器相同，對(duì)于電路性能并無(wú)額外開(kāi)銷(xiāo)。
[0058]本說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。
【權(quán)利要求】
1.一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:包括延遲單元、雙輸入反相器單元和冗余單元，其中:延遲單元接收外部的輸入信號(hào)進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元和冗余單元；雙輸入反相器單元接收延遲單元輸出的延遲信號(hào)和外部的輸入信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為OUTl ;冗余單元接收延遲單元輸出的延遲信號(hào)，輸出與雙輸入反相器單元輸出的相位相同的輸出信號(hào)，當(dāng)雙輸入反相器單元的兩路輸入信號(hào)中任意一路受到單粒子轟擊時(shí)，輸出與雙輸入反相器單兀未被單粒子轟擊狀態(tài)下的輸出同相位的輸出信號(hào)，輸出信號(hào)標(biāo)記為0UT2。
2.一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:包括延遲單元、雙輸入反相器單元和冗余單元，其中:延遲單元接收外部的輸入信號(hào)進(jìn)行延遲處理得到延遲信號(hào)，并將延遲信號(hào)分別輸出給雙輸入反相器單元和冗余單元；雙輸入反相器單元接收延遲單元輸出的延遲信號(hào)和外部的輸入信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為OUTl ;冗余單元接收外部的輸入信號(hào)和延遲單元單元輸出的延遲信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)相同則輸出所述延遲信號(hào)或輸入信號(hào)相位相反的信號(hào)，如果所述延遲信號(hào)和外部的輸入信號(hào)不同則輸出信號(hào)保持原來(lái)的值，輸出信號(hào)標(biāo)記為0UT2。
3.根據(jù)權(quán)利要求1或2所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述延遲單元由多級(jí)反相器級(jí)聯(lián)構(gòu)成，第一級(jí)反相器的輸入為延遲單元的輸入，最后一級(jí)反相器的輸出為延遲單兀的輸出。
4.根據(jù)權(quán)利要求1或2所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連并為延遲單元的輸出端，電容的另一端接地。
5.根據(jù)權(quán)利要求1或2所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述雙輸入反相器單元由PMOS管51、PMO`S管52、NMOS管53、NMOS管54依次串聯(lián)組成，PMOS管51和NMOS管54的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管52和NMOS管53的柵極相連并作為延遲信號(hào)的輸入端，PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連并作為輸出信號(hào)OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
6.根據(jù)權(quán)利要求1所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述冗余單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連并作為輸出信號(hào)0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連并作為延遲信號(hào)的輸入端，NMOS管62的源端接地。
7.根據(jù)權(quán)利要求2所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述冗余單元結(jié)構(gòu)由PMOS管75、PMOS管76、NMOS管77和NMOS管78依次串聯(lián)組成，PMOS管76和NMOS管77的柵極相連并作為延遲信號(hào)的輸入端，PMOS管75和NMOS管78的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。
8.根據(jù)權(quán)利要求1所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述雙輸入反相器單元由PMOS管81、PM0S管82、NM0S管83、NM0S管84、PM0S管85和NMOS管86組成,其中PMOS管81、PM0S管82、NM0S管83、NM0S管84依次串聯(lián)組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號(hào)的輸入端，PMOS管82和NMOS管83的柵極相連并作為延遲信號(hào)的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連并與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NM0S管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連并作為輸出信號(hào)OUTl的輸出端； 所述冗余單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連并與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連并作為延遲信號(hào)的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連并作為輸出信號(hào)0UT2的輸出端，NMOS管90的源端接地。
9.根據(jù)權(quán)利要求8所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號(hào)OUTNl的輸出端，所述輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號(hào)0UTN2的輸出端，所述輸出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
10.根據(jù)權(quán)利要求2所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述雙輸入反相器單元由 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009、NMOS 管 1010、PMOS 管 1011 和NMOS 管 1012 組成，其中 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009 和 NMOS 管 1010 依次串聯(lián)，PMOS管1007和NMOS管1010的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管1008和NMOS管1009的柵極相連并作為延遲信號(hào)的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源`端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連并與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連并作為輸出信號(hào)OUTl的輸出端。 所述冗余單元由 PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 組成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004 依次串聯(lián)，PMOS管1001和NMOS管1004的柵極相連并作為外部輸入信號(hào)的輸入端，PMOS管1002和NMOS管1003的柵極相連并作為延遲信號(hào)的輸入端，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連并與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連并作為輸出信號(hào)0UT2的輸出端。
11.根據(jù)權(quán)利要求10所述的一種抗單粒子瞬態(tài)冗余濾波器電路，其特征在于:所述PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號(hào)OUTNl的輸出端，所述輸出信號(hào)OUTNl為輸出信號(hào)OUTl的反相信號(hào)；所述PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號(hào)0UTN2的輸出端，所述輸`出信號(hào)0UTN2為輸出信號(hào)0UT2的反相信號(hào)。
【文檔編號(hào)】H03H11/04GK103888099SQ201310577100
【公開(kāi)日】2014年6月25日 申請(qǐng)日期:2013年11月18日 優(yōu)先權(quán)日:2013年11月18日
【發(fā)明者】趙馨遠(yuǎn), 王亮, 王丹, 岳素格, 孫永姝, 李東強(qiáng) 申請(qǐng)人:北京時(shí)代民芯科技有限公司, 北京微電子技術(shù)研究所