低相位抖動(dòng)的振蕩器的制造方法
【專(zhuān)利摘要】本發(fā)明提供一種低相位抖動(dòng)的振蕩器，其中包括：第一電流源、第一場(chǎng)效應(yīng)晶體管、第三開(kāi)關(guān)、第一電容、第二電流源、第二場(chǎng)效應(yīng)晶體管、第六開(kāi)關(guān)、第二電容、第一開(kāi)關(guān)、第二開(kāi)關(guān)、第四開(kāi)關(guān)、第一電阻、第五開(kāi)關(guān)、與第一電容并聯(lián)的第七開(kāi)關(guān)和與第二電容并聯(lián)的第八開(kāi)關(guān)，以及邏輯轉(zhuǎn)換電路。所述邏輯轉(zhuǎn)換電路輸出第一時(shí)鐘信號(hào)控制第一開(kāi)關(guān)、第三開(kāi)關(guān)和第五開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷，此時(shí)產(chǎn)生第一振蕩信號(hào)，輸出第二時(shí)鐘信號(hào)控制第二開(kāi)關(guān)、第四開(kāi)關(guān)和第六開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷，此時(shí)產(chǎn)生第二振蕩信號(hào)。將兩個(gè)振蕩信號(hào)結(jié)合形成一個(gè)完整的振蕩信號(hào)，這樣可以減小第一電流源、第二電流源和比較器件（晶體管MN1和MN2）的噪聲對(duì)振蕩周期的影響。
【專(zhuān)利說(shuō)明】低相位抖動(dòng)的振蕩器
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，特別涉及一種低相位抖動(dòng)的振蕩器。
【【背景技術(shù)】】[0002]于2008年5月26日申請(qǐng)的中國(guó)專(zhuān)利200810112605.4公開(kāi)了一種低壓低功耗振蕩器，其具有工作電源電壓低，功耗低，精度高的優(yōu)點(diǎn)。但是，電流源會(huì)貢獻(xiàn)Ι/f噪聲(也被稱為閃爍噪聲:Flicker noise), 1/f的意思是指噪聲的能量與頻率成反比，即低頻下噪聲幅度較大，高頻下噪聲幅度較小，幅度較高的這些低頻噪聲，會(huì)導(dǎo)致振蕩周期的長(zhǎng)期抖動(dòng)(Long-term Jitter)偏大。不適用于對(duì)性能要求高的應(yīng)用場(chǎng)合(例如用于通訊系統(tǒng)中睡眠時(shí)間計(jì)時(shí))。
[0003]因此，有必要提出一種低相位抖動(dòng)的振蕩器來(lái)克服上述問(wèn)題。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的目的在于提供一種低相位抖動(dòng)的振蕩器，其可以減小其內(nèi)的電流源和比較器件對(duì)振蕩周期的長(zhǎng)期抖動(dòng)影響。
[0005]為了解決上述問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種低相位抖動(dòng)的振蕩器，其包括:依次串聯(lián)在第一電源端和第二電源端之間的第一電流源、第一場(chǎng)效應(yīng)晶體管、第三開(kāi)關(guān)、第一電容；依次串聯(lián)在第一電源端和第二電源端之間的第二電流源、第二場(chǎng)效應(yīng)晶體管、第六開(kāi)關(guān)、第二電容；依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管的漏極和第二場(chǎng)效應(yīng)晶體管的漏極之間的第一開(kāi)關(guān)、第二開(kāi)關(guān)，第一開(kāi)關(guān)SI和第二開(kāi)關(guān)S2的中間節(jié)點(diǎn)與第一場(chǎng)效應(yīng)晶體管MNl和第二場(chǎng)效應(yīng)晶體管MN2的柵極相連；依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管的源極和第二電源端的第四開(kāi)關(guān)和第一電阻；連接于第二場(chǎng)效應(yīng)晶體管的源極以及第四開(kāi)關(guān)和第一電阻之間的中間節(jié)點(diǎn)之間的第五開(kāi)關(guān)；與第一電容并聯(lián)的第七開(kāi)關(guān)和與第二電容并聯(lián)的第八開(kāi)關(guān)；邏輯轉(zhuǎn)換電路，其第一輸入端連接于第一場(chǎng)效應(yīng)晶體管的漏極，第二輸入端連接于第二場(chǎng)效應(yīng)晶體管的漏極，其第一輸出端輸出的第一控制信號(hào)控制第七開(kāi)關(guān)的導(dǎo)通或關(guān)斷，第二輸出端輸出的第二控制信號(hào)控制第八開(kāi)關(guān)的導(dǎo)通或關(guān)斷，第三輸出端輸出的第一時(shí)鐘信號(hào)控制第一開(kāi)關(guān)、第三開(kāi)關(guān)和第五開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷，第四輸出端輸出的第二時(shí)鐘信號(hào)控制第二開(kāi)關(guān)、第四開(kāi)關(guān)和第六開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷。
[0006]進(jìn)一步的，第一控制信號(hào)和第二控制信號(hào)的相位相反，第一控制信號(hào)與第二時(shí)鐘信號(hào)的相位相反，第二控制信號(hào)與第一時(shí)鐘信號(hào)的相位相反。
[0007]進(jìn)一步的，在第一輸入端的信號(hào)由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)由第一電平跳變?yōu)榈诙娖?，第二控制信?hào)由第二電平跳變?yōu)榈谝浑娖?，在第二輸入端的信?hào)由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)由第二電平跳變?yōu)榈谝浑娖?，第二控制信?hào)由第一電平跳變?yōu)榈诙娖健?br> [0008]進(jìn)一步的，在所述時(shí)鐘信號(hào)或所述控制信號(hào)為第一電平時(shí)，其控制的開(kāi)關(guān)導(dǎo)通，在所述時(shí)鐘信號(hào)或所述控制信號(hào)為第二電平時(shí)，其控制的開(kāi)關(guān)關(guān)斷。[0009]進(jìn)一步的，所述邏輯轉(zhuǎn)換電路包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非門(mén)和第二或非門(mén)，第一反相器的輸入端作為所述邏輯轉(zhuǎn)換電路的第二輸入端與第二場(chǎng)效應(yīng)晶體管的漏極相連，其輸出端與第一或非門(mén)的第一輸入端相連，第二反相器的輸入端作為所述邏輯轉(zhuǎn)換電路的第一輸入端與第一場(chǎng)效應(yīng)晶體管的漏極相連，其輸出端與第二或非門(mén)的第二輸入端相連，第一或非門(mén)的輸出端與第二或非門(mén)的第一輸入端和第三反相器的輸入端相連，第一或非門(mén)的輸出端為所述邏輯轉(zhuǎn)換電路的第二輸出端，第三反相器的輸出端作為所述邏輯轉(zhuǎn)換電路的第四輸出端，第二或非門(mén)的輸出端與第一或非門(mén)的第二輸入端和第四反相器的輸入端相連，第二或非門(mén)的輸出端為所述邏輯轉(zhuǎn)換電路的第一輸出端，第四反相器的輸出端作為所述邏輯轉(zhuǎn)換電路的第三輸出端。
[0010]進(jìn)一步的，第一電源端為電源端VIN，第二電源端為地，第一電流源和第二電流源的電流方向?yàn)閺牡谝浑娫炊肆飨虻诙娫炊恕?br> [0011]進(jìn)一步的,所述第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管為NMOS場(chǎng)效應(yīng)晶體管。
[0012]進(jìn)一步的，第一電流源與第二電流源的電流值相等，第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管的寬長(zhǎng)比相等。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明低相位抖動(dòng)的振蕩器的振蕩周期是由第一電容的充電時(shí)間和第二電容的充電時(shí)間來(lái)組成的，這樣可以減小第一電流源、第二電流源和比較器件(晶體管麗I和麗2)的噪聲對(duì)振蕩周期的影響。
【【專(zhuān)利附圖】

【附圖說(shuō)明】】
[0014]為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0015]圖1為本發(fā)明中的低相位抖動(dòng)的振蕩器在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；
[0016]圖2為圖1中的低相位抖動(dòng)的振蕩器的各個(gè)節(jié)點(diǎn)的時(shí)序示意圖。
【【具體實(shí)施方式】】
[0017]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0018]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說(shuō)明書(shū)中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說(shuō)明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0019]圖1為本發(fā)明中的低相位抖動(dòng)的振蕩器100在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。如圖1所示，所述低相位抖動(dòng)的振蕩器100包括:第一電流源I1、第一場(chǎng)效應(yīng)晶體管MN1、第三開(kāi)關(guān)S3、第一電容Cl、第二電流源12、第二場(chǎng)效應(yīng)晶體管MN2、第六開(kāi)關(guān)S6、第二電容C2、第一開(kāi)關(guān)S1、第二開(kāi)關(guān)S2、第一電阻R1、第四開(kāi)關(guān)S4、第五開(kāi)關(guān)S5、第七開(kāi)關(guān)S7、第八開(kāi)關(guān)S8、邏輯轉(zhuǎn)換電路130。
[0020]第一電流源I1、第一場(chǎng)效應(yīng)晶體管麗1、第三開(kāi)關(guān)S3、第一電容Cl依次串聯(lián)在第一電源端VIN和第二電源端GND之間。具體的，第一電流源Il的電流流入端接第一電源端VIN，其電流流出端接第一場(chǎng)效應(yīng)晶體管MNl的漏極，第一場(chǎng)效應(yīng)晶體管MNl的源極通過(guò)第三開(kāi)關(guān)S3與第一電容Cl的一端相連,第一電容Cl的另一端接第二電源端GND。
[0021]第二電流源12、第二場(chǎng)效應(yīng)晶體管麗2、第六開(kāi)關(guān)S6、第二電容C2依次串聯(lián)在第一電源端VIN和第二電源端GND之間。具體的，第二電流源12的電流流入端接第一電源端VIN，其電流流出端接第二場(chǎng)效應(yīng)晶體管MN2的漏極，第二場(chǎng)效應(yīng)晶體管MN2的源極通過(guò)第六開(kāi)關(guān)S6與第一電容C2的一端相連,第二電容C2的另一端接第二電源端GND。
[0022]第一開(kāi)關(guān)SI和第二開(kāi)關(guān)S2依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管MNl的漏極和第二場(chǎng)效應(yīng)晶體管MN2的漏極之間的，其中第一開(kāi)關(guān)SI和第二開(kāi)關(guān)S2的中間節(jié)點(diǎn)與第一場(chǎng)效應(yīng)晶體管MNl和第二場(chǎng)效應(yīng)晶體管MN2的柵極相連。
[0023]第四開(kāi)關(guān)S4和第一電阻Rl依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管MNl的源極和第二電源端GND之間，第五開(kāi)關(guān)S5連接于第二場(chǎng)效應(yīng)晶體管麗2的源極以及第四開(kāi)關(guān)S4和第一電阻Rl之間的中間節(jié)點(diǎn)之間，第七開(kāi)關(guān)S7與第一電容Cl并聯(lián)，第八開(kāi)關(guān)S8與第二電容C2并聯(lián)。
[0024]所述邏輯轉(zhuǎn)換電路130，其第一輸入端DNl連接于第一場(chǎng)效應(yīng)晶體管MNl的漏極，第二輸入端DN2連接于第二場(chǎng)效應(yīng)晶體管MN2的漏極,其第一輸出端輸出的第一控制信號(hào)D控制第七開(kāi)關(guān)S7的導(dǎo)通或關(guān)斷，第二輸出端輸出的第二控制信號(hào)C控制第八開(kāi)關(guān)S8的導(dǎo)通或關(guān)斷，第三輸出端輸出的第一時(shí)鐘信號(hào)CKl控制第一開(kāi)關(guān)S1、第三開(kāi)關(guān)S3和第五開(kāi)關(guān)S5的同時(shí)導(dǎo)通或關(guān)斷，第四輸出端輸出的第二時(shí)鐘信號(hào)CK2控制第二開(kāi)關(guān)S2、第四開(kāi)關(guān)S4和第六開(kāi)關(guān)S6的同時(shí)導(dǎo)通或關(guān)斷。
[0025]在第一時(shí)鐘信號(hào)CKl為第一電平時(shí)，第一開(kāi)關(guān)S1、第三開(kāi)關(guān)S3和第五開(kāi)關(guān)S5同時(shí)導(dǎo)通，在第一時(shí)鐘信號(hào)CKl為第二電平時(shí)，第一開(kāi)關(guān)S1、第三開(kāi)關(guān)S3和第五開(kāi)關(guān)S5同時(shí)關(guān)斷。在第二時(shí)鐘信號(hào)CK2為第一電平時(shí)，第二開(kāi)關(guān)S2、第四開(kāi)關(guān)S4和第六開(kāi)關(guān)S6同時(shí)導(dǎo)通，在第二時(shí)鐘信號(hào)CK2為第二電平時(shí)，第二開(kāi)關(guān)S2、第四開(kāi)關(guān)S4和第六開(kāi)關(guān)S6同時(shí)關(guān)斷。在第一控制信號(hào)D為第一電平時(shí)，第七開(kāi)關(guān)S7導(dǎo)通，在第一控制信號(hào)D為第二電平時(shí)，第七開(kāi)關(guān)S7關(guān)斷。在第二控制信號(hào)C為第一電平時(shí)，第八開(kāi)關(guān)S8導(dǎo)通，在第二控制信號(hào)C為第二電平時(shí)，第八開(kāi)關(guān)S8關(guān)斷。
[0026]所述邏輯轉(zhuǎn)換電路130中設(shè)置邏輯電路使得其可以實(shí)現(xiàn)如下邏輯:第一控制信號(hào)D和第二控制信號(hào)C的相位相反，第一控制信號(hào)D與第二時(shí)鐘信號(hào)CK2的相位相反，第二控制信號(hào)C與第一時(shí)鐘信號(hào)CKl的相位相反；在第一輸入端DINl的信號(hào)(圖2中B信號(hào)的反相信號(hào))由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)D由第一電平跳變?yōu)榈诙娖?，第二控制信?hào)C由第二電平跳變?yōu)榈谝浑娖?；在第二輸入端DIN2的信號(hào)(圖2中A信號(hào)的反相信號(hào))由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)D由第二電平跳變?yōu)榈谝浑娖剑诙刂菩盘?hào)C由第一電平跳變?yōu)榈诙娖健?br> [0027]在一個(gè)實(shí)施例中，第一電平為高電平，第二電平為低電平。
[0028]所述邏輯轉(zhuǎn)換電路130包括第一反相器INVl、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一或非門(mén)NORl和第二或非門(mén)N0R2。
[0029]第一反相器INVl的輸入端作為所述邏輯轉(zhuǎn)換電路130的第二輸入端與第二場(chǎng)效應(yīng)晶體管麗2的漏極相連,其輸出端與第一或非門(mén)NORl的第一輸入端相連。第二反相器INV2的輸入端作為所述邏輯轉(zhuǎn)換電路130的第一輸入端與第一場(chǎng)效應(yīng)晶體管MNl的漏極相連，其輸出端與第二或非門(mén)NOR2的第二輸入端相連，第一或非門(mén)NORl的輸出端與第二或非門(mén)N0R2的第一輸入端和第三反相器INV3的輸入端相連，第一或非門(mén)NORl的輸出端為所述邏輯轉(zhuǎn)換電路130的第二輸出端，第三反相器INV3的輸出端作為所述邏輯轉(zhuǎn)換電路的第四輸出端。第二或非門(mén)N0R2的輸出端與第一或非門(mén)NORl的第二輸入端和第四反相器INV4的輸入端相連，第二或非門(mén)N0R2的輸出端為所述邏輯轉(zhuǎn)換電路130的第一輸出端，第四反相器INV4的輸出端作為所述邏輯轉(zhuǎn)換電路130的第三輸出端。
[0030]在一個(gè)實(shí)施例中，所述第一場(chǎng)效應(yīng)晶體管MNl和第二場(chǎng)效應(yīng)晶體管MN2為NMOS (N-Mental-Oxide-Semiconductor)場(chǎng)效應(yīng)晶體管。優(yōu)選的，第一電流源Il與第二電流源12的電流值相等，麗I和麗2的寬長(zhǎng)比相等。
[0031]下面結(jié)合圖2簡(jiǎn)單介紹一下圖1中的振蕩器100工作過(guò)程。首先，初始時(shí)VCl節(jié)點(diǎn)(電容Cl的一端)的電壓為零，CKl為高電平，開(kāi)關(guān)S1、S3、S5導(dǎo)通，CK2為低電平，開(kāi)關(guān)S2、S4、S6關(guān)斷，電流源Il經(jīng)過(guò)晶體管麗I對(duì)電容Cl充電。隨著不斷充電，VCl節(jié)點(diǎn)電壓上升，當(dāng)VCl節(jié)點(diǎn)電壓上升至超過(guò)電阻Rl上的電壓時(shí)，節(jié)點(diǎn)DN2 (邏輯轉(zhuǎn)換電路的第二輸入端)變?yōu)榈碗娖?，?jié)點(diǎn)A (反相器INVl的輸出端)變?yōu)楦唠娖?，從而或非門(mén)NORl輸出節(jié)點(diǎn)C變?yōu)榈碗娖?，CK2變?yōu)楦唠娖?，此時(shí)節(jié)點(diǎn)DNl (邏輯轉(zhuǎn)換電路的第二輸入端)為高電平，節(jié)點(diǎn)B (反相器INV2的輸出端)為低電平，節(jié)點(diǎn)D為高電平，電容Cl被放電至零。由于CK2變?yōu)楦唠娖剑_(kāi)關(guān)S2、S4、S6導(dǎo)通，CKl變?yōu)榈碗娖剑_(kāi)關(guān)S1、S3、S5關(guān)斷，第二電流源12通過(guò)晶體管麗2對(duì)第二電容C2進(jìn)行充電，隨著不斷充電，節(jié)點(diǎn)VC2 (第二電容C2的一端)電壓不斷上升，當(dāng)VC2節(jié)點(diǎn)電壓上升至超過(guò)電阻Rl上電壓時(shí)，節(jié)點(diǎn)DNl變?yōu)榈碗娖?，?jié)點(diǎn)B變?yōu)楦唠娖?，從而N0R2輸出節(jié)點(diǎn)D變?yōu)榈碗娖?，CKl變?yōu)楦唠娖?，此時(shí)節(jié)點(diǎn)DN2為高電平，節(jié)點(diǎn)A為低電平，節(jié)點(diǎn)C為高電平，第二電容C2被放電至零。然后電流源Il重新經(jīng)過(guò)麗I對(duì)電容Cl進(jìn)行充電，這樣電容Cl和C2的交替充放電形成了振蕩。需要知道的是，在文中A、B、C、D、DNl和DN2有時(shí)被用來(lái)表示相應(yīng)的節(jié)點(diǎn)，有時(shí)被用來(lái)表示相應(yīng)節(jié)點(diǎn)上的信號(hào)，這是所屬領(lǐng)域內(nèi)的普通的技術(shù)人員所能夠理解的。
[0032]假設(shè)電流源Il與電流源12的電流值相等，麗I和麗2的寬長(zhǎng)度比相等，則振蕩周期的第一階段對(duì)應(yīng)Cl充電時(shí)間Tl，等于Rl.Cl，振蕩周期的第二階段對(duì)應(yīng)C2充電時(shí)間T2，等于R1.C2。整個(gè)周期時(shí)間T等于Rl.Cl+Rl.C2。其中Rl為圖1中電阻Rl的電阻值，Cl為電容Cl的電容值，C2為電容C2的電容值。上述振蕩周期公式為器件噪聲為零時(shí)的理想值。但實(shí)際由于器件存在如熱噪聲(Thermal noise)、1/f噪聲等,上升周期會(huì)隨噪聲變化而波動(dòng)，這樣就產(chǎn)生了振蕩周期的變化，這種現(xiàn)象被稱為時(shí)鐘信號(hào)的抖動(dòng)(Jitter)。
[0033]下面分析器件噪聲存在時(shí)對(duì)本發(fā)明電路的影響。由于各種器件的噪聲是相對(duì)獨(dú)立的，不相關(guān)，所以噪聲分析時(shí)，可以分別分析不同噪聲源的影響。
[0034]首先分析WOS晶體管管麗I和麗2的噪聲影響。如果由于器件噪聲的存在，導(dǎo)致麗I和麗2的柵源電壓會(huì)變化，假設(shè)導(dǎo)致Vgs2-Vgsl=AV，其中Vgs2為麗2的柵源電壓，Vgsl為麗I的柵源電壓。由于噪聲為隨機(jī)信號(hào)，所以AV可為正數(shù)，也可以為負(fù)數(shù)。
[0035]電容Cl 的充電時(shí)間 Tl= (12.Rl-AV).C1/I1
[0036]電容C2 的充電時(shí)間 T2=(I1.Rl+AV).C2/I2
[0037]其中Il為電流源Il的電流值，12為電流源12的電流值，Rl為電阻Rl。[0038]如果Il和12設(shè)計(jì)為相等值，Cl和C2的設(shè)計(jì)為相等值，可見(jiàn)AV對(duì)Tl和T2的影響相反，對(duì)于T=T1+T2來(lái)說(shuō)，可以相互抵消，而對(duì)T基本不影響。
[0039]其次分析電流源噪聲對(duì)振蕩周期的影響。如果由于噪聲導(dǎo)致電流源Il和12的電流不完全相等，假設(shè)12-11= Λ I，即12=11+Λ I。其中12為電流源12的電流值，Il為電流源Il的電流值。由于噪聲為隨機(jī)信號(hào)，所以ΛΙ可為正數(shù)，也可以為負(fù)數(shù)。
[0040]電容Cl 的充電時(shí)間 Tl= (12.Rl)/11= (11+Δ I).Rl.C1/I1
[0041]電容 C2 的充電時(shí)間 Τ2= (I 1.Rl+Λ V)/12=11.Rl.C2/(11+Λ I)
[0042]可見(jiàn)Λ I對(duì)Tl和Τ2的影響相反，可以部分抵消。所以對(duì)于Τ=Τ1+Τ2來(lái)說(shuō)，可以減小噪聲對(duì)周期的影響。
[0043]假設(shè)
【權(quán)利要求】
1.一種低相位抖動(dòng)的振蕩器,其特征在于,其包括: 依次串聯(lián)在第一電源端和第二電源端之間的第一電流源、第一場(chǎng)效應(yīng)晶體管、第三開(kāi)關(guān)、第一電容； 依次串聯(lián)在第一電源端和第二電源端之間的第二電流源、第二場(chǎng)效應(yīng)晶體管、第六開(kāi)關(guān)、第二電容； 依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管的漏極和第二場(chǎng)效應(yīng)晶體管的漏極之間的第一開(kāi)關(guān)、第二開(kāi)關(guān)，第一開(kāi)關(guān)和第二開(kāi)關(guān)的中間節(jié)點(diǎn)與第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管的柵極相連； 依次串聯(lián)于第一場(chǎng)效應(yīng)晶體管的源極和第二電源端的第四開(kāi)關(guān)和第一電阻； 連接于第二場(chǎng)效應(yīng)晶體管的源極以及第四開(kāi)關(guān)和第一電阻之間的中間節(jié)點(diǎn)之間的第五開(kāi)關(guān)； 與第一電容并聯(lián)的第七開(kāi)關(guān)和與第二電容并聯(lián)的第八開(kāi)關(guān)； 邏輯轉(zhuǎn)換電路，其第一輸入端連接于第一場(chǎng)效應(yīng)晶體管的漏極，第二輸入端連接于第二場(chǎng)效應(yīng)晶體管的漏極，其第一輸出端輸出的第一控制信號(hào)控制第七開(kāi)關(guān)的導(dǎo)通或關(guān)斷，第二輸出端輸出的第二控制信號(hào)控制第八開(kāi)關(guān)的導(dǎo)通或關(guān)斷，第三輸出端輸出的第一時(shí)鐘信號(hào)控制第一開(kāi)關(guān)、第三開(kāi)關(guān)和第五開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷，第四輸出端輸出的第二時(shí)鐘信號(hào)控制第二開(kāi)關(guān)、第四開(kāi)關(guān)和第六開(kāi)關(guān)的同時(shí)導(dǎo)通或關(guān)斷。
2.根據(jù)權(quán)利要求1所述的振蕩器，其特征在于，第一控制信號(hào)和第二控制信號(hào)的相位相反，第一控制信號(hào)與第二時(shí)鐘信號(hào)的相位相反，第二控制信號(hào)與第一時(shí)鐘信號(hào)的相位相反。
3.根據(jù)權(quán)利要求2所述的振蕩器,其特征在于,在第一輸入端的信號(hào)由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)由第一電平跳變?yōu)榈诙娖?，第二控制信?hào)由第二電平跳變?yōu)榈谝浑娖?，在第二輸入端的信?hào)由第一電平跳變?yōu)榈诙娖綍r(shí)，第一控制信號(hào)由第二電平跳變?yōu)榈谝浑娖?，第二控制信?hào)由第一電平跳變?yōu)榈诙娖健?br> 4.根據(jù)權(quán)利要求3所述的振蕩器，其特征在于， 在所述時(shí)鐘信號(hào)或所述控制信號(hào)為第一電平時(shí)，其控制的開(kāi)關(guān)導(dǎo)通，在所述時(shí)鐘信號(hào)或所述控制信號(hào)為第二電平時(shí)，其控制的開(kāi)關(guān)關(guān)斷。
5.根據(jù)權(quán)利要求1所述的振蕩器，其特征在于，所述邏輯轉(zhuǎn)換電路包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非門(mén)和第二或非門(mén)， 第一反相器的輸入端作為所述邏輯轉(zhuǎn)換電路的第二輸入端與第二場(chǎng)效應(yīng)晶體管的漏極相連，其輸出端與第一或非門(mén)的第一輸入端相連， 第二反相器的輸入端作為所述邏輯轉(zhuǎn)換電路的第一輸入端與第一場(chǎng)效應(yīng)晶體管的漏極相連，其輸出端與第二或非門(mén)的第二輸入端相連， 第一或非門(mén)的輸出端與第二或非門(mén)的第一輸入端和第三反相器的輸入端相連，第一或非門(mén)的輸出端為所述邏輯轉(zhuǎn)換電路的第二輸出端，第三反相器的輸出端作為所述邏輯轉(zhuǎn)換電路的第四輸出端， 第二或非門(mén)的輸出端與第一或非門(mén)的第二輸入端和第四反相器的輸入端相連，第二或非門(mén)的輸出端為所述邏輯轉(zhuǎn)換電路的第一輸出端，第四反相器的輸出端作為所述邏輯轉(zhuǎn)換電路的第三輸出端。
6.根據(jù)權(quán)利要求1所述的振蕩器，其特征在于，第一電源端為電源端VIN，第二電源端為地，第一電流源和第二電流源的電流方向?yàn)閺牡谝浑娫炊肆飨虻诙娫炊恕?br> 7.根據(jù)權(quán)利要求1所述的振蕩器，其特征在于，所述第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管為NMOS場(chǎng)效應(yīng)晶體管。
8.根據(jù)權(quán)利要求7所述的振蕩器，其特征在于，第一電流源與第二電流源的電流值相等，第一場(chǎng)效應(yīng)晶體管和第二場(chǎng)效應(yīng)晶體管的寬長(zhǎng)比相等。
【文檔編號(hào)】H03K3/013GK103580651SQ201310595011
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2013年11月22日 優(yōu)先權(quán)日:2013年11月22日
【發(fā)明者】王釗 申請(qǐng)人:無(wú)錫中星微電子有限公司